JP4571320B2 - 半導体チップパッケージ - Google Patents
半導体チップパッケージ Download PDFInfo
- Publication number
- JP4571320B2 JP4571320B2 JP2001026898A JP2001026898A JP4571320B2 JP 4571320 B2 JP4571320 B2 JP 4571320B2 JP 2001026898 A JP2001026898 A JP 2001026898A JP 2001026898 A JP2001026898 A JP 2001026898A JP 4571320 B2 JP4571320 B2 JP 4571320B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- interposer
- back surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、2つの半導体チップを積層搭載してなる半導体チップパッケージに関するものである。
【従来の技術】
従来から、2つの半導体チップを積層搭載してなる半導体チップパッケージは、種々提案されている。その一つとして、2つの半導体チップを積層搭載したBGA(Ball Grid Array)型半導体チップパッケージの断面構造図を図10に示す。
図10に示した半導体チップパッケージの場合、図11に示すように上チップ52は配線用電極58がチップの中央に配列されている。このような配列を使用する例としてはメモリLSIがある。一方、図12に示すように下チップ50は配線用電極56がチップの各辺に配列されている。このような配列を使用する例としてはマイコン等のロジックLSIがある。
【0002】
所望のサイズに切削され個片化された上チップ52及び下チップ50は、テープまたはガフエポ等の材料からなるインターポーザ54上のチップ搭載位置に下チップ50がエポキシ樹脂等の接着剤66によって固着され、その下チップ50上に上チップ52が同様に接着剤18によって固着される。図13に上下チップの搭載状態を概略平面図に示す。
【0003】
その後、上チップ52及び下チップ50それぞれの配線用電極58、56が金線等の配線材60、60によってインターポーザ54上のインナーリード64にワイヤボンディングされる。そして、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材68よって樹脂封止される。最後にインターポーザの裏面のアウターリード部分に半田ボール70が搭載されパッケージが完成していた。
【発明が解決しようとする課題】
しかしながら、このような2つの半導体チップを積層搭載してなる半導体チップパッケージには次に示す問題があった。▲1▼図10、及び図13からわかるように、上チップは下チップの配線用電極が完全に露出し、配線材によってワイヤボンディングできる充分なサイズを確保できるように小さくなくては本構造は採用できなかった。▲2▼配線用電極は上のチップはチップの中央、またはチップの各辺に配列されているいずれの場合も採用可能であるが、上チップより大きいサイズでなくてはならない下のチップはチップの各辺に配列されている場合に限り、チップの中央に配列されている場合は採用できない。つまり、チップの中央に配列されているチップは組み合わせるチップより充分小さくなくてはならなかった。
▲3▼上チップの配線用電極が中央に配列されている場合はワイヤ長さが長くなるため、ワイヤショート等の歩留まり低下の危険性がある。
【0004】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の第一の目的は、2つの半導体チップを、チップサイズに制限されることなく自由に組み合わせて搭載可能となる半導体チップパッケージを提供することである。本発明の第二の目的は、ワイヤ長さが短くなるように設計できるため安定したワイヤボンディング歩留まりにより得られ、電気特性にも優れた半導体チップパッケージを提供することである。
【0005】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、
本発明の半導体チップパッケージは、表面に配線用電極を設けてなる第1の半導体チップと、表面に配線用電極を設けてなる第2の半導体チップと、の2つの半導体チップを積層搭載してなり、
裏面側が陥没してなり、該陥没部位に貫通孔が設けられたインターポーザの表面側に接着シートが設けられ、
接着シートの表面に第1の半導体チップが搭載されると共に、インターポーザの貫通孔内で接着シートの第1の半導体チップが搭載された側とは反対側に第2の半導体チップが搭載されるようにして、第1の半導体チップと第2の半導体チップとが互いの裏面同士を対向させて積層搭載してなり、
インターポーザの裏面のアウターリード部分に半田ボールが形成されてなることを特徴とする。
【0006】
本発明の半導体チップパッケージでは、第1の半導体チップと第2の半導体チップとが互いの裏面同士を対向させて積層搭載してなるので、第1の半導体チップ及び第2の半導体チップの配線用電極を設けてなる表面は、それぞれ別の面に存在することになる。このため、チップサイズ、配線用電極の位置などが違う或いは同じ2つの半導体チップを自由に組み合わせて搭載可能となる。即ち、上下のチップの種類に制限はなくなる。また、上下のチップともに配線用電極をチップエッジ周辺に設計可能であり、また、配線用電極が中央に配列されている場合でもワイヤ長さが短くなるように設計できるので、安定したワイヤボンディング歩留まりを得ることができ、併せて、高速信号伝送等、電気特性上も有利になる。
本発明の半導体チップパッケージにおいては、インターポーザの裏面側が陥没してなり、該陥没部位に貫通孔が設けられてなることで、インターポーザ裏面の貫通孔及びその周辺を封止樹脂材等により封止した場合、陥没部位により封止樹脂材が埋め込まれることとなり、その露出する封止部分の突出する部分を抑えることができる。このため、インターポーザ裏面のアウターリード部に設けられる半田ボールより、封止部分を低く抑えることができる。また、半田ボールを設ける場合、その搭載ピッチをファインして、半田ボール径を小さくすることもできる。なお、封止部分が低いとはインターポーザ裏面に対して突出する部分が低いことを示す。
【0007】
本発明の半導体チップパッケージにおいて、第1の半導体チップと第2の半導体チップとが互いの裏面同士を対向させて積層搭載してなる構成としては、具体的には下記<2>〜<3>で示す構成が好適である。
【0009】
<2>第1の半導体チップ及び第2の半導体チップのチップサイズより大きい貫通孔が設けられたインターポーザ表面に、貫通孔を覆う接着シートが設けられ、
第2の半導体チップ裏面が、インターポーザ裏面側に貫通孔から露出する接着シート裏面に固着され、
第1の半導体チップ裏面が、接着シート表面に、第2の半導体チップの固着位置に対向して固着されてなることを特徴とする半導体チップパッケージ。
【0010】
<3>第1の半導体チップのチップサイズより小さく、且つ第2の半導体チップのチップサイズより大きい貫通孔が設けられたインターポーザ表面に、第1の半導体チップが貫通孔を覆うように、第1の半導体チップ裏面の一部が固着され、
第2の半導体チップ裏面が、インターポーザ裏面側の貫通孔から露出する第1の半導体チップ裏面に固着されてなることを特徴とする半導体チップパッケージ。
【0012】
なお、本発明において、半導体チップ(第1の半導体チップ、第2の半導体チップ)のチップサイズに対するインターポーザの貫通孔の大きさは、半導体チップの対向面に対するインターポーザの貫通孔口の大きさを示す。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明する。
【0014】
(第1の参考例)
図1〜図5を参照して第1の参考例を説明する。第1の参考例では、図1に示す半導体チップパッケージの構成を、その製造工程に従って説明する。図1に示す半導体チップパッケージでは、テープまたはガラスエポキシ等の材料からなるインターポーザ14中央には下チップ10(第2の半導体チップ)表面中央に配列されている配線用電極24に対応した貫通孔16が設けられている。所望のサイズに切削、個片化され、表面中央に配線用電極24を設けた半導体チップが、下チップ10(第2の半導体チップ)として、その表面の所望の部分をエポキシ樹脂等の接着剤18によって、インターポーザ14表面のチップ搭載位置に固着される。この下チップ10は、その配線用電極24がインターポーザ14裏面側に貫通孔から露出するように固着される。
【0015】
その後、下チップ10の配線用電極24が、金線等の配線材20によってインターポーザ14裏面に存在するインナーリード32にワイヤボンディングされる。そして、インターポーザ14裏面側の各部材周辺が、ポッティング法、等によってエポキシ樹脂等の樹脂封止材28により樹脂封止される。ここで、インターポーザ14裏面に封止樹脂が露出して突出する場合もあるが、半田ボールより充分低く抑えることが可能であり問題にならない。
【0016】
次に、所望のサイズに切削、個片化され、表面のチップエッジ周辺に配線用電極26を設けた半導体チップが、上チップ12(第1の半導体チップ)として、その裏面を下チップ10裏面にエポキシ樹脂等の接着剤18によって固着される。その後、上チップ12の配線用電極26が、金線等の配線材22によってインターポーザ14上に存在するインナーリード34にワイヤボンディングされる。
そして、インターポーザ14表面の各部材周辺が、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材30により樹脂封止される。最後に、インターポーザ14裏面のアウターリード部分に半田ボール36が搭載され半導体チップパッケージが完成する。
【0017】
第1の参考例では、図2に示すように、インターポーザ14の中央には下チップ10の中央に配列されている配線用電極24に対応した貫通孔16が設けられている。ここで、図3に示すように、下チップ10の中央に配列されている配線用電極24はチップエッジまでの距離Aが例えば100μm程度と非常に短いことが多い。この場合、インターポーザ14の貫通孔16周縁と下チップ10の配線用電極24との距離をある程度確保するため、図4に示すように、下チップ10を、インターポーザ14表面のチップ搭載位置に下チップ10表面の所望の部分を、接着剤18(図中は塗布範囲を示す)によって、下チップ10が貫通孔16を完全に覆うことなく、隙間Bを設けて固着することとなる。このまま、インターポーザ14裏面の各部材周辺を、樹脂封止材28により樹脂封止すると隙間Bから樹脂がもれ出てしまうことがある。
【0018】
このため、図5に示すように、両面が熱可塑性樹脂のように加熱することで粘性を持ち固着(接着)できるような性質も持ち、且つ下チップ10のチップサイズより一回り大きく下チップ10と貫通孔16との隙間を覆う大きさの(好ましくは片側100μm程度ずつ大きいもの)シート状の接着剤18に、下チップ10表面の一部を仮接着させ、そして、この下チップ10表面にあらかじめ仮接着されているシート状の接着剤18により、下チップ10表面をインターポーザ14表面のチップ搭載位置に固着させることが好ましい。但し、このシート状の接着剤18には、下チップ10表面の配線用電極24に対応し、且つ下チップ10のチップサイズよりも小さな孔が設けられている。これにより、下チップ10及びシート状の接着剤18によって、インターポーザ14の貫通孔16を完全に覆うことができ、封止する際の樹脂モレを防止でき、安定して得ることができる。
また、シート状の接着剤18は、下チップ10表面にあたる部分とすれば充分な強度が確保できる。
【0019】
第1の参考例では、下チップ10がその表面の所望の部分を接着剤18によってインターポーザ14表面のチップ搭載位置に固着され、上チップ12がその裏面を下チップ10裏面に接着剤18によって固着されてなる。即ち、上チップ12及び下チップ10のそれぞれの配線用電極26、24を設けてなる表面は、それぞれ別の面に存在することになる。このため、下チップ10と同じ大きさ、又はそれ以上のチップサイズの上チップ12を搭載可能である。
【0020】
第1の参考例では、インターポーザ14に貫通孔16を設け、貫通孔16を通して下チップ10とインターポーザ14裏面のインナーリード32とワイヤボンディングされる。また、上チップ12の配線用電極26がチップエッジ周辺に設計した上チップ12を用いることができる。このため、配線材(ワイヤ)の長さが短い構成である。このため、安定したワイヤボンディング歩留まりを得ることができ、併せて、高速信号伝送等、電気特性上も有利になる。
【0021】
(第2の参考例)
図6を参照して第2の参考例を説明する。第2の参考例では、図6に示す半導体チップパッケージの構成を、その製造工程に従って説明する。図6に示す半導体チップパッケージでは、テープまたはガラスエポキシ等の材料からなるインターポーザ14の中央には上チップ12(第1の半導体チップ)及び下チップ10(第2の半導体チップ)のチップサイズより一回り大きな(好ましくは片側0.2mm程度)貫通孔16が設けられている。インターポーザ14表面には、両面が熱可塑性樹脂のように加熱することで粘性を持ち接着できるような性質も持ちシート状の接着剤18が仮接着されている。このときシート状の接着剤18は貫通孔16より片側100μm程度ずつ大きく設計すると貫通孔16を完全に覆うので、封止する際の樹脂モレを防止できる。
【0022】
そして、所望のサイズに切削、個片化され、表面のチップエッジ周辺に配線用電極24を設けた半導体チップが、下チップ10として、その表面をインターポーザ14裏面側に貫通孔16から露出するシート状の接着剤18裏面に固着させる。その後、下チップ10の配線用電極24が、金線等の配線材20によってインターポーザ14裏面に存在するインナーリード32にワイヤボンディングされる。そして、インターポーザ14裏面の各部材周辺が、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材28により樹脂封止される。
【0023】
次に、所望のサイズに切削、個片化され、表面中央に配線用電極26を設けた半導体チップが、上チップ12として、その裏面をシート状の接着剤18表面に下チップ10の固着位置に対向して固着される。その後、上チップ12の配線用電極26が、金線等の配線材22によってインターポーザ14表面に存在するインナーリード34にワイヤボンディングされる。そして、インターポーザ14表面の各部材周辺が、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材30により樹脂封止される。最後に、インターポーザ14裏面のアウターリード部分に半田ボール36が搭載され半導体チップパッケージが完成する。
【0024】
第2の参考例では、下チップ10がその表面をインターポーザ14裏面側に貫通孔16から露出するシート状の接着剤18裏面に固着され、上チップ12がその裏面をシート状の接着剤18表面に下チップ10の固着位置に対向して固着されてなる。即ち、上チップ12及び下チップ10のそれぞれの配線用電極26、24を設けてなる表面は、それぞれ別の面に存在することになる。このため、下チップ10と同じ大きさ、又はそれ以上のチップサイズの上チップ12を搭載可能である。
【0025】
第2の参考例では、インターポーザ14に設けた貫通孔16内部に下チップ10を設けて、下チップ10とインターポーザ14裏面のインナーリード32とワイヤボンディングされる。また、下チップ10をインターポーザ14に設けた貫通孔16内部に設けるので、インターポーザ14に対して上チップ12の配置高さを低く抑えることができる。このため、配線材(ワイヤ)の長さが短い構成である。このため、安定したワイヤボンディング歩留まりを得ることができ、併せて、高速信号伝送等、電気特性上も有利になる。
【0026】
(第3の実施の形態)
図7を参照して第3の実施の形態を説明する。第3の実施の形態では、図7に示す半導体チップパッケージの構成を、その製造工程に従って説明する。図7に示す半導体チップパッケージでは、インターポーザ14として、アルミ等の金属製基板を用い、その裏面側を絞り加工等により陥没させて、該陥没部位38に貫通孔16を設けた構成である。この構成以外は、上述した第2の参考例と同様であり、その説明を省略する。
【0027】
第3の実施の形態では、裏面側が陥没してなり、該陥没部位38に貫通孔16が設けられたインターポーザ14を備える。通常、上述の第3の実施の形態で示したような構成の場合、下チップ10のチップサイズにもよるが、インターポーザ14裏面に封止樹脂による封止部分が露出し突出するため、半田ボール36より、封止部分40を十分低く抑えることが困難な場合がある。具体的にはピン数が増加していくと半田ボール36の搭載ピッチがファインになり、それに対応するには必然的に半田ボール36径を小さくしなくてはならず、高さも低くなる。
一方で、下チップ10のチップ厚が十分薄いレベル(例えば100μmレベル)まで薄くすれば半田ボール36より充分低く抑えることが可能であり問題にならない場合も多い。しかし、半田ボール36高さが低く(大体300μm以下程度)なった場合は、上述の第3の実施例を採用できなくなることがある。このため、インターポーザ14を上記構成とすることで、貫通孔及びその周辺(インターポーザ14表面の各部材周辺)を封止樹脂材等により封止しても、インターポーザ14の陥没部位38により封止樹脂材が埋め込まれることとなり、その露出する封止部分の突出を、半田ボール36よりも十分低く抑えることができる。また、半田ボール36の搭載ピッチをファイン化して、半田ボール径を小さくすることもできる。
【0028】
(第4の参考例)
図8を参照して第4の参考例を説明する。第4の参考例では、図8に示す半導体チップパッケージの構成を、その製造工程に従って説明する。図8に示す半導体チップパッケージでは、テープまたはガラスエポキシ等の材料からなるインターポーザ14の中央にはインターポーザ14表面に搭載する上チップ12(第1の半導体チップ)のチップサイズより一回り小さく、且つ下チップ10(第2の半導体チップ)のチップサイズより大きい貫通孔が設けられている。そして、所望のサイズに切削、個片化され、表面中央に配線用電極26を設けた半導体チップが、上チップ12として、その裏面に両面が熱可塑性樹脂のように加熱することで粘性を持ち接着できるような性質も持つシート状の接着剤18を仮接着させる。この上チップ12裏面にあらかじめ仮接着されているシート状の接着剤18により、インターポーザ14の貫通孔16周辺のオーバーハングしている部位に、上チップ12裏面の一部を固着させる。その後、上チップ12の配線用電極26が、金線等の配線材20によってインターポーザ14表面上に存在するインナーリード34にワイヤボンディングされる。そしてインターポーザ14表面の各部材周辺が、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材30により樹脂封止される。このとき、上チップ12を貫通孔16より、例えば片側0.2μm程度ずつ大きく設計すると貫通孔16を完全に覆うことができるので、封止する際の樹脂モレを防止できる。
【0029】
次に、所望のサイズに切削、個片化され、表面のチップエッジ周辺に配線用電極24を設けた半導体チップが、下チップ10として、その裏面をインターポーザ14裏面側に貫通孔16から露出する上チップ12裏面に、接着剤18によって固着させる。その後、下チップ10の配線用電極24が、金線等の配線材20によってインターポーザ14裏面に存在するインナーリード32にワイヤボンディングされる。そして、インターポーザ14裏面の各部材周辺が、トランスファモールド法等によってエポキシ樹脂等により樹脂封止材28により樹脂封止される。最後に、インターポーザ14裏面のアウターリード部分に半田ボール36が搭載され半導体チップパッケージが完成する。
【0030】
第4の参考例では、上チップ12がその裏面の一部をインターポーザ14表面の貫通孔16を覆うように固着され、下チップ10がその表面をインターポーザ14裏面側に貫通孔16から露出する上チップ12裏面に固着されてなる。即ち、上チップ12及び下チップ10のそれぞれの配線用電極26、24を設けてなる表面は、それぞれ別の面に存在することになる。このため、この構成によると、下チップ10よりも大きなチップサイズの上チップ12を搭載可能である。
【0031】
第4の参考例では、インターポーザ14に設けた貫通孔16内部に下チップ10を設けて、下チップ10とインターポーザ14裏面のインナーリード32とワイヤボンディングされる。また、下チップ10をインターポーザ14に設けた貫通孔16内部に設けるので、インターポーザ14に対して上チップ12の配置高さを低く抑えることができる。このため、配線材(ワイヤ)の長さが短い構成である。このため、安定したワイヤボンディング歩留まりを得ることができ、併せて、高速信号伝送等、電気特性上も有利になる。
【0032】
(第5の実施の形態)
図9を参照して第5の実施の形態を説明する。第5の実施の形態では、図9に示す半導体チップパッケージの構成を、その製造工程に従って説明する。図9に示す半導体チップパッケージでは、インターポーザ14として、アルミ等の金属製基板を用い、その裏面側を絞り加工等により陥没させて、該陥没部位38に貫通孔16を設けた構成である。この構成以外は、上述した第4の参考例と同様であり、その説明を省略する。
【0033】
第5の実施の形態では、裏面側が陥没してなり、該陥没部位38に貫通孔16が設けられたインターポーザ14を備えるので、上述した第3の実施の形態で示したように、露出する封止部分の突出を、半田ボール36よりも十分低く抑えることができる。また、半田ボール36の搭載ピッチをファイン化して、半田ボール径を小さくすることもできる。
【0034】
上述した各参考例、各実施の形態においては、その構成を製造工程に従って説明したが、この製造工程に限定されないのは言うまでもない。また、上述した各参考例、各実施の形態において、上チップ及び下チップにおける「上下」とは、インターポーザ面に対する位置を基準とする上下を意味する。
【0035】
上述した各参考例、各実施の形態においては、上チップ及び下チップの配線用電極の位置を、中央に配列又はチップエッジ周辺に配列されている場合について説明したが、本発明は配線用電極の位置は、特に限定されず、配線用電極が如何なる位置に設けられた半導体チップも搭載可能であることは言うまでもない。
【0036】
上述した各参考例、各実施の形態においては、上チップ及び下チップのチップサイズは同一である場合について説明したが、この上チップ及び下チップのチップサイズは自由に変更でき、如何なるチップサイズの組み合わせでも、搭載可能であることは言うまでもない。
【0037】
なお、上記何れの各参考例、各実施の形態に係る本発明の半導体チップパッケージにおいても、限定的に解釈されるものではなく、本発明の構成要件を満足する範囲内で実現可能であることは、言うまでもない。
【0038】
【発明の効果】
以上、説明したように請求項1〜4の発明によれば、2つの半導体チップをチップサイズに制限されることなく自由に組み合わせて搭載可能である、また、ワイヤ長さが短くなるように設計できるため安定したワイヤボンディング歩留まりを得ることができ、、電気特性も優れる、という効果を達成する。
【0039】
さらに、請求項5によれば、インターポーザ裏面側の貫通孔及びその周辺を封止樹脂材等により封止した場合、その露出する封止部分の突出する部分を抑えることができる、という効果を達成することができる。
【図面の簡単な説明】
【図1】 第1の参考例における半導体チップパッケージを示す概略断面図である。
【図2】 第1の参考例における半導体チップパッケージのインターポーザを示す概略平面図である。
【図3】 第1の参考例における半導体チップパッケージの下チップを示す概略平面図である。
【図4】 第1の参考例における半導体チップパッケージの下チップの固着状態を示す概略平面図である。
【図5】 第1の参考例における半導体チップパッケージの好適な下チップの固着状態を示す概略平面図である。
【図6】 第2の参考例における半導体チップパッケージを示す概略断面図である。
【図7】 第3の実施の形態における半導体チップパッケージを示す概略断面図である。
【図8】 第4の参考例における半導体チップパッケージを示す概略断面図である。
【図9】 第5の実施の形態における半導体チップパッケージを示す概略断面図である。
【図10】 従来の半導体チップパッケージを示す概略断面図である。
【図11】 従来の半導体チップパッケージの上チップを示す概略平面図である。
【図12】 従来の半導体チップパッケージの下チップを示す概略平面図である。
【図13】 従来の半導体チップパッケージを示すの上下チップの搭載状態を示す概略平面図である。
Claims (3)
- 表面に配線用電極を設けてなる第1の半導体チップと、表面に配線用電極を設けてなる第2の半導体チップと、の2つの半導体チップを積層搭載してなる半導体チップパッケージにおいて、
裏面側が陥没してなり、該陥没部位に貫通孔が設けられたインターポーザの表面側に接着シートが設けられ、
接着シートの表面に第1の半導体チップが搭載されると共に、インターポーザの貫通孔内で接着シートの第1の半導体チップが搭載された側とは反対側に第2の半導体チップが搭載されるようにして、第1の半導体チップと第2の半導体チップとが互いの裏面同士を対向させて積層搭載してなり、
インターポーザの裏面のアウターリード部分に半田ボールが形成されてなることを特徴とする半導体チップパッケージ。 - 第1の半導体チップ及び第2の半導体チップのチップサイズより大きい貫通孔が設けられたインターポーザ表面に、貫通孔を覆う接着シートが設けられ、
第2の半導体チップ裏面が、インターポーザ裏面側に貫通孔から露出する接着シート裏面に固着され、
第1の半導体チップ裏面が、接着シート表面に、第2の半導体チップの固着位置に対向して固着されてなることを特徴とする請求項1に記載の半導体チップパッケージ。 - 第1の半導体チップのチップサイズより小さく、且つ第2の半導体チップのチップサイズより大きい貫通孔が設けられたインターポーザ表面に、第1の半導体チップが貫通孔を覆うように、第1の半導体チップ裏面の一部が固着され、
第2の半導体チップ裏面が、インターポーザ裏面側の貫通孔から露出する第1の半導体チップ裏面に固着されてなることを特徴とする請求項1に記載の半導体チップパッケージ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001026898A JP4571320B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体チップパッケージ |
US09/912,064 US7075177B2 (en) | 2001-02-02 | 2001-07-25 | Semiconductor chip package |
US11/128,306 US7211883B2 (en) | 2001-02-02 | 2005-05-13 | Semiconductor chip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001026898A JP4571320B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体チップパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231881A JP2002231881A (ja) | 2002-08-16 |
JP4571320B2 true JP4571320B2 (ja) | 2010-10-27 |
Family
ID=18891639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001026898A Expired - Fee Related JP4571320B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体チップパッケージ |
Country Status (2)
Country | Link |
---|---|
US (2) | US7075177B2 (ja) |
JP (1) | JP4571320B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG121705A1 (en) * | 2002-02-21 | 2006-05-26 | United Test & Assembly Ct Ltd | Semiconductor package |
KR100451510B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
US6979904B2 (en) * | 2002-04-19 | 2005-12-27 | Micron Technology, Inc. | Integrated circuit package having reduced interconnects |
DE10244664A1 (de) * | 2002-09-24 | 2004-04-01 | Infineon Technologies Ag | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben |
US6818980B1 (en) * | 2003-05-07 | 2004-11-16 | Asat Ltd. | Stacked semiconductor package and method of manufacturing the same |
KR100524975B1 (ko) * | 2003-07-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 장치의 적층형 패키지 |
JP3695458B2 (ja) * | 2003-09-30 | 2005-09-14 | セイコーエプソン株式会社 | 半導体装置、回路基板並びに電子機器 |
CN100463157C (zh) * | 2006-07-10 | 2009-02-18 | 南茂科技股份有限公司 | 防止粘晶胶污染芯片焊垫的封装构造及其基板 |
KR100800477B1 (ko) * | 2006-07-12 | 2008-02-04 | 삼성전자주식회사 | 적층이 용이한 반도체 패키지 및 이를 이용한 적층형반도체 패키지 |
US7723833B2 (en) * | 2006-08-30 | 2010-05-25 | United Test And Assembly Center Ltd. | Stacked die packages |
US20080079174A1 (en) * | 2006-09-29 | 2008-04-03 | Nelson Punzalan | Substrate slot design for die stack packaging |
US20080315406A1 (en) * | 2007-06-25 | 2008-12-25 | Jae Han Chung | Integrated circuit package system with cavity substrate |
US8258614B2 (en) * | 2007-11-12 | 2012-09-04 | Stats Chippac Ltd. | Integrated circuit package system with package integration |
KR200460882Y1 (ko) * | 2008-02-14 | 2012-06-14 | 오리엔트 세미컨덕터 일렉트로닉스 리미티드 | 멀티-칩 패키지 구조 |
US8513801B2 (en) * | 2008-08-18 | 2013-08-20 | Stats Chippac Ltd. | Integrated circuit package system |
KR101479461B1 (ko) * | 2008-10-14 | 2015-01-06 | 삼성전자주식회사 | 적층 패키지 및 이의 제조 방법 |
JP2011146519A (ja) * | 2010-01-14 | 2011-07-28 | Panasonic Corp | 半導体装置及びその製造方法 |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
KR102198858B1 (ko) | 2014-07-24 | 2021-01-05 | 삼성전자 주식회사 | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 |
FR3053158B1 (fr) * | 2016-06-22 | 2018-11-16 | 3D Plus | Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz |
US11088055B2 (en) * | 2018-12-14 | 2021-08-10 | Texas Instruments Incorporated | Package with dies mounted on opposing surfaces of a leadframe |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169905A (ja) * | 1993-12-16 | 1995-07-04 | Seiko Epson Corp | 半導体装置 |
JP2000269409A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置 |
JP2000315765A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 半導体装置とそれに用いる配線基板 |
JP2001085604A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体装置 |
JP2001085597A (ja) * | 1999-08-24 | 2001-03-30 | Amkor Technology Korea Inc | 半導体パッケージ |
JP2001085609A (ja) * | 1999-09-17 | 2001-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001223324A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2002083924A (ja) * | 2000-09-08 | 2002-03-22 | Nec Corp | 半導体デバイスとその製造方法 |
JP2002208656A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2843464B2 (ja) * | 1992-09-01 | 1999-01-06 | シャープ株式会社 | 固体撮像装置 |
AU7082798A (en) * | 1997-04-30 | 1998-11-24 | Hitachi Chemical Company, Ltd. | Board for mounting semiconductor element, method for manufacturing the same, andsemiconductor device |
JP3359846B2 (ja) * | 1997-07-18 | 2002-12-24 | シャープ株式会社 | 半導体装置 |
US6133067A (en) * | 1997-12-06 | 2000-10-17 | Amic Technology Inc. | Architecture for dual-chip integrated circuit package and method of manufacturing the same |
US6297547B1 (en) * | 1998-02-13 | 2001-10-02 | Micron Technology Inc. | Mounting multiple semiconductor dies in a package |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6077724A (en) * | 1998-09-05 | 2000-06-20 | First International Computer Inc. | Multi-chips semiconductor package and fabrication method |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP3685947B2 (ja) * | 1999-03-15 | 2005-08-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US6118176A (en) * | 1999-04-26 | 2000-09-12 | Advanced Semiconductor Engineering, Inc. | Stacked chip assembly utilizing a lead frame |
KR20010036630A (ko) * | 1999-10-11 | 2001-05-07 | 윤종용 | 적층 칩 패키지 |
JP2001203318A (ja) * | 1999-12-17 | 2001-07-27 | Texas Instr Inc <Ti> | 複数のフリップチップを備えた半導体アセンブリ |
US6459039B1 (en) * | 2000-06-19 | 2002-10-01 | International Business Machines Corporation | Method and apparatus to manufacture an electronic package with direct wiring pattern |
KR20020042958A (ko) * | 2000-12-01 | 2002-06-08 | 윤종용 | 적층 칩 패키지 |
-
2001
- 2001-02-02 JP JP2001026898A patent/JP4571320B2/ja not_active Expired - Fee Related
- 2001-07-25 US US09/912,064 patent/US7075177B2/en not_active Expired - Lifetime
-
2005
- 2005-05-13 US US11/128,306 patent/US7211883B2/en not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169905A (ja) * | 1993-12-16 | 1995-07-04 | Seiko Epson Corp | 半導体装置 |
JP2000269409A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置 |
JP2000315765A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 半導体装置とそれに用いる配線基板 |
JP2001085597A (ja) * | 1999-08-24 | 2001-03-30 | Amkor Technology Korea Inc | 半導体パッケージ |
JP2001085604A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体装置 |
JP2001085609A (ja) * | 1999-09-17 | 2001-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001223324A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2002083924A (ja) * | 2000-09-08 | 2002-03-22 | Nec Corp | 半導体デバイスとその製造方法 |
JP2002208656A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050212108A1 (en) | 2005-09-29 |
US7211883B2 (en) | 2007-05-01 |
JP2002231881A (ja) | 2002-08-16 |
US7075177B2 (en) | 2006-07-11 |
US20020105067A1 (en) | 2002-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4571320B2 (ja) | 半導体チップパッケージ | |
US5604376A (en) | Paddleless molded plastic semiconductor chip package | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
US20050205979A1 (en) | Semiconductor package and method for fabricating the same | |
US6271581B2 (en) | Semiconductor package structure having universal lead frame and heat sink | |
CN101118895A (zh) | 具有内置热沉的半导体器件 | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
KR20090128557A (ko) | 광학적 커플러 패키지 | |
JP3415509B2 (ja) | 半導体装置 | |
JP2002134674A (ja) | 半導体装置およびその製造方法 | |
JP2001060657A (ja) | 半導体装置及びその製造方法 | |
US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
KR20010061886A (ko) | 적층 칩 패키지 | |
EP0690499A2 (en) | Paddleless molded plastic semiconductor chip package | |
KR100487135B1 (ko) | 볼그리드어레이패키지 | |
KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
JP2682200B2 (ja) | 半導体装置 | |
JP2003318362A (ja) | 樹脂封止形半導体装置 | |
KR100373891B1 (ko) | 반도체장치 | |
JP2003347504A (ja) | 半導体装置及びその製造方法 | |
JPH06188333A (ja) | 半導体装置 | |
KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
KR20030055834A (ko) | 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지 | |
JP2002124623A (ja) | 半導体装置 | |
JPH04241444A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4571320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |