JP3359846B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3359846B2
JP3359846B2 JP19449397A JP19449397A JP3359846B2 JP 3359846 B2 JP3359846 B2 JP 3359846B2 JP 19449397 A JP19449397 A JP 19449397A JP 19449397 A JP19449397 A JP 19449397A JP 3359846 B2 JP3359846 B2 JP 3359846B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
resin
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19449397A
Other languages
English (en)
Other versions
JPH1140738A (ja
Inventor
俊也 石尾
宏之 中西
勝信 森
克行 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19449397A priority Critical patent/JP3359846B2/ja
Priority to US09/108,806 priority patent/US6118184A/en
Priority to TW087110731A priority patent/TW402764B/zh
Priority to KR1019980028293A priority patent/KR100288385B1/ko
Publication of JPH1140738A publication Critical patent/JPH1140738A/ja
Application granted granted Critical
Publication of JP3359846B2 publication Critical patent/JP3359846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、軽量かつ小型の電
子機器に搭載し得る半導体装置に関するものである。
【０００２】
【従来の技術】従来から、図８および図９に示すよう
に、半導体チップ５１を１個のみ内蔵する半導体装置が
種々提案されている（従来技術１とする）。上記半導体
装置は、通常、以下のようにして製造される。すなわ
ち、リードフレーム５４に形成されたダイパッド５５の
上に、銀ペースト等の熱硬化型のダイアタッチ材料５３
を用いて半導体チップ５１を搭載する（以下、ダイボン
ディングと称する）。次に、上記ダイアタッチ材料５３
を熱処理によって硬化させ、半導体チップ５１をダイパ
ッド５５に固定する（ダイボンディング工程）。
【０００３】その後、半導体チップ５１の素子形成面に
形成された電極パッド５２とリードフレーム５４に形成
されたインナーリード５６とを金ワイヤ等のボンディン
グワイヤ５９により電気的に接続する（ワイヤボンディ
ング工程）。さらにこれらを封止樹脂６０等で封止した
後、封止樹脂６０がアウターリード５７間に流れ出ない
ように、リードフレーム５４に形成された図示しないタ
イバー（封止樹脂６０を止める部分）やダイパッド５５
を保持するために形成されたサポートリード５８を切断
し、アウターリード５７を所望の形状に折り曲げ（フォ
ーミング）て完成品となる。
【０００４】一方、近年では、電子機器の小型化、軽量
化の要求に伴い、図１０および図１１に示すように、ダ
イパッド５５の表裏両面に同サイズまたは異なるサイズ
の半導体チップ５１ａ・５１ｂを搭載した、いわゆる２
チップ１パッケージの半導体装置も種々提案されている
（従来技術２とする）。上記半導体装置は、半導体チッ
プ５１ａ・５１ｂの裏面（半導体チップ５１ａ・５１ｂ
の素子形成面とは反対側の面）同士が互いに対向するよ
うに、例えば特開平８−２１３４１２号公報に開示され
た方法によって製造される。
【０００５】つまり、まず、ダイパッド５５の一方の面
に、銀または無銀ペースト等のペースト状ダイアタッチ
材料５３ａを用いて半導体チップ５１ａを搭載する。そ
して、上記ダイアタッチ材料５３ａを熱硬化させて、半
導体チップ５１ａをダイパッド５５に固定する。続い
て、ダイパッド５５の他方の面に対しても同様にペース
ト状ダイアタッチ材料５３ｂを用いて半導体チップ５１
ｂを搭載し、上記ダイアタッチ材料５３ｂを熱硬化させ
て半導体チップ５１ｂをダイパッド５５に固定する。
【０００６】その後、一方の半導体チップ５１ａの電極
パッド５２ａとインナーリード５６とを金ワイヤ等のボ
ンディングワイヤ５９ａでワイヤボンディングする。続
いて、他方の半導体チップ５１ｂについても同様に電極
パッド５２ｂとインナーリード５６とをボンディングワ
イヤ５９ｂでワイヤボンディングして接続する。その後
の工程については、上記従来技術１と同様である。
【０００７】
【発明が解決しようとする課題】ところが、異なるサイ
ズの半導体チップ５１ａ・５１ｂを搭載した従来の２チ
ップ１パッケージの半導体装置の構成では、この半導体
装置を製造する際の樹脂封止工程において以下のような
問題が生ずる。
【０００８】樹脂封止は、一般的に、図１２に示すよう
に、半導体装置の外形を形成するためのキャビティ６１
と、封止樹脂６０を注入するための注入用ゲート６２
と、キャビティ６１内の空気を抜くためのエアベント６
３とを具備する樹脂封止用金型６４にリードフレーム５
４（図１０参照）をセットして行われる。
【０００９】ここで、かなり高い圧力をかけて封止樹脂
６０を注入位置Ｐからキャビティ６１内に注入すると、
半導体チップ５１ａ・５１ｂのサイズが互いに異なるた
めに、半導体チップ５１ａ・５１ｂ近傍では封止樹脂６
０の流量が異なり、封止樹脂６０は不均一に流れる。そ
のため、ダイパッド５５がバランスを崩してリードフレ
ーム５４の面に対して垂直方向に変位してしまうことが
ある。その結果、ボンディングワイヤ５９ａ・５９ｂが
パッケージ（半導体装置）外部へ露出したり、あるいは
それ自体が断線したり、更には半導体チップ５１ａ・５
１ｂがパッケージ外部へ露出し、装置の歩留りが低下す
るという問題が生じる。ちなみに、従来では、ボンディ
ングワイヤ５９ａ・５９ｂがパッケージ外部へ露出する
という外観不良が、製造された装置の約８割に見られ
た。
【００１０】このような問題は、近年、パッケージの薄
型化が益々要求されるにしたがい、チップ自体の薄型
化、ダイパッド５５やリードフレーム５４の薄型化、更
には封止樹脂層の薄型化が実現されるに伴って益々顕著
となってきた。
【００１１】この種の問題を解決するためには、半導体
チップ５１ａ・５１ｂ近傍を流れる封止樹脂６０の流量
を均一に保ち、ダイパッド５５のバランスを保つことが
必要となる。
【００１２】そこで、例えばサポートリード５８に予め
曲げ加工を施しておき、ダイパッド５５の位置をリード
フレーム５４の面に対して予め垂直方向にずらしておく
ことが考えられる。しかし、２チップ１パッケージの半
導体装置では、数十μｍオーダーといった微量のオフセ
ット調整（位置ずらし）を行うのは、機械精度を確保で
きないため技術的に困難である。
【００１３】また、例えば１つの半導体装置に封止され
る２個の半導体チップ５１ａ・５１ｂの各々の厚さを変
えることも考えられる。しかし、この方法では、工程上
の管理が困難である。
【００１４】一方、例えば特開平４−１０６９６１号公
報には、特にＣＣＤ（電荷結合素子）等を透明な封止樹
脂で成形する１チップ１パッケージの光学半導体装置が
開示されている。この半導体装置では、半導体チップの
端面がダイパッドの端面と一致するように、あるいはダ
イパッドの外側にはみ出すように、半導体チップを搭載
している。これにより、樹脂注入時に発生するボイドを
逃がして外観不良による歩留りの低下を回避している。
【００１５】なお、上記ボイドとは、光の進入を妨げる
要因となる気泡のことであり、特に注入用ゲートから死
角となる位置、すなわちキャビティ内の上記注入用ゲー
トと反対側の位置で発生しやすいが、上記構成を採用す
ることにより、そのような位置で発生したボイドを確実
に低減できるようになっている。
【００１６】そこで、２チップ１パッケージの半導体装
置における歩留り低下を回避するために、上記公報の構
成を２チップ１パッケージの半導体装置に適用すること
が考えられる。すなわち、異なるサイズの半導体チップ
の各々の端面がダイパッドの端面と一致するように、あ
るいはダイパッドの外側からはみ出すように、各半導体
チップを搭載する方法が考えられる。
【００１７】しかし、そのような方法では、実際には図
１２で示した場合よりもさらに大きなダイパッドの変位
が生じてしまう。また、上述したように、２チップ１パ
ッケージの半導体装置においては、１チップ１パッケー
ジの半導体装置の場合とは違い、ダイパッドの変位を抑
制するためのオフセット調整は困難である。
【００１８】また、上記方法の場合、各々の半導体チッ
プをダイパッドに搭載するためのダイアタッチ材料がダ
イパッドからはみ出さないようにする必要があるため、
少量のダイアタッチ材料しか用いることができない。そ
の結果、サイズの小さな半導体チップを搭載した場合
は、ワイヤボンディング時に上記半導体チップがダイパ
ッドから剥がれてしまう確率が高い。加えて、半導体チ
ップの端面がダイパッドの外側にはみ出すように半導体
チップを搭載した場合は、半導体チップがダイパッドか
ら剥がれる確率がさらに高くなる。
【００１９】本発明は、上記の問題点を解決するために
なされたもので、その目的は、異なるサイズの半導体チ
ップをあらゆるサイズの組み合わせで搭載しても、装置
の歩留り低下を回避することのできる２チップ１パッケ
ージの半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、上記の課題を解決するために、リードフレ
ームの半導体チップ搭載用基板の両面に、互いに素子形
成面の面積の異なる半導体チップをそれぞれ搭載し、少
なくとも封止樹脂を注入するための注入用ゲートを有す
る樹脂封止用金型に上記リードフレームをセットして各
半導体チップを樹脂封止してなる半導体装置において、
素子形成面の面積が小さい方の半導体チップが、上記半
導体チップ搭載用基板表面または裏面における中央部よ
りも上記注入用ゲート側に搭載されていることを特徴と
している。
【００２１】上記の構成によれば、半導体チップ搭載用
基板の両面に半導体チップをそれぞれ搭載し、これらの
半導体チップを樹脂封止することによって半導体装置が
構成される。
【００２２】ここで、素子形成面の面積が小さい方の半
導体チップが、半導体チップ搭載用基板表面または裏面
における中央部よりも樹脂封止用金型の封止樹脂注入用
ゲート側に搭載されているので、リードフレームをこの
樹脂封止用金型にセットして樹脂封止を行った際に、注
入用ゲート付近で、半導体チップ搭載用基板の両面に加
わる応力の偏りが小さくなる。これにより、半導体チッ
プ搭載用基板の厚さ方向の変位が抑制される。
【００２３】したがって、半導体チップ搭載用基板の両
面に、互いに素子形成面の面積の異なる半導体チップを
それぞれ搭載して樹脂封止を行った場合でも、半導体チ
ップ搭載用基板の変位によって例えば半導体チップがパ
ッケージ外部へ露出したりするのを回避することができ
る。その結果、装置の歩留り低下を回避することができ
ると共に、あらゆるチップサイズの組み合わせに対して
も、高品質な２チップ１パッケージの半導体装置を得る
ことができる。
【００２４】請求項２の発明に係る半導体装置は、上記
の課題を解決するために、請求項１の構成において、一
方の半導体チップの４辺のうちの少なくとも１辺が、他
方の半導体チップの４辺のうちのいずれかの辺と半導体
チップ搭載用基板を挟んで略対向するように、各半導体
チップがそれぞれ搭載されていることを特徴としてい
る。
【００２５】上記の構成によれば、注入用ゲート近傍で
各半導体チップの少なくとも１辺同士がそれぞれ半導体
チップ搭載用基板を挟んで略対向するように、各半導体
チップがそれぞれ搭載されることになる。これにより、
請求項１の構成の場合よりも注入用ゲート付近で、半導
体チップ搭載用基板の両面に加わる応力の偏りがさらに
小さくなり、その結果、半導体チップ搭載用基板の厚さ
方向の変位もさらに抑制される。したがって、請求項１
の構成による効果を確実に得ることができる。
【００２６】請求項３の発明に係る半導体装置は、上記
の課題を解決するために、請求項１または２の構成にお
いて、半導体チップ搭載用基板表面または裏面の、素子
形成面の面積が小さい方の半導体チップの周辺の一部
に、各半導体チップ近傍を流れる封止樹脂の流量が略同
程度となるように、上記封止樹脂の流量のバランスをと
る流量バランス部材が設けられていることを特徴として
いる。
【００２７】上記の構成によれば、素子形成面の面積が
小さい方の半導体チップの周辺の一部に流量バランス部
材を設けることによって、各半導体チップ近傍を流れる
封止樹脂の流量（体積）が略同程度となる。これによ
り、樹脂封止の工程において、半導体チップ搭載用基板
がバランスを崩してその厚さ方向に変位するのが抑制さ
れる。したがって、上記構成によれば、請求項１または
２の構成による効果をさらに確実に得ることができる。
【００２８】また、各半導体チップの電極パッドは例え
ば金ワイヤ等のボンディングワイヤによって、リードフ
レームのインナーリードと電気的に接続される。特に、
素子形成面の面積が小さい半導体チップを搭載する場
合、ボンディングワイヤは比較的長くなる。すると、こ
のボンディングワイヤが上記半導体チップまたは半導体
チップ搭載用基板のエッジ部と接触し、ショートする場
合がある。
【００２９】しかし、上記構成によれば、流量バランス
部材を例えば絶縁体で構成し、上記ボンディングワイヤ
が上記半導体チップまたは半導体チップ搭載用基板のエ
ッジ部と接触しないように、上記半導体チップの周辺に
設けることも可能である。したがって、この場合、上記
のショートに起因する装置の歩留り低下を確実に回避す
ることができる。
【００３０】請求項４の発明に係る半導体装置は、上記
の課題を解決するために、リードフレームの半導体チッ
プ搭載用基板の両面に、互いに素子形成面の面積の異な
る半導体チップをそれぞれ搭載し、少なくとも封止樹脂
を注入するための注入用ゲートを有する樹脂封止用金型
に上記リードフレームをセットして各半導体チップを樹
脂封止してなる半導体装置において、半導体チップ搭載
用基板表面または裏面の、素子形成面の面積が小さい方
の半導体チップ周辺に、各半導体チップ近傍を流れる封
止樹脂の流量が略同程度となるように、上記封止樹脂の
流量のバランスをとる流量バランス部材が設けられてい
ることを特徴としている。
【００３１】上記の構成によれば、半導体チップ搭載用
基板の両面に半導体チップをそれぞれ搭載し、これらの
半導体チップを樹脂封止することによって半導体装置が
構成される。
【００３２】ここで、素子形成面の面積が小さい方の半
導体チップの周辺に流量バランス部材を設けることによ
って、各半導体チップ近傍を流れる封止樹脂の流量（体
積）が略同程度となる。これにより、樹脂封止の工程に
おいて、半導体チップ搭載用基板がバランスを崩してそ
の厚さ方向に変位するのが抑制される。
【００３３】したがって、半導体チップ搭載用基板の両
面に、互いに素子形成面の面積の異なる半導体チップを
それぞれ搭載して樹脂封止を行った場合でも、半導体チ
ップ搭載用基板の変位によって例えば半導体チップがパ
ッケージ外部へ露出したりするのを回避することができ
る。その結果、装置の歩留り低下を回避することができ
ると共に、あらゆるチップサイズの組み合わせに対して
も、高品質な２チップ１パッケージの半導体装置を得る
ことができる。
【００３４】請求項５の発明に係る半導体装置は、上記
の課題を解決するために、請求項１ないし４のいずれか
の構成に加えて、上記半導体チップ搭載用基板を支持す
るためのサポートリードと、上記半導体チップの電極パ
ッドが電気的に接続されるインナーリードとを固定する
固定部材が設けられていることを特徴としている。
【００３５】上記の構成によれば、サポートリードとイ
ンナーリードとが固定部材を介して固定される。これに
より、封止樹脂の注入時において、サポートリードで支
持された半導体チップ搭載用基板の厚さ方向の変位がさ
らに確実に抑制される。その結果、請求項１ないし４の
いずれかの構成による効果をさらに確実に得ることがで
きる。
【００３６】請求項６の発明に係る半導体装置は、上記
の課題を解決するために、請求項１ないし５のいずれか
の構成に加えて、上記半導体チップ搭載用基板における
半導体チップの非搭載領域の一部に、上記半導体チップ
搭載用基板の内側へ切れ込むような凹部が形成されてい
ることを特徴としている。
【００３７】上記の構成によれば、半導体チップ搭載用
基板の半導体チップ非搭載領域に凹部が形成されている
ことにより、樹脂封止用金型に注入された封止樹脂が上
記凹部を介して樹脂封止用金型内部全体に容易に浸透す
る。つまり、上記凹部を設けることにより、例えば注入
用ゲートの死角となる部分にまで、封止樹脂が注入され
る。これにより、注入用ゲートの死角となる部分にボイ
ド（気泡）が残留することがなくなり、信頼性の高い、
より安定した半導体装置を得ることができる。
【００３８】
【発明の実施の形態】
〔実施の形態１〕本発明の実施の一形態について、図１
ないし図３に基づいて説明すれば、以下の通りである。
【００３９】図１は、本実施形態における半導体装置の
平面透視図であり、図２は、上記半導体装置を側面から
眺めたとき、すなわち、図１におけるＢ方向から眺めた
ときの側面透視図を示している。
【００４０】本実施形態における半導体装置は、図１お
よび図２に示すように、板状のリードフレーム４におけ
るダイパッド５の表裏両面に、ペースト状の熱硬化型の
ダイアタッチ材料３ａ・３ｂを用いて、異なるサイズの
２個の半導体チップ１ａ・１ｂをそれぞれ搭載した構造
となっている。
【００４１】本実施形態で用いた半導体チップ１ａ・１
ｂのサイズは、半導体チップ１ａが６ｍｍ×６ｍｍ、半
導体チップ１ｂが６．５ｍｍ×４ｍｍである。つまり、
半導体チップ１ａよりも半導体チップ１ｂの方が、その
素子形成面の面積が小さいものとなっている。
【００４２】半導体チップ１ａは、ダイパッド５の一方
の面のほぼ中央にダイアタッチ材料３ａを介して搭載さ
れている。一方、半導体チップ１ｂは、ダイパッド５の
他方の面に、ダイパッド５の中央部よりも封止樹脂１１
の注入位置Ａに近づいた位置、つまり、封止樹脂１１を
注入するための注入用ゲート１３（図３参照）に近づい
た位置にダイアタッチ材料３ｂを介して搭載されてい
る。
【００４３】また、本実施形態では、半導体チップ１ａ
の４辺のうちの少なくとも１辺が、半導体チップ１ｂの
４辺のうちのいずれかの辺とダイパッド５を挟んで略対
向するように、半導体チップ１ａ・１ｂがそれぞれダイ
パッド５の両面に搭載されている。これにより、樹脂封
止時に注入用ゲート１３付近で、ダイパッド５の両面に
加わる応力の偏りが確実に小さくなり、ダイパッド５の
厚さ方向の変位が確実に抑制されるようになる。
【００４４】半導体チップ１ａは、その素子形成面に複
数の電極パッド２ａ…を備えている。各電極パッド２ａ
は、リードフレーム４の所定のインナーリード６と金ワ
イヤ等のボンディングワイヤ９によって電気的に接続さ
れている。一方、半導体チップ１ｂは、その素子形成面
に複数の電極パッド２ｂ…を備えている。各電極パッド
２ｂは、上記と同様、所定のインナーリード６と金ワイ
ヤ等のボンディングワイヤ１０によって電気的に接続さ
れている。
【００４５】ダイアタッチ材料３ａ・３ｂは通常同一の
ものであり、半導体チップ１ａ・１ｂが、同一シリコン
基板であり、同一基板電位で動作するチップである場合
は、一般に鱗片状銀粉を混入させた熱硬化型の銀ペース
トで構成される。ただし、コスト等の兼ね合いで、球状
シリカ粉末等を混入させた無銀ペースト等で構成される
こともある。一方、半導体チップ１ａ・１ｂが、異なる
シリコン基板であるか、または異なる基板電位で動作す
るチップである場合、上記ダイアタッチ材料３ａ・３ｂ
は一般に無銀ペーストで構成される。
【００４６】リードフレーム４は、ダイパッド５、イン
ナーリード６、アウターリード７、サポートリード８、
およびクレードル部（図示せず）で構成され、それらが
外縁部で一体となったものである。ダイパッド５は、そ
の表裏両面に半導体チップ１ａ・１ｂが搭載される半導
体チップ搭載用基板であり、搭載した半導体チップ１ａ
・１ｂがはみ出ないようなサイズに設計されている。ダ
イパッド５およびインナーリード６は、封止樹脂１１等
で半導体チップ１ａ・１ｂと共に封止（モールド）され
るようになっている。サポートリード８は、ダイパッド
５を支持するためのものである。また、クレードル部
は、リードフレーム４を搬送する際に保持されるもので
ある。
【００４７】次に、本実施形態の半導体装置の製造方法
について、以下に説明する。
【００４８】まず、ボンディングワイヤ９・１０の接続
領域となるインナーリード６の両面に、銀メッキ等のメ
ッキを予め施しておく。次に、ダイパッド５の一方の面
に、ダイアタッチ材料３ａを介して半導体チップ１ａを
搭載する。このとき、ダイアタッチ材料３ａを、１８０
℃で１ｈの条件で熱硬化させる。
【００４９】続いて、リードフレーム４を裏返し、弾性
体（図示せず）で半導体チップ１ａの素子形成面を支え
る等により半導体チップ１ａにダメージを与えないよう
にして、ダイパッド５の他方の面に、ダイパッド５の中
心よりも封止樹脂１１の注入位置Ａに近づいた位置に、
ダイアタッチ材料３ｂを介して半導体チップ１ｂを搭載
する。このとき、ダイアタッチ材料３ｂを、１８０℃で
１ｈの条件で熱硬化させる。なお、半導体チップ１ａよ
りも先に半導体チップ１ｂをダイパッド５に搭載しても
よい。
【００５０】次に、半導体チップ１ｂの電極パッド２ｂ
と所定のインナーリード６とをボンディングワイヤ１０
で電気的に接続した後、リードフレーム４を裏返し、同
様にして、半導体チップ１ａの電極パッド２ａと所定の
インナーリード６とをボンディングワイヤ９で電気的に
接続する。このとき、ダイパッド５への半導体チップ１
ａ・１ｂの搭載時と同様、弾性体で半導体チップ１ａ・
１ｂの素子形成面を支える等により半導体チップ１ａ・
１ｂにダメージを与えないようにする。なお、このとき
の接続には、超音波と加熱とを併用した超音波熱圧着法
を用いた（加熱温度約２５０°）。なお、半導体チップ
１ｂ側よりも先に半導体チップ１ａ側からワイヤボンデ
ィングを行ってもよい。
【００５１】続いて、図３に示すように、半導体装置の
外形を形成するためのキャビティ１２と、封止樹脂１１
を注入するための注入用ゲート１３と、キャビティ１２
内の空気を抜くためのエアベント１４とが形成される樹
脂封止用金型１５にリードフレーム４をクランプし、注
入用ゲート１３から封止樹脂１１を注入する。図中の矢
印は封止樹脂１１の流れる方向を示す。なお、樹脂封止
用金型１５は、図示しない加熱手段によって加熱される
ようになっている。
【００５２】その後、封止樹脂１１がアウターリード７
間に流れ出ないように、リードフレーム４に形成された
タイバー（図示せず）やサポートリード８を切断し、ア
ウターリード７を所望の形状に折り曲げて完成品とす
る。
【００５３】このようにして成形された半導体装置と従
来の半導体装置とにおいて、ダイパッド５のコーナー部
分４箇所についてその変位量を測定した。表１のデータ
は、１３６個の半導体装置で測定した変位量の最大値を
示したものである。なお、上記の変位量とは、元々のダ
イパッド位置（半導体装置の厚さ方向における中心）か
らのダイパッド５のずれ量（図１２で示すα）を示すも
のである。
【００５４】
【表１】
【００５５】なお、リードフレーム４の製造に起因する
ダイパッド５の厚さ方向の公差は±５０μｍである。
【００５６】上記表１の結果より、本実施形態の半導体
装置では、ダイパッド５の変位量はわずかなものであ
り、上記の公差を加味してもダイパッド５の変位が従来
よりも改善されていることがわかる。これは、半導体チ
ップ１ｂをダイパッド５の中央部よりも注入用ゲート１
３側に搭載したことにより、樹脂封止を行った際に、注
入用ゲート１３付近で、ダイパッド５の両面に加わる応
力の偏りが小さくなり、ダイパッド５の厚さ方向の変位
が抑制されたためと考えられる。ちなみに、本実施形態
では、ボンディングワイヤ９・１０が見える等の外観不
良は見られなかった。
【００５７】したがって、本実施形態の構成によれば、
封止樹脂１１の注入時のダイパッド５の厚さ方向の変位
が抑制されるので、装置の外観不良を低減させることが
できると共に、装置の歩留り低下を回避することができ
る。その結果、あらゆるチップサイズの組み合わせに対
しても、高品質な２チップ１パッケージの半導体装置を
得ることができる。
【００５８】〔実施の形態２〕本発明の他の実施の形態
について、図４および図５に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１の図
面に付した部材と同一の機能を有する部材には同一の部
材番号を付記し、その説明を省略する。
【００５９】本実施形態では、実施の形態１で用いた半
導体装置において、ダイパッド５表面の半導体チップ１
ｂの周辺の一部に、各半導体チップ１ａ・１ｂ近傍を流
れる封止樹脂１１の流量が略同程度となるように、封止
樹脂１１の流量のバランスをとる流量バランス部材が設
けられている。本実施形態では、この流量バランス部材
は、ワニス状ポリイミド系樹脂を熱処理によって溶剤分
を揮発させて固形化した絶縁部材１６で構成されてい
る。
【００６０】この場合、半導体チップ１ｂと絶縁部材１
６とを合わせた体積と、半導体チップ１ａの体積とが例
えば略同程度となるように絶縁部材１６を設けることが
できる。これにより、半導体チップ１ａ・１ｂ近傍を流
れる封止樹脂１１の流量（体積）が略同程度となり、そ
の結果、樹脂封止時においても、ダイパッド５がより安
定したバランスで保たれる。したがって、実施の形態１
の場合よりも、ダイパッド５の厚さ方向の変位をさらに
抑制することができ、実施の形態１で述べた効果をさら
に確実に得ることができる。
【００６１】実際に、注入位置Ａから封止樹脂１１を注
入した際のダイパッド５の変位量は、実施の形態１より
もさらに小さくなった。また、半導体チップ１ｂを中心
として注入位置Ａと点対称の位置におけるボイドの発生
も皆無であった。
【００６２】また、特に素子形成面の面積が小さい半導
体チップ１ｂを搭載する場合は、ボンディングワイヤ１
０が比較的長くなり、半導体チップ１ｂまたはダイパッ
ド５のエッジ部と接触しやすくなる。そこで、ボンディ
ングワイヤ１０と上記エッジ部との接触が回避されるよ
うに、半導体チップ１ｂの周辺の一部に絶縁部材１６を
設ければ、ボンディングワイヤ１０と半導体チップ１ｂ
またはダイパッド５とのショートに起因する装置の歩留
り低下を回避することもできる。
【００６３】なお、本実施形態では、半導体チップ１ｂ
をダイパッド５の中央部よりも注入位置Ａに近づけて搭
載し、ダイパッド５表面において比較的広いスペースが
確保された部分にのみ絶縁部材１６を形成している。し
かし、半導体チップ１ｂをダイパッド５の中央部に搭載
し、半導体チップ１ａ・１ｂ近傍を流れる封止樹脂１１
の流量が略同程度となるように、半導体チップ１ｂの周
辺の領域全体に絶縁部材１６を形成する構成であっても
よい。
【００６４】この場合、半導体チップ１ｂを注入用ゲー
ト１３側に搭載しなくても、半導体チップ１ａ・１ｂ近
傍を流れる封止樹脂１１の流量が略同程度となるので、
樹脂封止の工程において、ダイパッド５がバランスを崩
してその厚さ方向に変位するのが抑制される。したがっ
て、上記構成でも、本実施形態と同様の効果を得ること
ができる。
【００６５】〔実施の形態３〕本発明のさらに他の実施
の形態について、図６および図７に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、実施の形
態１または２の図面に付した部材と同一の機能を有する
部材には同一の部材番号を付記し、その説明を省略す
る。
【００６６】本実施形態では、実施の形態１または２で
用いた半導体装置のサポートリード８とインナーリード
６とがサポートリード固定用の接着シート１７（固定部
材）を介して固定されている。
【００６７】接着シート１７は、ポリイミド系基材上に
熱硬化性等のポリイミド系樹脂層（接着材層）を形成し
たものであり、上記接着材層側がインナーリード６の片
面に熱圧着およびその後の熱処理により接着されてい
る。
【００６８】このような構成により、封止樹脂１１の注
入時において、サポートリード８で支持されたダイパッ
ド５の厚さ方向の変位がさらに確実に抑制される。実際
に、注入位置Ａから封止樹脂１１を注入した際のダイパ
ッド５の変位量は、実施の形態１の場合に比べてさらに
小さくなった。したがって、実施の形態１または２で述
べた効果をさらに確実に得ることができる。
【００６９】また、本実施形態では、封止樹脂１１の流
れを良くするために、ダイパッド５の一部に、半導体チ
ップ１ａ・１ｂを搭載する領域に入り込まないように、
ダイパッド５の内側に切れ込むようにして凹部５ａが形
成されている。これにより、樹脂封止用金型１５に注入
された封止樹脂１１が上記凹部５ａを介して金型内部全
体に容易に浸透し、封止樹脂１１の注入時に発生するボ
イドが、注入時の死角となる部分に残存する可能性が少
なくなる。したがって、この場合、信頼性の高い、より
安定した半導体装置を得ることができる。
【００７０】また、封止樹脂１１が上記凹部５ａを介し
て金型内部全体に容易に浸透するので、ダイパッド５が
例えば４２アロイフレーム等、封止樹脂１１との密着性
が悪い金属で形成されていても、ダイパッド５と封止樹
脂１１とを確実に密着させることができる。これによ
り、半導体装置を基板実装する際に発生の可能性がある
ダイパッド５と封止樹脂１１との剥離や、さらに発達し
てクラックが発生するのを抑制することができる。
【００７１】
【発明の効果】請求項１の発明に係る半導体装置は、以
上のように、素子形成面の面積が小さい方の半導体チッ
プが、上記半導体チップ搭載用基板表面または裏面にお
ける中央部よりも上記注入用ゲート側に搭載されている
構成である。
【００７２】それゆえ、半導体チップ搭載用基板の両面
に、互いに素子形成面の面積の異なる半導体チップをそ
れぞれ搭載して樹脂封止を行った場合でも、半導体チッ
プ搭載用基板の変位によって例えば半導体チップがパッ
ケージ外部へ露出したりするのを回避することができ
る。その結果、装置の歩留り低下を回避することができ
ると共に、あらゆるチップサイズの組み合わせに対して
も、高品質な２チップ１パッケージの半導体装置を得る
ことができるという効果を奏する。
【００７３】請求項２の発明に係る半導体装置は、以上
のように、請求項１の構成において、一方の半導体チッ
プの４辺のうちの少なくとも１辺が、他方の半導体チッ
プの４辺のうちのいずれかの辺と半導体チップ搭載用基
板を挟んで略対向するように、各半導体チップがそれぞ
れ搭載されている構成である。
【００７４】それゆえ、請求項１の構成の場合よりも、
注入用ゲート付近で、半導体チップ搭載用基板の両面に
加わる応力の偏りがさらに小さくなり、半導体チップ搭
載用基板の厚さ方向の変位がさらに抑制される。したが
って、上記構成によれば、請求項１の構成による効果を
確実に得ることができる。
【００７５】請求項３の発明に係る半導体装置は、以上
のように、請求項１または２の構成において、半導体チ
ップ搭載用基板表面または裏面の、素子形成面の面積が
小さい方の半導体チップの周辺の一部に、各半導体チッ
プ近傍を流れる封止樹脂の流量が略同程度となるよう
に、上記封止樹脂の流量のバランスをとる流量バランス
部材が設けられている構成である。
【００７６】それゆえ、樹脂封止の工程において、半導
体チップ搭載用基板がバランスを崩してその厚さ方向に
変位するのが抑制される。したがって、上記構成によれ
ば、請求項１または２の構成による効果をさらに確実に
得ることができる。
【００７７】また、流量バランス部材を例えば絶縁体で
構成し、半導体チップの電極パッドとインナーリードと
を電気的に接続するボンディングワイヤが上記半導体チ
ップまたは半導体チップ搭載用基板のエッジ部と接触し
ないように、上記流量バランス部材を上記半導体チップ
の周辺に設ければ、上記の接触に起因する装置の歩留り
低下を確実に回避することができるという効果を奏す
る。
【００７８】請求項４の発明に係る半導体装置は、以上
のように、半導体チップ搭載用基板表面または裏面の、
素子形成面の面積が小さい方の半導体チップ周辺に、各
半導体チップ近傍を流れる封止樹脂の流量が略同程度と
なるように、上記封止樹脂の流量のバランスをとる流量
バランス部材が設けられている構成である。
【００７９】それゆえ、半導体チップ搭載用基板の両面
に、互いに素子形成面の面積の異なる半導体チップをそ
れぞれ搭載して樹脂封止を行った場合でも、半導体チッ
プ搭載用基板の変位によって例えば半導体チップがパッ
ケージ外部へ露出したりするのを回避することができ
る。その結果、装置の歩留り低下を回避することができ
ると共に、あらゆるチップサイズの組み合わせに対して
も、高品質な２チップ１パッケージの半導体装置を得る
ことができるという効果を奏する。
【００８０】請求項５の発明に係る半導体装置は、以上
のように、請求項１ないし４のいずれかの構成に加え
て、上記半導体チップ搭載用基板を支持するためのサポ
ートリードと、上記半導体チップの電極パッドが電気的
に接続されるインナーリードとを固定する固定部材が設
けられている構成である。
【００８１】それゆえ、封止樹脂の注入時において、サ
ポートリードで支持された半導体チップ搭載用基板の厚
さ方向の変位がさらに確実に抑制されるので、請求項１
ないし４のいずれかの構成による効果をさらに確実に得
ることができる。
【００８２】請求項６の発明に係る半導体装置は、以上
のように、請求項１ないし５のいずれかの構成に加え
て、上記半導体チップ搭載用基板における半導体チップ
の非搭載領域の一部に、上記半導体チップ搭載用基板の
内側へ切れ込むような凹部が形成されている構成であ
る。
【００８３】それゆえ、樹脂封止用金型に注入された封
止樹脂が上記凹部を介して樹脂封止用金型内部全体に容
易に浸透する。これにより、注入用ゲートの死角となる
部分にボイド（気泡）が残留することがなくなり、信頼
性の高い、より安定した半導体装置を得ることができる
という効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態における２チップ１パッ
ケージの半導体装置の平面透視図である。
【図２】上記半導体装置の側面透視図である。
【図３】リードフレームを樹脂封止用金型にセットして
樹脂封止を行っている様子を示す断面図である。
【図４】本発明の他の実施の形態において、素子形成面
の面積が小さい方の半導体チップの周辺の一部に絶縁部
材を設けた構成の半導体装置の平面透視図である。
【図５】上記半導体装置の側面透視図である。
【図６】本発明のさらに他の実施の形態において、サポ
ートリードとインナーリードとを接着シートを介して固
定すると共に、ダイパッドにおける半導体チップ非搭載
領域の一部に凹部を形成した構成の半導体装置の平面透
視図である。
【図７】上記半導体装置の側面透視図である。
【図８】従来の１チップ１パッケージの半導体装置の平
面透視図である。
【図９】上記半導体装置の側面透視図である。
【図１０】従来の２チップ１パッケージの半導体装置の
平面透視図である。
【図１１】上記半導体装置の側面透視図である。
【図１２】上記半導体装置を製造する際の樹脂封止工程
において、ダイパッドがその厚さ方向に変位する様子を
示す断面図である。
【符号の説明】
１ａ 半導体チップ １ｂ 半導体チップ ２ａ 電極パッド ２ｂ 電極パッド ４ リードフレーム ５ ダイパッド（半導体チップ搭載用基板） ５ａ 凹部 ６ インナーリード ８ サポートリード １１ 封止樹脂 １３ 注入用ゲート １５ 樹脂封止用金型 １６ 絶縁部材（流量バランス部材） １７ 接着シート（固定部材）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樽井 克行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭58−130553（ＪＰ，Ａ) 特開 平５−55452（ＪＰ，Ａ) 特開 平２−201942（ＪＰ，Ａ) 特開 平６−224365（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 25/00 - 25/18

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレームの半導体チップ搭載用基板
    の両面に、互いに素子形成面の面積の異なる半導体チッ
    プをそれぞれ搭載し、少なくとも封止樹脂を注入するた
    めの注入用ゲートを有する樹脂封止用金型に上記リード
    フレームをセットして各半導体チップを樹脂封止してな
    る半導体装置において、 素子形成面の面積が小さい方の半導体チップが、上記半
    導体チップ搭載用基板表面または裏面における中央部よ
    りも上記注入用ゲート側に搭載されていることを特徴と
    する半導体装置。
  2. 【請求項２】一方の半導体チップの４辺のうちの少なく
    とも１辺が、他方の半導体チップの４辺のうちのいずれ
    かの辺と半導体チップ搭載用基板を挟んで略対向するよ
    うに、各半導体チップがそれぞれ搭載されていることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】半導体チップ搭載用基板表面または裏面
    の、素子形成面の面積が小さい方の半導体チップの周辺
    の一部に、各半導体チップ近傍を流れる封止樹脂の流量
    が略同程度となるように、上記封止樹脂の流量のバラン
    スをとる流量バランス部材が設けられていることを特徴
    とする請求項１または２に記載の半導体装置。
  4. 【請求項４】リードフレームの半導体チップ搭載用基板
    の両面に、互いに素子形成面の面積の異なる半導体チッ
    プをそれぞれ搭載し、少なくとも封止樹脂を注入するた
    めの注入用ゲートを有する樹脂封止用金型に上記リード
    フレームをセットして各半導体チップを樹脂封止してな
    る半導体装置において、 半導体チップ搭載用基板表面または裏面の、素子形成面
    の面積が小さい方の半導体チップ周辺に、各半導体チッ
    プ近傍を流れる封止樹脂の流量が略同程度となるよう
    に、上記封止樹脂の流量のバランスをとる流量バランス
    部材が設けられていることを特徴とする半導体装置。
  5. 【請求項５】上記半導体チップ搭載用基板を支持するた
    めのサポートリードと、上記半導体チップの電極パッド
    が電気的に接続されるインナーリードとを固定する固定
    部材が設けられていることを特徴とする請求項１ないし
    ４のいずれかに記載の半導体装置。
  6. 【請求項６】上記半導体チップ搭載用基板における半導
    体チップの非搭載領域の一部に、上記半導体チップ搭載
    用基板の内側へ切れ込むような凹部が形成されているこ
    とを特徴とする請求項１ないし５のいずれかに記載の半
    導体装置。
JP19449397A 1997-07-18 1997-07-18 半導体装置 Expired - Fee Related JP3359846B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19449397A JP3359846B2 (ja) 1997-07-18 1997-07-18 半導体装置
US09/108,806 US6118184A (en) 1997-07-18 1998-07-01 Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow
TW087110731A TW402764B (en) 1997-07-18 1998-07-02 Semiconductor device and method for manufacturing the same
KR1019980028293A KR100288385B1 (ko) 1997-07-18 1998-07-14 반도체장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19449397A JP3359846B2 (ja) 1997-07-18 1997-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH1140738A JPH1140738A (ja) 1999-02-12
JP3359846B2 true JP3359846B2 (ja) 2002-12-24

Family

ID=16325447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19449397A Expired - Fee Related JP3359846B2 (ja) 1997-07-18 1997-07-18 半導体装置

Country Status (4)

Country Link
US (1) US6118184A (ja)
JP (1) JP3359846B2 (ja)
KR (1) KR100288385B1 (ja)
TW (1) TW402764B (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
CN1214464C (zh) * 1998-10-14 2005-08-10 株式会社日立制作所 半导体器件及其制造方法
JP3828673B2 (ja) * 1999-02-23 2006-10-04 ローム株式会社 半導体装置
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP3768744B2 (ja) * 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001110981A (ja) * 1999-10-14 2001-04-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
JP4157715B2 (ja) * 2002-03-20 2008-10-01 富士通株式会社 半導体装置の製造方法
JP3576146B2 (ja) * 2002-04-05 2004-10-13 沖電気工業株式会社 半導体装置
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US6933223B1 (en) 2004-04-15 2005-08-23 National Semiconductor Corporation Ultra-low loop wire bonding
US7816182B2 (en) * 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TW200840000A (en) * 2007-03-16 2008-10-01 Advanced Semiconductor Eng Multi-chip package with a single die pad
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
JP5275019B2 (ja) 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP2010258289A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置の製造方法
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8575739B2 (en) * 2011-05-06 2013-11-05 Sandisk Technologies Inc. Col-based semiconductor package including electrical connections through a single layer leadframe
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
KR101917331B1 (ko) * 2012-02-08 2018-11-13 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US10872848B2 (en) * 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
US11088055B2 (en) * 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US11862540B2 (en) 2020-03-06 2024-01-02 Stmicroelectronics Sdn Bhd Mold flow balancing for a matrix leadframe

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2548625B2 (ja) * 1990-08-27 1996-10-30 シャープ株式会社 半導体装置の製造方法
JP2843464B2 (ja) * 1992-09-01 1999-01-06 シャープ株式会社 固体撮像装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
JP3131358B2 (ja) * 1994-11-30 2001-01-31 シャープ株式会社 半導体装置製造用治具及び半導体装置の製造方法
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same

Also Published As

Publication number Publication date
KR19990013833A (ko) 1999-02-25
TW402764B (en) 2000-08-21
JPH1140738A (ja) 1999-02-12
US6118184A (en) 2000-09-12
KR100288385B1 (ko) 2001-05-02

Similar Documents

Publication Publication Date Title
JP3359846B2 (ja) 半導体装置
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2001024135A (ja) 半導体装置の製造方法
JP2560205B2 (ja) 電力素子用プラスチックパッケージ構造及びその組立方法
JP2001274316A (ja) 半導体装置及びその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
TWI301652B (en) Semiconductor device and its manufacturing method
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP3429245B2 (ja) 半導体装置及びその製造方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JP2634249B2 (ja) 半導体集積回路モジュール
JP2000012741A (ja) 半導体装置及びその製造方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH05211268A (ja) 半導体装置
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0595078A (ja) 樹脂封止型半導体装置
JP2002261197A (ja) 自動車用電子回路装置
JPH10223638A (ja) 半導体装置及びその実装方法
JPH10284658A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees