KR101917331B1 - 반도체 패키지 및 이를 제조하는 방법 - Google Patents

반도체 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101917331B1
KR101917331B1 KR1020120012926A KR20120012926A KR101917331B1 KR 101917331 B1 KR101917331 B1 KR 101917331B1 KR 1020120012926 A KR1020120012926 A KR 1020120012926A KR 20120012926 A KR20120012926 A KR 20120012926A KR 101917331 B1 KR101917331 B1 KR 101917331B1
Authority
KR
South Korea
Prior art keywords
chip
wire
substrate
pad
bump
Prior art date
Application number
KR1020120012926A
Other languages
English (en)
Other versions
KR20130091549A (ko
Inventor
김두진
김영식
오기택
홍성복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120012926A priority Critical patent/KR101917331B1/ko
Priority to US13/614,125 priority patent/US8952549B2/en
Priority to CN201310049396.4A priority patent/CN103247589B/zh
Publication of KR20130091549A publication Critical patent/KR20130091549A/ko
Priority to US14/595,638 priority patent/US9171821B2/en
Application granted granted Critical
Publication of KR101917331B1 publication Critical patent/KR101917331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48601—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/48616—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85416—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors

Abstract

반도체 패키지 및 이를 제조하는 방법을 제공한다. 반도체 패키지는 기판 패드를 포함하는 기판, 기판 상에 실장되며, 칩 패드들을 각각 포함하는 반도체 칩들, 칩 패드들 상에 각각 배치되는 범프들 및 칩 패드들과 범프들 사이에 배치되며, 칩 패드들과 기판 패드를 전기적으로 연결하는 와이어를 포함한다.

Description

반도체 패키지 및 이를 제조하는 방법{Semiconductor package and method of manufacturing the same}
본 발명은 반도체 패키지 및 이를 제조하는 방법에 관련된 것으로서, 더욱 상세하게는 다수의 반도체 칩들이 수직 적층되어 실장된 반도체 패키지 및 이를 제조하는 방법에 관련된 것이다.
전자제품이 소형화 기능화 되어감에 따라, 다수의 반도체 칩들이 하나의 패키지 내에 실장하는 기술이 요구되고 있다. 다중 스택(multi-stack) 반도체 패키지는 패키지 기판 상에 반도체 칩들을 수직 방향으로 적층하는 패키지이다. 상기 패키지 기판과 상기 반도체 칩들 사이를 전기적으로 연결하는 와이어 및 범프들에서 많이 이슈가 발생되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 와이어 및 범프들에 의해 야기되는 문제점들이 완화된 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 일 기술적 과제는 상기 반도체 패키지를 제조하는 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 반도체 패키지를 제공한다. 상기 반도체 패키지는, 기판 패드를 포함하는 기판, 상기 기판 상에 실장되며, 칩 패드들을 각각 포함하는 반도체 칩들, 상기 칩 패드들 상에 각각 배치되는 범프들 및 상기 칩 패드들과 상기 범프들 사이에 배치되며, 상기 칩 패드들과 상기 기판 패드를 전기적으로 연결하는 와이어를 포함한다.
본 발명의 일 실시예에 따르면, 상기 칩 패드들은 상기 반도체 칩들의 일 측에 각각 배치되며, n번째 반도체 칩은 n-1번째 칩 패드를 노출시키도록 타 측으로 이동하여 배치될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 와이어는, 상기 칩 패드들 각각에 접하는 골 부분들 및 상기 반도체 칩들의 측면에 대응되는 부위에 배치되는 마루 부분들을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 칩 패드 상에 상기 와이어가 상기 칩 패드의 평단면의 중심을 가로지르며 배치되고, 상기 와이어 상에 상기 범프가 배치될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 와이어는 상기 칩 패드들 및 상기 기판 패드를 전기적으로 잇는 하나의 와이어일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 와이어는 상기 반도체 칩들의 측면과 접촉하지 않을 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 패키지는, 상기 반도체 칩들 상에 배치되며, 칩 패드를 포함하는 최상단 반도체 칩 및 상기 최상단 반도체 칩의 칩 패드 상에 배치되는 최상단 범프를 더 포함하되, 상기 와이어는 상기 최상단 범프의 상단과 이어져 연결될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 패키지는, 상기 기판 패드 상에 배치되며, 상기 와이어와 전기적으로 연결된 기판 범프를 더 포함할 수 있다.
본 발명의 개념에 따른 다른 실시예는 반도체 패키지를 제조하는 방법을 제공한다. 상기 반도체 패키지의 제조 방법은, 칩 패드들이 각각 형성된 반도체 칩들을 마련하는 단계, 기판 패드가 형성된 기판 상에, 상기 기판 패드를 노출시키도록 상기 반도체 칩들을 수직 적층하는 단계, 상기 반도체 칩들 중 최상단 반도체 칩의 칩 패드에 최상단 범프를 형성하는 단계, 상기 최상단 범프로부터 상기 기판 패드까지 하나로 연결된 와이어를 형성하는 단계 및, 상기 최상단 반도체 칩의 아래에 적층된 반도체 칩들의 칩 패드들 상에, 상기 와이어를 접착시키며 상기 칩 패드들과 전기적으로 연결되는 범프들을 각각 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 와이어를 형성하는 단계는, 상기 최상단 범프로부터 와이어를 연장하여, 상기 반도체 칩들의 측면들에 대응되는 부위에 마루 부분들을 형성하는 단계 및 상기 반도체 칩들의 칩 패드들에 대응되는 부위에 골 부분들을 형성하는 단계를 포함할 수 있다.
본 발명의 개념에 따른 실시예들에 따르면, 와이어를 칩 패드들에는 인접하게 반도체 칩들의 측면에는 이격되도록, 최상단의 칩 패드에서부터 기판까지 형성한 후, 범프들을 형성할 때 와이어를 함께 접착시킴으로써 칩 패드들에 가해지는 물리적 압력 및 에너지가 적어질 수 있다. 따라서, 반도체 칩들의 두께가 얇아지더라도 반도체 칩이 깨지거나 칩 패드들에 가해지는 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 칩 패드, 와이어 및 범프를 설명하기 위한 평단면도이다.
도 4 내지 도 9는 본 발명의 실시예에 다른 반도체 패키지를 제조하는 방법을 설명하기 위한 단면도들이다.
도 10a는 본 발명의 실시예들에 따른 메모리 장치가 적용된 메모리 카드를 나타내는 블록도이다.
도 10b는 본 발명의 실시예들에 따른 메모리 장치를 포함하는 시스템을 나타내는 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
(반도체 패키지)
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 3은 본 발명의 실시예들에 따른 칩 패드, 와이어 및 범프를 설명하기 위한 평단면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지는 기판(100) 상에 수직 적층된 다수의 반도체 칩들(110, 120, 130, 140)을 포함할 수 있다. 또한, 상기 반도체 패키지는 상기 기판(100) 및 다수의 반도체 칩들(110, 120, 130, 140)을 전기적으로 연결하는 와이어(170) 및 범프들(152, 154, 156, 158)을 포함할 수 있다.
상기 기판(100)은 인쇄회로기판일 수 있다. 상기 기판(100)은 일 측에 기판 패드(102)가 배치될 수 있다. 상기 기판 패드(102)는 다수 개일 수 있다. 상기 기판 패드(102)는 납(Pb)과 같은 도전물을 포함할 수 있다.
설명의 용이함을 위하여, 이하에서는 4개의 반도체 칩들(110, 120, 130, 140)이 적층된 것을 예시적으로 설명하기로 한다. 상기 기판(100)에 인접한 반도체 칩(110)부터 최상단의 반도체 칩(140)을 각각 제1 반도체 칩(110), 제2 반도체 칩(120), 제3 반도체 칩(130) 및 제4 반도체 칩(140)이라 명명하기로 한다. 하지만, 본 발명이 상기 반도체 칩들의 수량을 한정하는 것을 아니다.
상기 제1 내지 제4 반도체 칩들(110, 120, 130, 140) 각각은 상기 기판(100)보다 실질적으로 작은 크기를 가질 수 있다. 또한, 상기 제1 내지 제4 반도체 칩들(110, 120, 130, 140)은 동일한 칩일 수 있다.
상기 제1 내지 제4 반도체 칩들(110, 120, 130, 140) 각각에 제1 내지 제4 칩 패드들(114, 124, 134. 144)이 배치될 수 있다. 상기 제1 내지 제4 칩 패드들(114, 124, 134. 144) 각각은 상기 제1 내지 제4 반도체 칩들(110, 120, 130, 140)의 일 측에 각각 배치될 수 있다. 상기 제1 내지 제4 칩 패드들(114, 124, 134. 144)은 각각 다수 개일 수 있다. 또한, 상기 제1 내지 제4 칩 패드들(114, 124, 134. 144)은 알루미늄(Al)과 같은 도전물을 포함할 수 있다.
상기 제1 반도체 칩(110)은 상기 기판 패드(102)를 노출시키도록 상기 기판(100) 상에 타 측으로 치우쳐(offset) 배치될 수 있다. 상기 기판 패드(102)가 노출되도록 상기 제1 반도체 칩(110)은 타 측으로 이동하여 배치될 수 있다. 도시된 바와 같이, 상기 기판(100)의 오른쪽에 기판 패드(102)가 배치되며, 상기 제1 반도체 칩(110)은 상기 기판 패드(102)를 노출시키도록 왼쪽으로 이동되어 배치될 수 있다.
상기 기판(100) 및 상기 제1 반도체 칩(110) 사이는 제1 접착 필름(112)에 의해 서로 접착될 수 있다. 도시된 바와 같이, 상기 제1 칩 패드(114)는 상기 제1 접착 필름(112)과 다른 면에 배치될 수 있다. 더욱 상세하게, 상기 제1 칩 패드(114)는 상기 제1 반도체 칩(110)의 상면에 배치되며, 상기 제1 접착 필름(112)은 상기 제1 반도체 칩(110)의 하면에 배치될 수 있다.
상기 제2 내지 제4 반도체 칩들(120, 130, 140) 각각은 상기 제1 내지 제3 칩 패드들(114, 124, 134)를 각각 노출시키도록 상기 제1 내지 제3 반도체 칩(130)들 상에 각각 배치될 수 있다. 즉, 상기 제2 내지 제4 반도체 칩들(120, 130, 140)은 타 측으로 이동되면서 배치될 수 있다. 따라서 도시된 바와 같이 제1 내지 제4 반도체 칩들(110, 120, 130, 140)은 계단 형태를 가지며 상기 기판(100) 상에 실장될 수 있다.
또한, 상기 제1 및 제2 반도체 칩들(110, 120) 사이는 제2 접착 필름(122)에 의해, 상기 제2 및 제3 반도체 칩들(120, 130) 사이는 제3 접착 필름(132)에 의해, 상기 제3 및 제4 반도체 칩(130, 140) 사이는 제4 접착 필름(142)에 의해 서로 접착될 수 있다. 상기 제1 내지 제4 접착 필름들(112, 122, 132, 142)은 통상적으로 사용되는 DAF(Die Attach Film)일 수 있다.
도 1 및 도 2를 참조하면, 상기 제1 내지 제4 칩 패드들(114, 124, 134. 144) 상에는 제1 내지 제4 범프들(152, 154, 156, 158)이 각각 배치될 수 있다. 상기 제1 내지 제4 범프들(152, 154, 156, 158)은 상기 와이어(170)와 실질적으로 동일한 물질을 포함할 수 있다. 예컨대, 상기 제1 내지 제4 범프들(152, 154, 156, 158)은 금(Au)과 같은 도전물을 포함할 수 있다.
상기 제1 내지 제4 범프들(152, 154, 156, 158) 각각은 상기 제1 내지 제4 칩 패드들(114, 124, 134. 144)보다 실질적으로 작은 단면적을 가질 수 있다. 도 3에 도시된 것으로 예시적으로 설명하면, 상기 제3 칩 패드(134)와 접하는 제3 범프(156)의 평단면은 원형을 가지며, 상기 제3 칩 패드(134)의 평단면은 사각형을 가질 수 있다. 예컨대, 상기 제3 칩 패드(134)의 크기가 50㎛×50㎛일 경우, 상기 제3 범프(156)는 지름이 40㎛일 수 있다.
도 2를 참조하면, 상기 기판 패드(102) 상에는 기판 범프(160)가 배치될 수 있다. 상기 기판 범프(160)는 상기 기판 패드(102)보다 실질적으로 작은 단면적을 가질 수 있다. 또한, 상기 기판 패드(102)와 접하는 기판 범프(160)의 평단면은 원형을 가지며, 상기 기판 패드(102)의 평단면은 사각형을 가질 수 있다.
도 1 및 도 2를 참조하면, 상기 와이어(170)는 상기 제1 내지 제4 칩 패드들(114, 124, 134, 144)과 상기 기판 패드(102)를 전기적으로 연결시킬 수 있다. 상기 와이어(170)는 금과 같은 도전물을 포함할 수 있다.
도 3에 도시된 본 발명의 일 실시예에 따르면, 상기 와이어(170)는 상기 제3 칩 패드(134) 상에 중심을 가로지르도록 정렬될 수 있다. 또한, 상기 제3 범프(156)도 상기 제3 칩 패드(134)의 중앙에 배치될 수 있다.
다시 도 1 및 도 2에 도시된 본 발명의 실시예들에 따르면, 상기 와이어(170)는 최상단의 범프인 제4 범프(158)의 상부와 연결되어, 곡률을 가지며 상기 제3 칩 패드(134) 및 상기 제3 범프(156) 사이로 이어지며, 곡률을 가지며 상기 제2 칩 패드(124) 및 상기 제2 범프(154) 사이로 이어지고, 곡률을 가지며 상기 제1 칩 패드(114) 및 상기 제1 범프(152) 사이로 이어지고, 곡률을 가지며 상기 기판 패드(102) 상부로 이어질 수 있다. 이처럼 상기 와이어(170)는 상기 제1 내지 제4 칩 패드들(114, 124, 134, 144)과 상기 기판 패드(102)를 하나의 루프로 연결할 수 있다.
상기 와이어(170)는 다수의 마루 부분들(R)과 다수의 골 부분들(T)을 포함할 수 있다. 상기 골 부분들(T)은 상기 칩 패드들(114, 124, 134, 144)과 상기 범프들(152, 154, 156, 158)이 사이에 이어지는 부위들에 대응되며, 상기 마루 부분들(R)은 상기 반도체 칩들(110, 120, 130, 140)의 일 측면에 인접한 부위들에 대응될 수 있다. 상기 와이어(170)의 다수의 마루 부분들(R)은 상기 와이어(170)가 상기 반도체 칩들(110, 120, 130, 140)의 측면과 접촉하는 것을 억제할 수 있다. 상기 반도체 칩들(110, 120, 130, 140) 각각의 측면은, 웨이퍼에서 절단 공정을 통해 상기 반도체 칩들로 분리되는 동안 도전 패턴들이 절연 없이 외부에 노출되기 때문에, 상기 와이어(170)와 접촉되지 않아야 한다.
도 2를 참조하면, 상기 제1 칩 패드(114)로부터 이어지는 와이어(170)는 곡률을 가지며 상기 기판 패드(102) 및 상기 기판 범프(160) 사이로 이어질 수 있다. 상기 기판 범프(160)는 상기 반도체 패키지의 종류에 따라 그 유무가 결정될 수 있다.
(반도체 패키지의 제조 방법)
도 4 내지 도 9는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 6a 및 도 6b는 도 5의 A 부위를 확대한 확대도들이다.
이하에서는 설명의 용이함을 위해, 도면부호를 도 1 및 도 2에서 설명한 것과 동일하게 사용하도록 한다. 따라서, 도면부호의 순서가 반도체 소자의 제조 방법의 설명과 다소 다를 수 있다.
도 4를 참조하면, 기판 패드(102)가 형성된 기판(100) 상에, 제1 내지 제4 칩 패드들이 형성된 제1 및 제4 반도체 칩들(110, 120, 130, 140)을 순차적으로 수직 적층시킬 수 있다. 상기 제1 내지 제4 반도체 칩들(110, 120, 130, 140)은 상기 기판 패드(102), 상기 제1 내지 제3 칩 패드들(114, 124, 134)을 노출시키도록 일 측으로 이동하며 배치될 수 있다. 또한, 상기 기판(100)과 제1 내지 제4 반도체 칩들(110, 120, 130, 140) 사이 사이에는 제1 내지 제4 접착 필름들(112, 22, 132, 142)에 의해 서로 접착되고 상기 기판(100) 상에 제1 내지 제4 반도체 칩들(110, 120, 130, 140)이 고정될 수 있다.
캐필러리(capillary, 200)를 이용하여 최상단인 상기 제4 칩 패드(144)에 제4 범프(158)를 형성할 수 있다. 상기 캐필러리(200)는 몸체(body, 202), 상기 몸체(202)를 관통하는 홀(hole, 도시되지 않음), 상기 홀과 연통하는 노즐(nozzle, NZ)을 포함할 수 있다. 상기 홀을 통해 와이어(170)가 제공되며, 상기 노즐(NZ)은 그 단부에서 약간 넓어질 수 있다.
상기 제4 범프(158)를 형성하는 것을 간략하게 설명하면, 우선 캐필러리(200)의 노즐(NZ) 단부에 볼(Free Air Ball, FAB)을 형성할 수 있다. 상기 캐필러리(200) 내 와이어(204)를 상기 노즐(NZ) 단부에 노출시키고, 상기 캐필러리(200)의 단부로 고접압을 인가하여 상기 노출된 와이어(204)를 용융시킴으로써, 상기 볼(FAB)을 형성할 수 있다. 상기 볼(FAB)을 상기 제4 칩 패드(144)에 본딩하여 제4 범프(158)를 형성할 수 있다.
도 5 내지 도 7을 참조하면, 상기 캐필러리(200)를 이용하여 상기 제4 범프에서부터 상기 기판 패드(102)까지 와이어(170)를 형성할 수 있다.
더욱 상세하게 설명하면, 상기 제4 범프(158)로부터 상기 캐필러리(200)를 수직 및 수평 방향 이동시켜, 소정의 각을 이뤄 다수의 마루 부분들(R)과 다수의 골 부분들(T)을 갖는 와이어(170)를 형성할 수 있다. 상기 각은 상기 제4 범프(158)로부터 상기 기판 패드(102)까지 와이어(170)가 형성되는 동안 다수 회 변경될 수 있다.
상기 제4 범프(158)로부터 상기 제3 칩 패드의 골 부분(T)의 와이어(170)가 형성되는 것을 예시적으로 설명하기로 한다. 상기 제4 범프(158)로부터 상기 캐필러리(200)를 이동시켜 상기 제4 반도체 칩(140)의 측면에 인접하게 와이어(170)의 마루 부분(R)을 형성하고, 상기 제3 칩 패드(134)에 인접하게 상기 와이어(170)의 골 부분(T)을 형성할 수 있다. 일 실시예에 따르면, 상기 골 부분(T)의 와이어(170)는 상기 제3 칩 패드(134)의 중앙에 정렬될 수 있다.
도 6a에 도시된 바와 같이 상기 와이어(170)의 골 부분(T)은 상기 제3 칩 패드(134)에 접촉하지 않을 수 있다. 따라서, 상기 제3 칩 패드(134)가 상기 와이어(170)의 골 부분(T)에 손상되는 것을 억제할 수 있다.
한편, 도 6b에 도시된 바와 같이 상기 와이어(170)의 골 부분(T)이 상기 제3 칩 패드(134)에 접촉할 수 있다. 이 경우, 상기 와이어(170)는 의도적으로 상기 제3 칩 패드(134)에 접촉시키는 것보다는 중력 또는 캐필러리(200)의 작동에 의하여 비의도적으로 상기 와이어(170)가 상기 제3 칩 패드(134)에 접촉될 수 있다. 따라서, 상기 제3 칩 패드(134)가 의도적인 와이어(170)의 압력 또는 에너지에 의해 손상되지 않을 수 있다.
상기 제4 범프(158)로부터 상기 제3 칩 패드(134)의 골 부분(T)의 와이어(170)가 형성되는 공정과 유사하게, 상기 와이어(170)를 상기 제4 범프(158)로부터 상기 기판 패드(102)까지 이어서 연결할 수 있다. 도 7을 참조하면, 상기 캐필러리(200)를 이용하여 상기 기판 패드(102)에 접촉된 와이어를 떼어낼 수 있다.
본 발명의 일 실시예에 따르면, 다수의 반도체 칩들(110, 120, 130, 140) 중 최상단의 반도체 칩(140)과 기판(100)을 연결하면서 다수의 마루 부분들(R) 및 다수의 골 부분들(T)을 갖는 와이어(170)를 형성하기 위해서는, 상기 와이어(170)의 각이 다수 회 변경될 수 있는 장비가 요구될 수 있다. 이러한 장비의 예로는, 미국의 Kulicke & Soffa Pte Ltd사의 ICONN 장비와, 일본의 Sinkawa사의 UTC-3000의 장비를 들 수 있다. ICONN 장비의 경우, PS advanced loop mode를 적용하여 상기 와이어(170)를 형성할 수 있다. UTC-3000 장비의 경우 ICP multi loop mode를 적용하여 상기 와이어(170)를 형성할 수 있다.
본 실시예에서 상기 장비를 예시적으로 열거하였으나, 본 발명이 상기 와이어(170)를 형성하는 장비를 이것으로 한정하는 것은 아니다.
도 8을 참조하면, 상기 캡필러리(200)을 사용하여 상기 제3 칩 패드(134)에 인접한 골 부분(T)의 와이어(170) 상에 제3 범프(156)를 형성할 수 있다. 상기 제3 범프(156)가 형성되는 동안 상기 제3 칩 패드(134)로부터 이격된 와이어(170)도 함께 상기 제3 칩 패드(134)에 접착될 수 있다. 도 6b와 같이 제3 칩 패드(134)와 전기적 접촉이 아닌 물리적 접촉만 하고 있는 와이어(170)도 상기 제3 범프(156)가 형성되는 동안 상기 제3 칩 패드(134)에 접착될 수 있다. 따라서, 상기 제3 범프(156)는 상기 제3 칩 패드(134)와 상기 와이어(170)에 의해 전기적으로 연결될 수 있다.
도 9를 참조하면, 상기 제2 칩 패드(124)에 인접한 골 부분(T)의 와이어(170) 상에 제2 범프(154)를 형성할 수 있다. 도 8에서 설명된 바와 유사하게 상기 제2 범프(154)는 상기 제2 칩 패드(124)와 상기 와이어(170)에 의해 전기적으로 연결될 수 있다.
다시 도 1을 참조하면, 상기 제1 칩 패드(114)에 인접한 골 부분(T)의 와이어(170) 상에 제1 범프(152)를 형성할 수 있다. 이에 대한 설명은 도 8에서 설명되어 생략하기로 한다.
도 2를 참조하면, 상기 기판 패드(102)에 접착된 와이어(170) 상에 기판 범프(160)를 형성할 수 있다. 이 경우, 상기 와이어(170)는 상기 기판 패드(102)에 접착된 상태이며, 그 접착된 와이어(170) 상에 기판 범프(160)를 형성할 수 있다.
도 8, 도 9 및 도 1에서 설명된 바와 같이, 상기 범프들(152, 154, 156, 158)과 상기 와이어(170)가 한 번에 칩 패드들(114, 124, 134, 144)에 접착됨으로써, 칩 패드들(114, 124, 134, 144)의 손상을 방지할 수 있다. 따라서, 상기 반도체 칩들(110, 120, 130, 140)의 두께가 작아짐에 따라 칩 패드들의 손상에 의해 문제들을 억제할 수 있다.
( 응용예 )
도 10a는 본 발명의 실시예에 따른 메모리 장치를 구비한 메모리 카드를 도시한 블록도이다.
도 10a를 참조하면, 상술한 본 발명의 실시예에 따른 반도체 패키지는 메모리 카드(300)에 응용될 수 있다. 일례로, 메모리 카드(300)는 호스트와 메모리(310) 간의 제반 데이터 교환을 제거하는 메모리 컨트롤러(320)를 포함할 수 있다. 에스램(322)은 중앙처리장치(324)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(326)는 메모리 카드(300)와 접속되는 호스트의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(328)는 메모리(310)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(330)는 메모리(310)와 인터페이싱한다. 중앙처리장치(324)는 메모리 컨트롤러(320)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
메모리 카드(300)에 응용된 반도체 메모리(310)가 본 발명의 실시예에 따른 반도체 패키지를 포함하는 경우, 와이어 및 범프들을 패드들에 접촉하는 횟수가 적어 반도체 칩들의 손상을 억제할 수 있다.
도 10b는 본 발명의 실시예에 따른 전자 장치를 응용한 정보 처리 시스템을 도시한 블록도이다.
도 10b를 참조하면, 정보 처리 시스템(400)은 본 발명의 실시예에 따른 반도체 메모리 소자를 포함할 수 있다. 정보 처리 시스템(400)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일례로, 정보 처리 시스템(400)은 메모리 시스템(410)과 각각 시스템 버스(460)에 전기적으로 연결된 모뎀(420), 중앙처리장치(430), 램(440), 유저인터페이스(450)를 포함할 수 있다. 메모리 시스템(410)에는 중앙처리장치(430)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 메모리 시스템(410)은 메모리(412)와 메모리 컨트롤러(414)를 포함할 수 있으며, 도 10a를 참조하여 설명한 메모리 카드(300)와 실질적으로 동일하게 구성될 수 있다. 정보 처리 시스템(400)은 메모리 카드, 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다. 일례로, 메모리 시스템(410)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(400)은 대용량의 데이터를 메모리 시스템(410)에 안정적으로 그리고 신뢰성 있게 저장할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 102: 기판 패드
110, 120, 130, 140: 반도체 칩
114, 124, 134, 144: 칩 패드
152, 154, 156, 158: 범프 160: 기판 범프
170: 와이어

Claims (10)

  1. 기판 패드를 포함하는 기판;
    상기 기판 상에 적층되고, 하부 및 상부 칩 패드들을 각각 포함하는 하부 및 상부 반도체 칩들;
    상기 하부 및 상부 칩 패드들 상에 각각 배치되는 하부 및 상부 범프들; 및
    상기 상부 범프에서부터 상기 하부 칩 패드 상을 거쳐 상기 기판 패드까지 하나로 연결되고, 상기 하부 칩 패드와 상기 하부 범프 사이에 배치되는 와이어를 포함하되,
    상기 와이어는 상기 하부 칩 패드에 직접 접촉하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 하부 및 상부 칩 패드들은 상기 하부 및 상부 반도체 칩들의 일 측에 각각 배치되며,
    상기 상부 반도체 칩은 상기 하부 칩 패드를 노출시키도록 타 측으로 이동하여 배치되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 와이어는,
    상기 하부 칩 패드에 접하는 골 부분; 및
    상기 하부 반도체 칩의 측면에 대응되는 부위에 배치되는 마루 부분을 포함하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 하부 칩 패드 상에 상기 와이어가 상기 하부 칩 패드의 평단면의 중심을 가로지르며 배치되고, 상기 와이어 상에 상기 하부 범프가 배치되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 와이어는 상기 하부 및 상부 칩 패드들과 상기 기판 패드를 전기적으로 잇는 하나의 와이어인 반도체 패키지.
  6. 제1항에 있어서,
    상기 하부 범프는 상기 하부 칩 패드와 직접 접촉되는 반도체 패키지.
  7. 제1항에 있어서,
    상기 와이어는 상기 상부 범프의 상단과 이어져 연결되는 반도체 패키지.
  8. 제7항에 있어서,
    상기 기판 패드 상에 배치되며, 상기 와이어와 전기적으로 연결된 기판 범프를 더 포함하는 반도체 패키지.
  9. 하부 및 상부 칩 패드들이 각각 형성된 하부 및 상부 반도체 칩들을 마련하는 단계;
    기판 패드가 형성된 기판 상에, 상기 기판 패드, 상기 하부 및 상부 칩 패드들을 노출시키도록 상기 하부 및 상부 반도체 칩들을 적층하는 단계;
    상기 상부 반도체 칩의 상기 상부 칩 패드에 상부 범프를 형성하는 단계;
    상기 상부 범프에서부터 상기 하부 칩 패드 상을 거쳐 상기 기판 패드까지 하나로 연결되는 와이어를 형성하는 단계; 및
    상기 하부 칩 패드 및 상기 와이어 상에 하부 범프를 형성하는 단계를 포함하되,
    상기 와이어는 상기 하부 칩 패드에 직접 접촉하는 반도체 패키지의 제조 방법.
  10. 제9항에 있어서,
    상기 와이어를 형성하는 단계는,
    상기 상부 범프로부터 와이어를 연장하여, 상기 상부 및 하부 반도체 칩들의 측면들에 대응되는 부위에 마루 부분들을 형성하는 단계; 및
    상기 하부 반도체 칩의 상기 하부 칩 패드에 대응되는 부위에 골 부분을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
KR1020120012926A 2012-02-08 2012-02-08 반도체 패키지 및 이를 제조하는 방법 KR101917331B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120012926A KR101917331B1 (ko) 2012-02-08 2012-02-08 반도체 패키지 및 이를 제조하는 방법
US13/614,125 US8952549B2 (en) 2012-02-08 2012-09-13 Semiconductor packages and methods of manufacturing the same
CN201310049396.4A CN103247589B (zh) 2012-02-08 2013-02-07 半导体封装件和制造半导体封装件的方法
US14/595,638 US9171821B2 (en) 2012-02-08 2015-01-13 Semiconductor packages and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012926A KR101917331B1 (ko) 2012-02-08 2012-02-08 반도체 패키지 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20130091549A KR20130091549A (ko) 2013-08-19
KR101917331B1 true KR101917331B1 (ko) 2018-11-13

Family

ID=48902206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012926A KR101917331B1 (ko) 2012-02-08 2012-02-08 반도체 패키지 및 이를 제조하는 방법

Country Status (3)

Country Link
US (2) US8952549B2 (ko)
KR (1) KR101917331B1 (ko)
CN (1) CN103247589B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
JP2015126102A (ja) * 2013-12-26 2015-07-06 株式会社東芝 半導体装置
US20150303169A1 (en) * 2014-04-17 2015-10-22 Tu-Anh N. Tran Systems and methods for multiple ball bond structures
KR102550571B1 (ko) 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10877231B2 (en) * 2017-02-24 2020-12-29 Reflex Photonics Inc. Wirebonding for side-packaged optical engine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047213A1 (en) * 2000-09-28 2002-04-25 Mitsuru Komiyama Multi-chip package type semiconductor device
US20030102358A1 (en) * 2001-12-05 2003-06-05 Bowen Neal M. Stacked chip connection using stand off stitch bonding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
KR20010019421A (ko) 1999-08-27 2001-03-15 윤종용 웨지 본딩법을 이용한 적층 칩 패키지의 제조 방법
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20030230796A1 (en) 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US7952209B2 (en) * 2006-09-28 2011-05-31 Stats Chippac Ltd. Integrated circuit package system with pad to pad bonding
JP4397408B2 (ja) * 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
US20090206460A1 (en) * 2007-10-30 2009-08-20 Elaine Bautista Reyes Intermediate Bond Pad for Stacked Semiconductor Chip Package
KR101554761B1 (ko) * 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
KR20090129257A (ko) 2008-06-12 2009-12-16 삼성전자주식회사 지연시간과 듀티비를 조절할 수 있는 지연소자 및 상기지연소자들을 구비하는 반도체 장치
KR20090129527A (ko) 2008-06-13 2009-12-17 주식회사 동부하이텍 반도체 소자 제조 방법
JP2010177456A (ja) 2009-01-29 2010-08-12 Toshiba Corp 半導体デバイス
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20110055985A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 스택 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047213A1 (en) * 2000-09-28 2002-04-25 Mitsuru Komiyama Multi-chip package type semiconductor device
US20030102358A1 (en) * 2001-12-05 2003-06-05 Bowen Neal M. Stacked chip connection using stand off stitch bonding

Also Published As

Publication number Publication date
US8952549B2 (en) 2015-02-10
KR20130091549A (ko) 2013-08-19
US9171821B2 (en) 2015-10-27
US20150125996A1 (en) 2015-05-07
CN103247589A (zh) 2013-08-14
US20130200514A1 (en) 2013-08-08
CN103247589B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
KR101692441B1 (ko) 반도체 패키지
KR101917331B1 (ko) 반도체 패키지 및 이를 제조하는 방법
JP5816689B2 (ja) ダイスタッキングのための方法および半導体デバイス
JP2009111392A (ja) スタック・パッケージ及びその製造方法
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
KR20170120257A (ko) 패키지 모듈 기판 및 반도체 모듈
KR102000678B1 (ko) 반도체 장치 및 이를 제조하는 방법
CN106783813B (zh) 包括芯片的柔性封装
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
KR20140006587A (ko) 반도체 패키지
US8823185B2 (en) Semiconductor packages
KR20140019573A (ko) 반도체 패키지 및 그 제조 방법
KR101739945B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR102283505B1 (ko) 반도체 패키지 및 반도체 모듈
US8653660B2 (en) Semiconductor device and package
US20120074595A1 (en) Semiconductor package
KR102123044B1 (ko) 반도체 패키지
KR20130042267A (ko) 반도체 패키지 및 이를 제조하는 방법
US8491982B2 (en) Apparatus for manufacturing bonding structure, bonding structure and method of fabricating the same
KR101930689B1 (ko) 반도체 장치
KR101964045B1 (ko) 반도체 메모리 모듈 및 그 제조 방법
KR20140105971A (ko) 반도체 패키지
KR101916088B1 (ko) 반도체 패키지
KR20150064461A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant