JP4397408B2 - 半導体装置及びワイヤボンディング方法 - Google Patents

半導体装置及びワイヤボンディング方法 Download PDF

Info

Publication number
JP4397408B2
JP4397408B2 JP2007246033A JP2007246033A JP4397408B2 JP 4397408 B2 JP4397408 B2 JP 4397408B2 JP 2007246033 A JP2007246033 A JP 2007246033A JP 2007246033 A JP2007246033 A JP 2007246033A JP 4397408 B2 JP4397408 B2 JP 4397408B2
Authority
JP
Japan
Prior art keywords
wire
capillary
bonding
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007246033A
Other languages
English (en)
Other versions
JP2009076783A (ja
Inventor
竜成 三井
逸人 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP2007246033A priority Critical patent/JP4397408B2/ja
Priority to TW97105104A priority patent/TW200915450A/zh
Priority to PCT/JP2008/055484 priority patent/WO2009037878A1/ja
Priority to CN2008801082514A priority patent/CN101802993B/zh
Priority to KR20107002288A priority patent/KR100967544B1/ko
Publication of JP2009076783A publication Critical patent/JP2009076783A/ja
Application granted granted Critical
Publication of JP4397408B2 publication Critical patent/JP4397408B2/ja
Priority to US12/727,812 priority patent/US7821140B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5438—Dispositions of bond wires the bond wires having multiple connections on the same bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の構造及びワイヤボンディング方法に関する。
近年、半導体装置の大容量化の要求から、複数の半導体ダイをリードフレーム上に積層して構成した積層型半導体装置が多く用いられるようになってきている。また、このような積層型半導体装置では、同時に薄型化、小形化の要請があることから、各層の半導体ダイのパッドとリードフレームとを別々に接続するのではなく、隣接する各半導体ダイのパッド間又は半導体ダイのパッドとリードフレームのリードとの間をワイヤによって順次接続するワイヤボンディング方法が用いられている。この方法では、ワイヤボンディングの際に半導体ダイにダメージを与えないように、まず、各半導体ダイのパッド上にバンプを形成し、その後、リードフレームのリードから半導体ダイのパッドの上に向けて逆ボンディングを行い、更に、ボンディングがされたバンプ上から隣接する半導体ダイのバンプの上に向けて次の逆ボンディングを行うようにしてワイヤをリードフレームから最上層の半導体ダイのパッドに向けて順次接続する方法が用いられている（例えば、特許文献１参照）。
また、積層型半導体装置の中間層にあるパッド面にのみボンディングの際の半導体ダイへのダメージを低減するバンプを形成し、最上層の半導体ダイのパッドにボールボンディングを行い、ワイヤを中間層のパッド上に形成したバンプ上にルーピングしてバンプ上にボンディングし、その後さらにワイヤを連続してルーピングし、隣接する中間層のパッド上またはリード上にステッチボンディングを行ってワイヤを接続する方法が提案されている（例えば、特許文献２参照）。
特許第３５７３１３３号明細書 特許第３８６９５６２号明細書
しかし、特許文献１に記載された従来技術は、各半導体ダイのパッドにバンプを形成した後にワイヤボンディングを行うことから、工程数が多く、ボンディングに時間、コストがかかるという問題があった。例えば、二層に積層された積層型半導体の各パッドとリードとの接続は、二層の各半導体ダイのパッドにそれぞれのバンプを形成する工程（２工程）と、リードと一層目の半導体ダイのパッド上のバンプとの間のボンディングと、一層目のバンプと二層目の半導体ダイのパッド上のバンプとの間のボンディングとの合計４工程が必要となる。また、特許文献２に記載された従来技術では中間層にある半導体ダイのパッドのみにバンプを形成した後にボンディングを行うことから、特許文献１の記載された従来技術よりも工程数は少なくなるものの、ボンディング工程とは別にバンプ形成工程を設けることが必要で工程数が多いという問題は解決されていない。
本発明は、半導体装置において、半導体ダイに与えるダメージを低減しつつ少ないボンディング回数でワイヤの接続を行うことを目的とする。
本発明の半導体装置は、３つ以上のボンド点のうちの各２つのボンド点の間を各ワイヤによって接続する半導体装置であって、キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを半導体ダイの上に形成される第１ボンド点にボンディングして形成されるボールネックを押し潰し、押し潰した前記ボールネック上に折り返したワイヤの側面を押し付けて形成される押し付け部と、前記押し付け部から第２ボンド点に向かって伸びる第１ワイヤと、前記第１ボンド点から前記第２ボンド点に向かう方向と異なる方向にある少なくとも１つの第３ボンド点から前記押し付け部に向かってルーピングされ、キャピラリによって前記押し付け部の各前記第３ボンド点側に接合される各第２ワイヤと、を有し、前記押し付け部は、その中央に前記各第２ワイヤを接合する際に前記キャピラリの押圧力で前記キャピラリの中心孔に入り込むように変形した凸部を有し、前記第２ワイヤは、前記凸部に沿って切断されていること、を特徴とする。
本発明の半導体装置は、リードフレーム上に半導体ダイを積層し、隣接する各半導体ダイの上に形成されるパッド間または半導体ダイの上に形成されるパッドとリードフレームのリードとの間を各ワイヤによって順次接続する半導体装置であって、キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを第１半導体ダイの第１のパッドにボンディングして形成されるボールネックを押し潰し、押し潰した前記ボールネック上に折り返したワイヤの側面を押し付けて形成される押し付け部と、
前記押し付け部からリード又はリードフレーム側に隣接する第２半導体ダイの第２のパッドの方向に向かって伸びる第１ワイヤと、前記第１半導体ダイの反リードフレーム側に隣接する第３半導体ダイの第３のパッドから前記押し付け部に向かってルーピングされ、キャピラリによって前記押し付け部の前記第３のパッド側に接合される第２ワイヤと、を有し、前記押し付け部は、前記各第２ワイヤを接合する際に前記キャピラリの押圧力で前記キャピラリの中心孔に入り込むように変形した凸部を有し、前記第２ワイヤは、前記凸部に沿って切断されていること、を特徴とする。
本発明のワイヤボンディング方法は、３つ以上のボンド点のうちの各２つのボンド点の間を各ワイヤによって接続するワイヤボンディング方法であって、キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを半導体ダイの上に形成される第１ボンド点にボンディングしてボールネックを形成するボールボンディング工程と、ボールボンディング工程によって形成された前記ボールネックを前記キャピラリ先端で押し潰す押し潰し工程と、前記キャピラリによって押し潰した前記ボールネック上にワイヤを折り返し、該ワイヤ側面を押し潰した前記ボールネックに押し付けて前記第１ボンド点に押し付け部を形成する押し付け工程と、前記キャピラリによってワイヤを繰り出した後、第２ボンド点に向かってルーピングして前記第２ボンド点に向かう第１ワイヤを形成する第１ワイヤ形成工程と、前記第１ボンド点から前記第２ボンド点に向かう方向と異なる方向にある少なくとも１つの第３ボンド点から前記押し付け部にルーピングし前記押し付け部の前記各第３ボンド点側に前記各第２ワイヤを接合する第２ワイヤ接合工程と、を有することを特徴とする。
本発明のワイヤボンディング方法は、リードフレーム上に半導体ダイを積層し、隣接する各半導体ダイのパッド間または半導体ダイのパッドとリードフレームのリードとの間を各ワイヤによって順次接続するワイヤボンディング方法であって、キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを第１半導体ダイの第１のパッド上にボンディングしてボールネックを形成するボールボンディング工程と、
ボールボンディング工程によって形成された前記ボールネックを前記キャピラリ先端で押し潰す押し潰し工程と、前記キャピラリによって押し潰した前記ボールネック上にワイヤを折り返し、その側面を押し潰した前記ボールネックに押し付けて前記第１のパッドに押し付け部を形成する押し付け工程と、前記キャピラリによってワイヤを繰り出した後、リード又はリードフレーム側に隣接する第２半導体ダイの第２のパッドの方向に向かってルーピングすることによってリード又は前記第２のパッドの方向に向かう第１ワイヤを形成する第１ワイヤ形成工程と、前記第１半導体ダイの反リードフレーム側に隣接する第３半導体ダイの第３のパッドから前記押し付け部に向かってルーピングし、前記押し付け部の前記第３のパッド側に前記第２ワイヤを接合する第２ワイヤ接続工程と、を有することを特徴とする。
本発明のワイヤボンディング方法において、第２ワイヤ接続工程は、キャピラリを降下させ、前記キャピラリのフェイス部によって前記第２ワイヤを前記押し付け部に接合すると共に、前記キャピラリの押圧力で前記キャピラリ中心孔の内径より外径の大きい前記押し付け部を前記キャピラリ中心孔に入り込む凸部に変形させ、前記キャピラリ中心孔に入りこんだ凸部と前記キャピラリのインナチャンファ部との間に前記第２ワイヤを挟み込んで圧縮することとしても好適である。
本発明は、半導体装置において、半導体ダイに与えるダメージを低減しつつ少ないボンディング回数でワイヤの接続を行うことができるという効果を奏する。
以下、本発明の好適な実施形態について図面を参照しながら説明する。図１は本発明を積層型の半導体装置１０に適用した場合の実施形態を示している。図１に示すように、半導体装置１０は、リードフレーム１３の上に第１半導体ダイである第一層半導体ダイ１１と第一層半導体ダイ１１よりも大きさが小さい第３半導体ダイである第二層半導体ダイ１２を積層して接合した二層積層構造となっている。第一層半導体ダイ１１は表面に第１ボンド点である第一層パッド１４を備え、第二層半導体ダイ１２は表面に第３ボンド点である第二層パッド１５を備え、リードフレーム１３は表面に第２ボンド点であるリード１６を備えている。
各半導体ダイ１１，１２の表面に設けられた各パッド１４，１５の間には第二層半導体ダイ１２の厚み分だけの段差があり、第一層半導体ダイ１１とリード１６との間には第一層半導体ダイ１１の厚み分だけの段差がある。また、第二層半導体ダイ１２は第一層半導体ダイ１１よりも小さいので、各パッド１４，１５とリード１６は各パッド１４，１５またはリード１６に沿った面において、第二層パッド１５からリード１６に向かって第二層パッド１５，第一層パッド１４、リード１６の順に配置され、また、各パッド１４，１５とリード１６は各半導体ダイ１１，１２の厚さ方向にも第二層パッド１５からリード１６に向かって、第二層パッド１５，第一層パッド１４、リード１６の順に配置されている。つまり、各パッド１４，１５とリード１６は第二層パッド１５からリード１６に向かって階段状に配置されている。そして、第３ボンド点である第二層パッド１５は第１ボンド点である第一層パッド１４から第２ボンド点であるリード１６に向かう方向と異なる方向に配置されている。
第一層パッド１４の上には、第一層押し付け部１００が設けられている。第一層押し付け部１００は、ボールボンディングによって形成された圧着ボール１７と、ボールボンディングの際に形成されたボールネックを押し潰して形成された押し潰し部２１と、その上にワイヤを折り返して形成された後第２ワイヤのボンディングによって変形した変形折り返し部１９とを含んでいる。第一層押し付け部１００からはリード１６の方向に向かって第１ワイヤ２５が伸びている。第１ワイヤ２５は第一層押し付け部１００からパッド１４の表面に沿った面において第１キンク３７まで水平に伸び、第１キンク３７で第一層半導体ダイ１１の厚さ方向に折曲し、接合面３６でリード１６に接合されている。
第二層パッド１５の上には、第二層押し付け部２００が設けられている。第二層押し付け部２００は、ボールボンディングによって形成された圧着ボール１８と、ボールボンディングの際に形成されたボールネックを押し潰して形成された押し潰し部２２と、その上にワイヤを折り返して形成された折り返し部２０とを含んでいる。第二層押し付け部２００からは第一層パッド１４の方向に向かって第２ワイヤ２６が伸びている。第２ワイヤ２６は第二層押し付け部２００からパッド１５の表面に沿った面において第２キンク３９まで水平に伸び、第２キンク３９で第二層半導体ダイ１２の厚さ方向に折曲し、第一層押し付け部１００の第二層パッド１５の側の変形折り返し部１９の上にある接合面２９で第一層押し付け部１００に接合されている。
このように、第一層パッド１４とリード１６との間及び第一層パッド１４と第二層パッド１５との間はそれぞれ第１ワイヤ２５と第２ワイヤ２６によって順次接続されている。また、第一層押し付け部１００、第二層押し付け部２００、第１ワイヤ、第２ワイヤは全て金ワイヤによって形成されている。
図２、図３に示すように、第一層押し付け部１００は、中央に第２ワイヤ２６をボンディングする際にキャピラリの押圧力によって形成された凸部２３を有している。凸部２３は、第１ワイヤ２５の側と第２ワイヤ２６の側にそれぞれ上側に向かって直径が小さくなる円錐台形状に形成されたテーパー面２４ａ，２４ｂと、テーパー面２４ａ，２４ｂに続いて上方に延びた円筒面２４ｃ，２４ｄとを有している。また、凸部２３に続く第１ワイヤ２５と第２ワイヤ２６の上面は、キャピラリ先端のフェイス部によって押し付けられて形成された平面部２７，２８を有している。
図２に示すように、第一層パッド１４の上に形成された圧着ボール１７は円板形状である。図３に示すように、圧着ボール１７の第１ワイヤ２５側の上には押し潰し部２１が形成され、第１ワイヤ２５と反対側の上には変形折り返し部１９が形成されている。また、凸部２３の第１ワイヤ２５に沿った方向の側面５０は、第１ワイヤ２５の側面と同様の略円筒状となっている。凸部２３と押し潰し部２１との間にはワイヤを折り返して第一層押し付け部１００が形成された際にできた微小な隙間５５がある。
図３に示すように、凸部２３根元部分にはテーパー面２４ａに沿って第２ワイヤ２６の切断面３１が形成されている。
次に、図４から図１７を参照しながら、半導体装置１０の第一層パッド１４とリード１６との間及び第一層パッド１４と第二層パッド１５との間のボンディング方法について説明する。
図４に示すように、キャピラリ４１の下端から突出させた第１ワイヤ２５の先端に放電、あるいはトーチ等によってイニシャルボール３３を形成する。そして、キャピラリ４１を降下させてイニシャルボール３３を第一層パッド１４に圧着させて、図５（ａ）に示すような円板状の圧着ボール１７とボールネック５１とを形成するボールボンディング工程を行う。
図５（ａ）から（ｃ）に示すように、ボールボンディング工程によって圧着ボール１７とボールネック５１を形成した後、ボールネック５１をキャピラリ４１によって押し潰す押し潰し工程を開始する。押し潰し工程では、図５（ａ）に示すように、ボールネック５１に続くワイヤ５２を繰り出すと共にキャピラリ４１を上昇させた後、図５（ｂ）に示すようにキャピラリ４１のリード１６側のフェイス部４４がボールネック５１の上部に来るまでリード１６と反対方向にキャピラリ４１を移動させる。この際ワイヤ５２はボールネック５１からリード１６と反対の方向に傾斜した状態となっている。そして、図５（ｃ）に示すように、キャピラリ４１を降下させてキャピラリ４１のフェイス部４４でボールネック５１を押し潰し、圧着ボール１７の上に押し潰し部２１を形成する。押し潰し部２１の上面は、キャピラリ４１のフェイス部４４によって押し潰されているのでフェイス部４４の形状に沿った平面状となっている。また、ワイヤ５２は押し潰し部２１のリード１６と反対側に折れ曲がると共に、キャピラリ４１のストレート孔４２のリード１６と反対側の内面に沿って第一層パッド１４の垂直方向に向かって伸びた状態となっている。このように、キャピラリ４１によってボールネック５１を押し潰すと押し潰し工程は終了する。
そして、図５（ｄ）から（ｆ）に示すように押し付け工程を開始する。押し付け工程では、図５（ｄ）に示すように、再度ワイヤ５２を繰り出すと共にキャピラリ４１を上昇させる。すると、ワイヤ５２はキャピラリ４１のストレート孔４２に沿って直線上に繰り出される。そして、図５（ｅ）に示すように、キャピラリ４１をリード１６の方向に移動させる。するとキャピラリ４１のインナチャンファ部４３によってワイヤ５２はリード１６の方向に向かって押され、押し潰し部２１に続く曲がり部５３で折り曲げられる。そして、キャピラリ４１のリード１６と反対側にあるフェイス部４４が圧着ボール１７の上に来る位置まで、キャピラリ４１をリード１６の方向に移動させる。そして、図５（ｆ）に示すように、キャピラリ４１を降下させ、ボールネック５１を押し潰して形成された押し潰し部２１の上にワイヤ５２の側面を押し付ける。このワイヤ５２の押し付けによって、ワイヤ５２の曲がり部５３は押し潰し部２１の方向に向かって折り返され、折り返し部３４が形成され、押し付け工程は終了する。第一層押し付け部１００の上面はキャピラリ４１のフェイス部４４によって平面が形成される。押し付け部形成工程が終了した状態では、キャピラリ４１は第一層パッド１４のボンディング中心線９１よりもリード１６の側に寄った位置となっている。
押し付け工程が終了すると、第１ワイヤ形成工程を開始する。図６に示すように、キャピラリの下端から第１ワイヤ２５を繰り出しながら、キャピラリ４１を上昇させた後、キャピラリ４１をリード１６と反対方向に移動させるリバース動作を行う。このリバース動作によって、キャピラリ４１の位置は第一層パッド１４上のボンディング中心線９１よりもリード１６と反対の方向に寄った位置となっている。リバース動作の終了した状態では、第１ワイヤ２５は第一層パッド１４からリード１６と反対の方向に傾斜している。一方、キャピラリ４１によって第１ワイヤ２５は第一層パッド１４の面に略垂直な方向に保持されていることから、リバース動作が終了した状態のキャピラリ４１の先端付近の第１ワイヤ２５には、リード１６と反対の方向に凸となるような曲がり癖がついている。
リバース動作に続いてキンク形成動作が行われる。図７に示すように、第１ワイヤ２５を繰り出しながらキャピラリ４１を上昇させると、第１ワイヤ２５には先のリバース動作でリード１６と反対の方向に凸の癖がついているので、キャピラリ４１の上昇によって曲がり部３５が形成される。キャピラリ４１の上昇により繰り出される第１ワイヤ２５の長さは先のリバース動作の際のワイヤ繰り出し長さよりも長くなっている。
そして、図８に示すように、キャピラリ４１を第一層パッド１４上のボンディング中心線９１を越えてリード１６に向けてルーピングしていく。このルーピングによって第１ワイヤ２５は第一層パッド１４からリード１６に向かう方向に伸び、第１ワイヤ成形工程は終了する。
そして、図９に示すように、キャピラリ４１をリード１６の上まで移動させた後、キャピラリ４１をリード１６に向かって降下させ、第１ワイヤ２５をリード１６にステッチボンディングする。このステッチボンディングによって第１ワイヤ２５は接合面３６でリード１６に接合され、第１ワイヤ２５の第一層パッド１４とリード１６との間には、第一層パッド１４の面からリード１６に向かって下向きに屈曲した第１キンク３７が形成される。また、第一層パッド１４と第１キンク３７との間の第１ワイヤ２５は第一層パッド１４に沿った面に形成される。
第一層パッド１４とリード１６との間のボンディングが終了すると、第二層パッド１５と第一層パッド１４との間のボンディングである第２ワイヤ接合工程を開始する。図１０に示すように、キャピラリ４１の下端に延出させた第２ワイヤ２６の先端に放電またはトーチ等によってイニシャルボール３３を形成する。そして、キャピラリ４１を降下させてイニシャルボール３３を第二層パッド１５に圧着させて第一層パッド１４へのボンディングと同様に、図５（ａ）に示すような円板状の圧着ボール１７とボールネック５１とを形成するボールボンディングを行う。
ボールボンディング後、先に図５（ａ）から図５（ｆ）を参照して説明した第一層パッド１４へのボンディングと同様に、キャピラリ４１を動作させて押し潰し部と押し付け部の形成を行い、図１１に示すように、第二層パッド１５の上の圧着ボール１８の上に折り返し部２０を含む第二層押し付け部２００を形成する。
第二層押し付け部２００が形成されると第一層パッド１４からリード１６への第１ワイヤ２５のボンディングと同様、図１１に示すように、キャピラリ４１の下端から第２ワイヤ２６を繰り出しながら、キャピラリ４１を上昇させた後、キャピラリ４１を第一層パッド１４と反対方向に移動させるリバース動作を行い、キャピラリ４１の先端付近の第２ワイヤ２６に第一層パッド１４と反対の方向に凸となるような曲がり癖をつける。
そして、図１２に示すように、先に説明した第１ワイヤ２５のボンディングと同様、第２ワイヤ２６を繰り出しながらキャピラリ４１を上昇させて第２ワイヤ２６に曲がり部３８を形成し、図１３に示すように、第二層パッド１５上のボンディング中心線９２を越えて第一層パッド１４に向けてキャピラリ４１をルーピングしていく。このルーピングによって第２ワイヤ２６は第二層パッド１５から第一層パッド１４に向かう方向に伸びる。
そして、図１４に示すように、キャピラリ４１の中心が第一層パッド１４のボンディング中心線９１に来るようにキャピラリ４１を第一層パッド１４の上まで移動させた後、キャピラリ４１を第一層パッド１４に向かって降下させ、第２ワイヤ２６を第一層パッド１４に形成された第一層押し付け部１００の第二層パッド１５の側にある折り返し部３４の上にボンディングする。
第２ワイヤ２６の第一層押し付け部１００へのボンディングについて、図１５、図１６を参照しながら詳細に説明する。図１５はキャピラリ４１の中心が第一層パッド１４のボンディング中心線９１の位置となるようにキャピラリ４１が移動し、キャピラリ４１がボンディングのために降下する前の状態を示している。図１５に示すように、第２ワイヤ２６は第二層パッド１５の方向からキャピラリ４１の下面のフェイス部４４、インナチャンファ部４３に沿ってストレート孔４２の中に延び、ストレート孔４２の第一層パッド１４の側の内面に沿って上方向に続いている。第一層パッド１４の上には圧着ボール１７の上に押し潰し部２１と折り返し部３４とを含む第一層押し付け部１００が形成され、第一層押し付け部１００からは第一層パッド１４に沿った面において第１ワイヤ２５がリード１６の方向に伸びている。
図１６に示すように、図１５に示した状態からキャピラリ４１を降下させると、最初にキャピラリ４１の第二層パッド１５の側のフェイス部４４が第二層パッド１５から伸びている第２ワイヤ２６を第一層押し付け部１００の折り返し部３４の上面との間に挟み込む。そして、更にキャピラリ４１を降下させて第２ワイヤ２６に押圧力を加えていくと、第２ワイヤ２６はフェイス部４４と折り返し部３４との間に圧着されていく。またこの際のキャピラリ４１の押圧力によって折り返し部３４の上面は変形し、折り返し部３４は変形折り返し部１９となる。そして、更にキャピラリ４１の押圧力がかかると第２ワイヤ２６は変形折り返し部１９の上面に接合され、接合面２９が形成される。接合面２９は変形折り返し部１９の先端から第一層押し付け部１００の中央に向かって斜めに延びた斜面となっている。また、第２ワイヤ２６の上面のフェイス部４４が当たる部分はキャピラリ４１の押圧力によってフェイス部４４の形状に沿った平面形状に変形され、平面部２８が形成される。平面部２８の第二層パッド１５の側はキャピラリ４１のアウタラディウス部４５によって湾曲した形状に形成されて第２ワイヤ２６の側面につながっている。
また、キャピラリ４１が第一層押し付け部１００の上面に第２ワイヤ２６を押し付けると、キャピラリ４１のインナチャンファ部４３と第一層押し付け部１００との間に第２ワイヤ２６が挟みこまれる。第一層押し付け部１００はワイヤを折り返して形成されていることから、加工硬化により第２ワイヤ２６よりも硬くなっている。つまり、第２ワイヤ２６は第一層押し付け部１００よりも柔らかい。また、インナチャンファ部４３はキャピラリ４１の下端から上方のストレート孔４２に向かって直径が小さくなるように形成されたテーパー面で、その面はフェイス部４４よりも小さな面積となっている。このため、キャピラリ４１の押圧力によってインナチャンファ部４３と第一層押し付け部１００との間に挟まれた第２ワイヤ２６にはフェイス部４４と第一層押し付け部１００との間に挟まれた第２ワイヤ２６よりも大きな圧縮力がかかり、第一層押し付け部１００よりも柔らかい第２ワイヤ２６はインナチャンファ部４３と第一層押し付け部１００との間で圧縮され、その断面積が小さくなるように形成される。
更に、第一層押し付け部１００は金ワイヤによって形成されているので、セラミック等によって構成されているキャピラリ４１よりも柔らかい。このためキャピラリ４１が第一層パッド１４のボンディング中心線９１に沿って降下してくると、第一層押し付け部１００の上面にインナチャンファ部４３が食い込み、第一層押し付け部１００の上面はインナチャンファ部４３の中に入り込むように変形して凸部２３となり、凸部２３の側面にはインナチャンファ部４３の形状に沿ったテーパー面２４ａ，２４ｂが成形される。第２ワイヤ２６はインナチャンファ部４３の中に入り込んだ凸部２３の第二層パッド１５側のテーパー面２４ａとインナチャンファ部４３によって逃げられないように挟みこまれて圧縮されるので効果的にその断面積が小さくなるように圧縮される。特に、インナチャンファ部４３とフェイス部４４との間の角部が当たる凸部２３の根元部分には圧縮力が集中するために凸部２３の根元部分に挟み込まれた第２ワイヤ２６は一番断面積が小さくなるように圧縮される。
そして、インナチャンファ部４３の面から加わる斜め方向の力によって第一層押し付け部１００の中央にはボンディング中心線９１の方向に向う力が生じる。この力によって凸部２３は更にキャピラリ４１のストレート孔４２に向かって押し上げられるように変形し、凸部２３の側面にはストレート孔４２の形状に沿った円筒面２４ｃ，２４ｄが形成される。
第二層パッド１５側の円筒面２４ｃはキャピラリ４１のストレート孔４２と略平行な方向に形成されるため、キャピラリ４１による押圧力がかからない。このため、第２ワイヤ２６は第二層パッド１５側の円筒面２４ｃとの間である程度圧縮されるものの、円筒面２４ｃとの間では接合されない状態となっている。
キャピラリ４１の降下による第２ワイヤの接合と同時にキャピラリ４１のリード１６の側のフェイス部４４は第１ワイヤ２５の上面を押し付けて、第１ワイヤ２５の上面にフェイス部４４の形状に沿った平面状に平面部２７が形成される。
このように、第２ワイヤ２６の第一層押し付け部１００へのボンディングが終了した状態では、第２ワイヤ２６は接合面２９で第一層押し付け部１００の第二層パッド１５の側に接合され、第一層押し付け部１００の中央には凸部２３が形成され、キャピラリ４１のインナチャンファ部４３と凸部２３の第二層パッド１５側のテーパー面２４ａとの間に挟まれた第２ワイヤ２６は圧縮され、第１ワイヤ２５と第２ワイヤ２６の上面には平面部２７，２８が形成されている。そして、圧縮された第２ワイヤ２６はストレート孔４２に沿って上方向に延びている。
図１７に示すように、第２ワイヤ接続工程が終了すると、キャピラリ４１を上昇させ、キャピラリ４１の下端に第２ワイヤ２６を延出させてテールワイヤ４０を形成した後、更にキャピラリ４１と共に第２ワイヤ２６を上昇させる。すると第２ワイヤ２６は一番断面積が小さくなっているインナチャンファ部４３とフェイス部４４との角部と凸部２３の根元によって挟まれた圧縮部分において切断され、キャピラリ下端にはテールワイヤ４０が延出した状態となる。このため、図２、３に示すように、凸部２３根元部分にはテーパー面２４ａに沿って第２ワイヤ２６の切断面３１が形成される。
以上述べた本実施形態の半導体装置１０は、第一層パッド１４の上に金ワイヤによって形成された第一層押し付け部１００の上に第２ワイヤをボンディングするので、第一層押し付け部１００の変形によってボンディングの衝撃が緩和され、ボンディングによって第一層半導体ダイ１１の受けるダメージを低減することができるという効果を奏する。また、本実施形態は、第一層パッド１４とリード１６とを第１のワイヤ２５によって接続する工程と、第二層パッド１５と第一層パッド１４とを第２ワイヤ２６によって接続する工程の２工程という少ないボンディング工程数によって積層型の半導体装置１０の各パッド１４，１５とリード１６とを順次接続することができ、ボンディング工程数の低減を図り、ボンディング時間の短縮を図ることができるという効果を奏する。更に、第２ワイヤ２６はインナチャンファ部４３の中に入り込んだ凸部２３の第二層パッド１５側のテーパー面２４ａとインナチャンファ部４３によって逃げられないように挟みこまれて圧縮されるので効果的に圧縮され、その断面積が第２ワイヤ２６の断面積よりも非常に小さくなるように圧縮される。このため、ワイヤ切断時に少ない引っ張り力で第２ワイヤ２６の切断を行うことができ、テールワイヤの変形を低減し、ボンディング不良を低減することができるという効果を奏する。更に、本実施形態の半導体装置１０では、第二層パッド１５の上にも第二層押し付け部２００を形成することによって、半導体装置１０全体の高さを低くすることができ、半導体装置１０を薄型とすることができるという効果を奏する。
以上説明した本実施形態の半導体装置１０では、第二層半導体ダイ１２の第二層パッド１５の上にも第二層押し付け部２００を形成することとして説明したが、第二層パッド１５の上にボールボンディングを行って、そのまま第２ワイヤ２６を第一層押し付け部１００の上にルーピングして第一層押し付け部１００の第二層パッド１５の側にボンディングするようにしてもよい。この場合には、第二層押し付け部２００を構成しない分だけ全体のボンディング時間を短縮することができるという効果を奏する。
また、本実施形態では、半導体装置１０は、リードフレーム１３の上に第１半導体ダイである第一層半導体ダイ１１と第一層半導体ダイ１１よりも大きさが小さい第３半導体ダイである第二層半導体ダイ１２を積層して接合した二層積層構造で、第一層半導体ダイ１１は表面に第１ボンド点である第一層パッド１４を備え、第二層半導体ダイ１２は表面に第３ボンド点である第二層パッド１５を備え、リードフレーム１３は表面には第２ボンド点であるリード１６を備え、各パッド１４，１５とリード１６は階段状に配置されているものとして説明したが、ボンド点が３つ以上で、第３ボンド点が第１ボンド点から第２ボンド点に向かう方向と異なる方向にあれば、リードフレームに三層以上に半導体ダイが積層された半導体装置にも適用することができる。
図１８、図１９を参照しながら、三層積層の半導体装置にボンディングを行う場合について説明する。図４から図１７を参照して説明した実施形態と同様の工程については説明を省略する。図１８に示すように、三層積層の半導体装置４００はリードフレーム４１０の側から第一層半導体ダイ４１１、第二層半導体ダイ４１２、第三層半導体ダイ４１３の三層が積層されている。ボンディング工程では、最初に第一層半導体ダイ４１１の第一層パッド４１４に第一層押し付け部４０１を形成して第一層パッド４１４とリードフレーム４１０のリード４１６との間をワイヤ４２５でボンディングし、次に第二層半導体ダイ４１２の第二層パッド４１５に第二層押し付け部４０２を形成し、ワイヤ４２６を第一層押し付け部４０１の上にルーピングして第一層押し付け部４０１の第二層半導体ダイ４１２の側にボンディングする。このボンディングにおいては、第一層半導体ダイ４１１は第１半導体ダイであり、第一層パッド４１４が第１ボンド点で、第二層半導体ダイが第３半導体ダイであり、リード４１６が第２ボンド点であり、第三層半導体ダイ４１２の第二層パッド４１５が第３ボンド点となる。また、ワイヤ４２５は第一層押し付け部４０１に対する第１ワイヤであり、ワイヤ４２６は第一層押し付け部に対する第２ワイヤとなる。
図１９に示すように、リードフレーム４１０と第一層半導体ダイ４１１と第二層半導体ダイ４１２との間のボンディングが終了すると、第二層半導体ダイ４１２と第三層半導体ダイ４１３とのボンディングを行う。第二層パッド４１５の上には既に第二層押し付け部４０２が形成され、ワイヤ４２６によって第二層押し付け部４０２と第一層押し付け部４０１との間が接続されている。この状態では、第二層半導体ダイ４１２は第１半導体ダイであり、第二層半導体ダイ４１２の第二層パッド４１５は第１ボンド点、ワイヤ４２６は、第二層押し付け部４０２に対する第１ワイヤで、第一層半導体ダイ４１１は第二層半導体ダイ４１２のリードフレーム４１０側に隣接する第２半導体ダイとなり、第一層半導体ダイ４１１の第一層パッド４１４は第２ボンド点、となっている。
そして、第三層半導体ダイ４１３の第三層パッド４１７の上に第三層押し付け部４０３を形成し、ワイヤ４２７を第三層押し付け部４０３から第二層押し付け部４０２の上にルーピングして第二層押し付け部４０２の第三層半導体ダイ４１３の側にボンディングする。このボンディングにおいて、第三層半導体ダイ４１３は第３半導体ダイであり、第三層半導体ダイ４１３の第三層パッド４１７が第３ボンド点であり、ワイヤ４２７は第二層押し付け部４０２に対する第２ワイヤとなる。
図１８、図１９では階段状に三層に積層された半導体装置４００におけるボンディングについて説明したが、本発明は、３つ以上のボンド点があれば各ボンド点が階段状の配置ではなく、例えば平面的に配置されている場合にも同様に適用することができる。また、ボンド点の数が多くなるほど、例えば特許文献１に記載された従来技術に比較してボンディングの工程数、時間を大幅に低減することができるという効果を奏する。
次に、本発明の他の実施形態について図２０、２１を参照しながら説明する。図２０に示すように、本実施形態の半導体装置５００はリードフレーム３１３の上に半導体ダイ３１１を取付け、半導体ダイ３１１の表面に設けられたパッド３１４，３１５ａ，３１５ｂ，３１５ｃとリードフレーム３１３の上に設けられたリード３１６を第１ワイヤ３２５、第２ワイヤ３２６ａ，３２６ｂ，３２６ｃで接続したもので、各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃがパッド３１４の上に形成された押し付け部３００にボンディングされているものである。
本実施形態では、先に説明した実施形態と同様に、次のような方法でボンディングを行う。まず、第１ボンド点である半導体ダイ３１１のパッド３１４の上に図４、図５を参照して説明したのと同様の方法で、図２１に示す圧着ボール３１７と折り返し部３１９と押し潰し部３２１とを含む押し付け部３００を形成し、図６から図９で説明したのと同様の方法で第１のワイヤ３２５を第２ボンド点であるリード３１６にルーピングして押し付け部３００からリード３１６に向かって第１ワイヤを伸ばし、第１ワイヤをリード３１６にボンディングする。次に、第１ボンド点であるパッド３１４から第２ボンド点であるリード３１６に向かう方向と異なる方向に配置された第３ボンド点である３つのパッド３１５ａ，３１５ｂ，３１５ｃのパッド３１５ａの上にボールボンディングを行って圧着ボール３１８ａを形成した後、第２ワイヤ３２６ａを押し付け部３００に向かってルーピングし、押し付け部３００のパッド３１５ａの側にボンディングする。同様に、パッド３１５ｂ，３１５ｃの上に圧着ボール３１８ｂ，３１８ｃを形成し、第２ワイヤ３２６ｂ，３２６ｃをそれぞれ押し付け部３００に向かってルーピングし、それぞれ押し付け部３００のパッド３１５ｂの側及びパッド３１５ｃの側にボンディングする。この場合、各第２ワイヤ３２６ｂ，３２６ｃの接合部は先にボンディングされた第２ワイヤ３２６ａの上に重なっていてもよい。このように、押し付け部３００には３つの第３ボンド点であるパッド３１５ａ，３１５ｂ，３１５ｃからルーピングされた各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃがボンディングされている。各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃと押し付け部３００のボンディングは図１５、図１６で説明した方法と同様である。
押し付け部３００の中央にはボンディングによって周囲にテーパー面３２４を持つ凸部３２３が形成され、テーパー面３２４と各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃの上に形成された平面部３２８ａ，３２８ｂ，３２８ｃとの間には各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃの各切断面３３１ａ，３３１ｂ，３３１ｃが形成されている。
本実施形態では、先に説明した実施形態と同様の効果のほか、各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃを１つの押し付け部３００の周方向に異なる角度からボンディングするので、各第２ワイヤ３２６ａ，３２６ｂ，３２６ｃの接合部が重なっていてもボンディング後の押し付け部３００の高さがあまり変わらず、半導体装置５００の全体高さを低く抑えて複数のパッドから１つのパッドへの連結接続ができるという効果を奏する。
本発明の実施形態における半導体装置を示す側面図である。 本発明の実施形態における半導体装置の押し付け部と押し付け部から伸びる第１ワイヤと押し付け部にボンディングされた第２ワイヤとを示す斜視図である。 本発明の実施形態における半導体装置の押し付け部と押し付け部から伸びる第１ワイヤと押し付け部にボンディングされた第２ワイヤとを示す斜視図である。 本発明の実施形態における半導体装置のボールボンディングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうち押し潰し工程と押し付け工程とを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤの繰り出しを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤの繰り出しを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤのリードへのルーピングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちリードへのボンディングを示す説明図である。 本発明の実施形態における半導体装置のボールボンディングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤの繰り出しを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤの繰り出しを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうち押し付け部へのワイヤのルーピングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうち押し付け部へのボンディングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうち押し付け部へのボンディングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうち押し付け部へのボンディングを示す説明図である。 本発明の実施形態における半導体装置のボンディング工程のうちワイヤ切断動作を示す説明図である。 本発明の実施形態における３層積層半導体装置のボンディング工程のうち第一層と第二層とのボンディングを示す説明図である。 本発明の実施形態における３層積層半導体装置のボンディング工程のうち第二層と第三層とのボンディングを示す説明図である。 本発明の他の実施形態における半導体装置を示す斜視図である。 本発明の他の実施形態における半導体装置押し付け部と押し付け部から伸びる第１ワイヤと押し付け部にボンディングされた複数の第２ワイヤとを示す斜視図である。
符号の説明
１０，５００ 半導体装置、１１，４１１ 第一層半導体ダイ、１２，４１２ 第二層半導体ダイ、１３，３１３，４１０ リードフレーム、１４，４１４ 第一層パッド、１５，４１５ 第二層パッド、１６，３１６，４１６ リード、１７，１８，３１７，３１８ａ，３１８ｂ，３１８ｃ 圧着ボール、１９ 変形折り返し部、２０，３４，３１９ 折り返し部、２１，２２，３２１ 押し潰し部、２３，３２３ 凸部、２４ａ，２４ｂ，３２４ テーパー面、２４ｃ，２４ｄ 円筒面、２５，３２５ 第１ワイヤ、２６，３２６ａ，３２６ｂ，３２６ｃ 第２ワイヤ、２７，２８，３２７，３２８ａ，３２８ｂ，３２８ｃ 平面部、２９，３６ 接合面、３１，３３１ａ，３３１ｂ，３３１ｃ 切断面、３３ イニシャルボール、３７ 第１キンク、３８，５３ 曲がり部、３９ 第２キンク、４０ テールワイヤ、４１ キャピラリ、４２ ストレート孔、４３ インナチャンファ部、４４ フェイス部、４５ アウタラディウス部、５０ 側面、５１ ボールネック、５２ ワイヤ、５５ 隙間、９１，９２ ボンディング中心線、１００，４０１ 第一層押し付け部、２００，４０２ 第二層押し付け部、３００ 押し付け部、３１１ 半導体ダイ、３１４，３１５ａ，３１５ｂ，３１５ｃ パッド，４０３ 第三層押し付け部、４１３ 第三層半導体ダイ、４１７ 第三層パッド、４２５，４２６，４２７ ワイヤ。

Claims (5)

  1. ３つ以上のボンド点のうちの各２つのボンド点の間を各ワイヤによって接続する半導体装置であって、
    キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを半導体ダイの上に形成される第１ボンド点にボンディングして形成されるボールネックを押し潰し、押し潰した前記ボールネック上に折り返したワイヤの側面を押し付けて形成される押し付け部と、
    前記押し付け部から第２ボンド点に向かって伸びる第１ワイヤと、
    前記第１ボンド点から前記第２ボンド点に向かう方向と異なる方向にある少なくとも１つの第３ボンド点から前記押し付け部に向かってルーピングされ、キャピラリによって前記押し付け部の各前記第３ボンド点側に接合される各第２ワイヤと、を有し、
    前記押し付け部は、その中央に前記各第２ワイヤを接合する際に前記キャピラリの押圧力で前記キャピラリの中心孔に入り込むように変形した凸部を有し、
    前記第２ワイヤは、前記凸部に沿って切断されていること、
    を特徴とする半導体装置。
  2. リードフレーム上に半導体ダイを積層し、隣接する各半導体ダイの上に形成されるパッド間または半導体ダイの上に形成されるパッドとリードフレームのリードとの間を各ワイヤによって順次接続する半導体装置であって、
    キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを第１半導体ダイの第１のパッドにボンディングして形成されるボールネックを押し潰し、押し潰した前記ボールネック上に折り返したワイヤの側面を押し付けて形成される押し付け部と、
    前記押し付け部からリード又はリードフレーム側に隣接する第２半導体ダイの第２のパッドの方向に向かって伸びる第１ワイヤと、
    前記第１半導体ダイの反リードフレーム側に隣接する第３半導体ダイの第３のパッドから前記押し付け部に向かってルーピングされ、キャピラリによって前記押し付け部の前記第３のパッド側に接合される第２ワイヤと、を有し、
    前記押し付け部は、前記各第２ワイヤを接合する際に前記キャピラリの押圧力で前記キャピラリの中心孔に入り込むように変形した凸部を有し、
    前記第２ワイヤは、前記凸部に沿って切断されていること、
    を特徴とする半導体装置。
  3. ３つ以上のボンド点のうちの各２つのボンド点の間を各ワイヤによって接続するワイヤボンディング方法であって、
    キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを半導体ダイの上に形成される第１ボンド点にボンディングしてボールネックを形成するボールボンディング工程と、
    ボールボンディング工程によって形成された前記ボールネックを前記キャピラリ先端で押し潰す押し潰し工程と、
    前記キャピラリによって押し潰した前記ボールネック上にワイヤを折り返し、該ワイヤ側面を押し潰した前記ボールネックに押し付けて前記第１ボンド点に押し付け部を形成する押し付け工程と、
    前記キャピラリによってワイヤを繰り出した後、第２ボンド点に向かってルーピングして前記第２ボンド点に向かう第１ワイヤを形成する第１ワイヤ形成工程と、
    前記第１ボンド点から前記第２ボンド点に向かう方向と異なる方向にある少なくとも１つの第３ボンド点から前記押し付け部にルーピングし前記押し付け部の前記各第３ボンド点側に前記各第２ワイヤを接合する第２ワイヤ接合工程と、
    を有することを特徴とするワイヤボンディング方法。
  4. リードフレーム上に半導体ダイを積層し、隣接する各半導体ダイのパッド間または半導体ダイのパッドとリードフレームのリードとの間を各ワイヤによって順次接続するワイヤボンディング方法であって、
    キャピラリに挿通され、その下端より突出させたワイヤの先端に形成したイニシャルボールを第１半導体ダイの第１のパッド上にボンディングしてボールネックを形成するボールボンディング工程と、
    ボールボンディング工程によって形成された前記ボールネックを前記キャピラリ先端で押し潰す押し潰し工程と、
    前記キャピラリによって押し潰した前記ボールネック上にワイヤを折り返し、その側面を押し潰した前記ボールネックに押し付けて前記第１のパッドに押し付け部を形成する押し付け工程と、
    前記キャピラリによってワイヤを繰り出した後、リード又はリードフレーム側に隣接する第２半導体ダイの第２のパッドの方向に向かってルーピングすることによってリード又は前記第２のパッドの方向に向かう第１ワイヤを形成する第１ワイヤ形成工程と、
    前記第１半導体ダイの反リードフレーム側に隣接する第３半導体ダイの第３のパッドから前記押し付け部に向かってルーピングし、前記押し付け部の前記第３のパッド側に前記第２ワイヤを接合する第２ワイヤ接続工程と、
    を有することを特徴とするワイヤボンディング方法。
  5. 請求項３または４に記載のワイヤボンディング方法であって、
    第２ワイヤ接続工程は、
    キャピラリを降下させ、前記キャピラリのフェイス部によって前記第２ワイヤを前記押し付け部に接合すると共に、前記キャピラリの押圧力で前記キャピラリ中心孔の内径より外径の大きい前記押し付け部を前記キャピラリ中心孔に入り込む凸部に変形させ、前記キャピラリ中心孔に入りこんだ凸部と前記キャピラリのインナチャンファ部との間に前記第２ワイヤを挟み込んで圧縮すること、
    を特徴とするワイヤボンディング方法。
JP2007246033A 2007-09-21 2007-09-21 半導体装置及びワイヤボンディング方法 Expired - Fee Related JP4397408B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007246033A JP4397408B2 (ja) 2007-09-21 2007-09-21 半導体装置及びワイヤボンディング方法
TW97105104A TW200915450A (en) 2007-09-21 2008-02-14 Semiconductor device and wire bonding method
PCT/JP2008/055484 WO2009037878A1 (ja) 2007-09-21 2008-03-25 半導体装置及びワイヤボンディング方法
CN2008801082514A CN101802993B (zh) 2007-09-21 2008-03-25 半导体装置及引线接合方法
KR20107002288A KR100967544B1 (ko) 2007-09-21 2008-03-25 반도체 장치 및 와이어 본딩 방법
US12/727,812 US7821140B2 (en) 2007-09-21 2010-03-19 Semiconductor device and wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246033A JP4397408B2 (ja) 2007-09-21 2007-09-21 半導体装置及びワイヤボンディング方法

Publications (2)

Publication Number Publication Date
JP2009076783A JP2009076783A (ja) 2009-04-09
JP4397408B2 true JP4397408B2 (ja) 2010-01-13

Family

ID=40467703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246033A Expired - Fee Related JP4397408B2 (ja) 2007-09-21 2007-09-21 半導体装置及びワイヤボンディング方法

Country Status (6)

Country Link
US (1) US7821140B2 (ja)
JP (1) JP4397408B2 (ja)
KR (1) KR100967544B1 (ja)
CN (1) CN101802993B (ja)
TW (1) TW200915450A (ja)
WO (1) WO2009037878A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
JP5062283B2 (ja) 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
WO2011043417A1 (ja) * 2009-10-09 2011-04-14 日亜化学工業株式会社 半導体装置及びその製造方法
JP4787374B2 (ja) 2010-01-27 2011-10-05 株式会社新川 半導体装置の製造方法並びにワイヤボンディング装置
TWI409933B (zh) * 2010-06-15 2013-09-21 力成科技股份有限公司 晶片堆疊封裝結構及其製法
JP2012004464A (ja) * 2010-06-18 2012-01-05 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
US8609525B2 (en) * 2011-03-21 2013-12-17 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
KR20130042210A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP5899907B2 (ja) * 2011-12-26 2016-04-06 富士電機株式会社 ワイヤボンディング用のウェッジツール、ボンディング装置、ワイヤボンディング方法、および半導体装置の製造方法
KR101917331B1 (ko) 2012-02-08 2018-11-13 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
JP2013191738A (ja) * 2012-03-14 2013-09-26 Toshiba Corp 半導体装置およびその製造方法
KR101963314B1 (ko) 2012-07-09 2019-03-28 삼성전자 주식회사 반도체 패키지 및 이의 제조 방법
CN103579063B (zh) * 2012-08-07 2016-05-11 无锡华润安盛科技有限公司 引线键合线夹及其设备和方法
TWI518814B (zh) 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
KR20140135319A (ko) * 2013-05-15 2014-11-26 삼성전자주식회사 와이어 본딩 방법 및 이를 이용하여 제조된 반도체 패키지
JP2015173235A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びその製造方法
JP2014140074A (ja) * 2014-04-17 2014-07-31 Toshiba Corp 半導体装置
CN110100314B (zh) * 2017-06-09 2022-08-09 富士电机株式会社 半导体装置及半导体装置的制造方法
KR102460014B1 (ko) * 2018-08-24 2022-10-26 삼성전자주식회사 반도체 패키지
US11581285B2 (en) * 2019-06-04 2023-02-14 Kulicke And Soffa Industries, Inc. Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine
US12550771B2 (en) * 2022-09-29 2026-02-10 Texas Instruments Incorporated Double stitch wirebonds

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP3869562B2 (ja) 1998-10-16 2007-01-17 三洋電機株式会社 半導体装置の製造方法
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3913134B2 (ja) 2002-08-08 2007-05-09 株式会社カイジョー バンプの形成方法及びバンプ
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3935370B2 (ja) * 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP4103761B2 (ja) * 2003-10-10 2008-06-18 株式会社デンソー 半導体装置及びその製造方法
JP3946730B2 (ja) * 2004-04-26 2007-07-18 株式会社カイジョー ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにワイヤボンディング方法
JP4298665B2 (ja) * 2005-02-08 2009-07-22 株式会社新川 ワイヤボンディング方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2008066331A (ja) * 2006-09-04 2008-03-21 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101802993A (zh) 2010-08-11
KR20100028125A (ko) 2010-03-11
TW200915450A (en) 2009-04-01
KR100967544B1 (ko) 2010-07-05
CN101802993B (zh) 2011-09-28
TWI370499B (ja) 2012-08-11
JP2009076783A (ja) 2009-04-09
WO2009037878A1 (ja) 2009-03-26
US20100237480A1 (en) 2010-09-23
US7821140B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
JP4397408B2 (ja) 半導体装置及びワイヤボンディング方法
US7910472B2 (en) Method of manufacturing semiconductor device
JP4344002B1 (ja) ワイヤボンディング方法
JP5714195B2 (ja) 半導体装置の製造方法
JP5002329B2 (ja) 半導体装置及びワイヤボンディング方法
JP2009010064A (ja) 半導体装置及びワイヤボンディング方法
US7475802B2 (en) Method for low loop wire bonding
US9780053B2 (en) Method of forming a bondpad and bondpad
US20090020872A1 (en) Wire bonding method and semiconductor device
JP4215689B2 (ja) ワイヤボンディング方法及びバンプ形成方法
JP4616924B2 (ja) 半導体装置
JP2007266062A (ja) 半導体装置の製造方法
JP4558832B2 (ja) 半導体装置
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置
JP4887854B2 (ja) バンプの形成方法およびバンプ
CN102779791B (zh) 凸块结构及其制造方法
JPS58138041A (ja) 半導体装置の製造方法
JP2006261448A (ja) 半導体装置および半導体装置の製造方法
CN103311203A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090407

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090407

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees