JP4103761B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4103761B2
JP4103761B2 JP2003352502A JP2003352502A JP4103761B2 JP 4103761 B2 JP4103761 B2 JP 4103761B2 JP 2003352502 A JP2003352502 A JP 2003352502A JP 2003352502 A JP2003352502 A JP 2003352502A JP 4103761 B2 JP4103761 B2 JP 4103761B2
Authority
JP
Japan
Prior art keywords
pads
control circuit
sensor
bonding
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003352502A
Other languages
English (en)
Other versions
JP2005116961A (ja
Inventor
宏 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003352502A priority Critical patent/JP4103761B2/ja
Publication of JP2005116961A publication Critical patent/JP2005116961A/ja
Application granted granted Critical
Publication of JP4103761B2 publication Critical patent/JP4103761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、センサ素子が形成されたチップ（以下、センサチップという）と制御回路部が形成されたチップ（以下、制御回路チップという）とを重ねたスタック構造に対して、ワイヤボンディングを行うことで各チップに形成されたパッドを電気的に接続した半導体装置に関する。
半導体式センサは、通常、センサチップと制御回路チップとにより構成されており、センサに可動部があるため中空のパッケージに実装される。このような半導体式センサにおいて、近年要望されている小型化やコストダウンに応えるためには、チップサイズ及びパッケージサイズの小型化が必須であり、センサチップと制御回路チップを重ねる、いわゆるスタック構造が一つの有力な手法となる（例えば、特許文献１参照）。
特開２０００−３０７０５７号公報
スタック構造のようにセンサチップと制御回路チップとを２段に積層した実装形態において、１段目の制御回路チップと２段目のセンサチップとをワイヤボンディングで接続する場合には、いわゆる順ボンディングと逆ボンディングとがある。
順ボンディングは、高い位置にボールボンディングを行ったのち、ワイヤを引き出しながら低い位置にボンディング用のツールを移動させ、低い位置でウェッジボンディングを行う方法である。例えば、２段目のチップ上のパッドにボールボンドして１段目のチップ上のパッドにウェッジボンディングを行う方法が順ボンディングに該当する。また、逆ボンディングは、低い位置にボールボンディングを行ったのち、ワイヤを引き出しながら高い位置にボンディング用のツールを移動させ、高い位置でウェッジボンディングを行う方法である。例えば、１段目の制御回路チップにボールボンドして２段目のセンサチップにウェッジボンディングを行う方法が逆ボンディングに該当する。
図５、図６は、センサチップＪ１のパッドＪ２と制御回路チップＪ３のパッドＪ４との間のボンディングおよび制御回路チップＪ３のパッドＪ４と各チップＪ１、Ｊ３が収容されるセラミックス製のパッケージＪ５のパッドＪ６との間のボンディングの形態を示したものである。具体的には、センサチップＪ１のパッドＪ２と制御回路チップＪ３のパッドＪ４との間の接続をボンディング（１）、制御回路チップＪ３のパッドＪ４とパッケージＪ５のパッドＪ６との間の接続をボンディング（２）とすると、図５（ａ）は、ボンディング（１）、（２）を共に順ボンディングした場合、図５（ｂ）は、ボンディング（１）を逆ボンディングしてボンディング（２）を順ボンディングした場合を示している。また、図６（ａ）は、ボンディング（１）を順ボンディングしてボンディング（２）を逆ボンディングした場合、図６（ｂ）は、ボンディング（１）、（２）を共に逆ボンディングした場合を示している。
図５（ａ）および図６（ａ）に示す形態のように、ボンディング（１）を順ボンディングするとき、１段目の制御回路チップＪ３のパッドＪ４の位置が２段目のセンサチップＪ１のエッジから十分遠い場合や段差が大きい場合に、センサチップＪ１のエッジとワイヤＪ７とが接触してしまう領域が出現する。また、１段目の制御回路チップＪ３のパッドＪ４の位置を２段目のセンアチップＪ１のエッジの近くにした場合には、２ｎｄボンディング点でのワイヤＪ７の角度、すなわち制御回路チップＪ３の上部からセンサチップＪ１に至るまでのワイヤＪ７の傾斜が急峻になる。この場合、ウェッジボンディングの接合部にワイヤダメージが入る可能性が高くなる。
図５（ｂ）および図６（ｂ）に示す形態のように、ボンディング（１）を逆ボンディングするとき、２段目のセンサチップＪ１のパッドＪ２がチップエッジから遠い場合、ループの垂れによりセンサチップＪ１の表面またはチップエッジとワイヤＪ７が接触する可能性がある。特にワイヤＪ７とセンサチップの表面との間に発生する静電容量が特性に影響を与えるような場合には、逆ボンディングはかなり困難となる。また、ボンディング（２）のボンディングを行う際にボンディング用のツールとワイヤＪ８とが接触しないように、１段目のセンサチップＪ１のパッドＪ２のピッチを広げる必要があり、半導体装置の小型化に反してしまう。
一方、ボンディング（２）のボンディングにおいても、図５（ａ）および図５（ｂ）に示した順ボンディングと、図６（ａ）および図６（ｂ）に示した逆ボンディングの選択肢がある。
しかしながら、ボンディング（２）を順ボンディングするとき、制御回路チップＪ３にツールを強く押し付けると制御回路チップＪ３を構成するシリコンが破壊されることがあるため、制御回路チップＪ３のパッドＪ４上に予めボールバンプを形成しておかねばならず、工数アップとなる。また、ボンディング（２）を逆ボンディングするとき、制御回路パッドＪ３からのワイヤＪ８の立上り角度が急峻になるため、ツールとワイヤＪ８の接触を避けるために、制御回路チップＪ３のパッドＪ４のピッチを広げる必要性があり、半導体装置の小型化に反してしまう。
本発明は、上記点に鑑みて、ワイヤボンディングの構造により、小型化が実現できる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、複数の制御回路パッド（２ａ）には、複数のセンサパッド（１ｂ）のいずれかに接続されるものと複数の外部接続用パッド（３ｂ）のいずれかに接続されるものとがあり、複数のセンサパッド（１ｂ）のいずれかに接続されるもの同士の間に、少なくとも１つ、複数の外部接続用パッド（３ｂ）のいずれかに接続され、複数の制御回路パッド（２ａ）のうち複数の外部接続用パッド（３ｂ）に接続されるものは、複数の外部接続用パッド（３ｂ）に対して逆ボンディングによってワイヤボンディングされ、かつ、そのワイヤ（５）が外部接続用パッド（３ｂ）に対して直接ウェッジボンディングされていることを特徴としている。
このように、複数の制御回路パッド（２ａ）のうち複数の外部接続用パッド（３ｂ）に接続されるものは、複数の外部接続用パッド（３ｂ）に対し、逆ボンディングによってワイヤボンディングされている。このため、制御回路パッド（２ａ）からワイヤ（５）が急峻に立ち上がらないようにできる。そして、逆ボンディングとすれば、外部接続用パッド（３ｂ）に対して直接ウェッジボンディングすることも可能となる。
請求項３に記載の発明では、複数のセンサパッド（１ｂ）のそれぞれには、複数段のボールボンディングが成されており、複数の制御回路パッド（２ａ）のうち複数のセンサパッド（１ｂ）のいずれかに接続されるものは、複数のセンサパッド（１ｂ）に対して逆ボンディングによってワイヤボンディングされ、かつ、そのワイヤ（４）は複数段のボールボンディング（４ａ）の上にウェッジボンディングされていることを特徴としている。
このような構成とすれば、複数段のボールボンディング（４ａ）により、センサチップ（１）とワイヤ（４）との間の距離を離すことができる。これにより、センサチップ（１）とワイヤ（４）との間に生じる静電容量を小さくすることができ、静電容量によってセンサ素子の出力が影響を受けることを抑制することができる。
請求項５に記載の発明では、複数の制御回路パッド（２ａ）のうち複数の外部接続用パッド（３ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤ（５）を引き出しながら複数の外部接続用パッド（３ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程と、複数の制御回路パッド（２ａ）のうち複数のセンサパッド（１ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤ（４）を引き出しながら複数のセンサパッド（１ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程とを有し、複数の制御回路パッド（２ａ）のうち複数の外部接続用パッド（３ｂ）のいずれかに接続されるものすべてを複数の外部接続用パッド（３ｂ）に逆ボンディングしたのち、複数の制御回路パッド（２ａ）のうち複数のセンサパッド（１ｂ）のいずれかに接続されるものと複数のセンサパッド（１ｂ）との逆ボンディングを行うことを特徴としている。
このように、まず、複数の制御回路パッド（２ａ）のうち複数の外部接続用パッド（３ｂ）のいずれかに接続されるものすべてを複数の外部接続用パッド（３ｂ）に逆ボンディングすれば、制御回路パッド（２ａ）からの立ち上がりが急峻とならないワイヤ（５）のみがボンディングされることになる。したがって、その後、複数の制御回路パッド（２ａ）のうち複数のセンサパッド（１ｂ）のいずれかに接続されるものと複数のセンサパッド（１ｂ）との逆ボンディングを行うようにすれば、ボンディング用のツールがそれ以前にボンディングされたワイヤ（５）と接触しないようにできる。これにより、ワイヤ（５）がダメージを受けることを防止することができる。
請求項７に記載の発明では、複数のセンサパッド（１ｂ）のそれぞれに複数段のボールボンディングを行う工程を有し、複数の制御回路パッド（２ａ）と複数のセンサパッド（１ｂ）との逆ボンディングを行う工程では、複数段のボールボンディングの上にウェッジボンディングを行うことを特徴としている。
このように複数段のボールボンディングの上にウェッジボンディングするようにすれば、請求項３と同様の効果を得ることができる。
請求項８に記載の発明では、複数の制御回路パッド（２ａ）と複数の外部接続用パッド（３ｂ）とを逆ボンディングする工程では、外部接続用パッド（３ｂ）に対して直接ウェッジボンディングされていることを特徴としている。
このように、外部接続用パッド（３ｂ）に対して直接ウェッジボンディングするようにすれば、予めボールボンディングを行わなくても済むようにでき、その分、半導体装置の製造工程数を削減することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態にかかる半導体装置のレイアウト構成を図１に示すと共に、図１におけるＡ−Ａ断面を図２に示す。以下、これらの図に基づき、本実施形態における半導体装置の構成について説明する。
図１および図２に示される半導体装置は、センサチップ１、制御回路チップ２、パッケージ３およびワイヤによって構成されている。
センサチップ１は、略正方形状のシリコン基板によって構成され、例えば、センサ素子１ａとなる容量式加速度センサのセンシング部を備えて構成される。センサチップ１の略中央部にセンサ素子１ａが配置され、その両側には１列ずつに並べられた複数のセンサパッド１ｂが備えられている。センサチップ１の表面には、図示しない回路配線が張り巡らされており、その回路配線を通じて、センサ素子１ａの所定部位と複数のセンサパッド１ｂそれぞれとが電気的に接続されている。
センサパッド１ｂは、センサチップ１のエッジから所定長さ、例えば３００〜５００μｍ離された位置に形成されている。このセンサチップ１のエッジからセンサパッド１ｂまでの間のエリアは、センサ素子１ａから最短距離に延設できない引き回し配線が形成された部分であり、複数のセンサパッド１ｂのうちの一部は、この引き回し配線を介してセンサ素子１ａの所定部位と電気的に接続された構成となっている。この引き回し配線が配置できるように、センサチップ１のエッジからセンサパッド１ｂまでの間の長さが設定されている。
制御回路チップ２も、略正方形状のシリコン基板で構成されている。この制御回路チップ２には、センサチップ１が搭載され、図２に示されるように、接着剤１０によって制御回路チップ２とセンサチップ１との接合が図られている。
また、制御回路チップ２には、センサ素子１ａへの印加電圧の制御を行う回路や、センサ素子１ａから出力された電圧を処理する回路などで構成された制御回路（図示せず）が形成されていると共に、その制御回路に電気的に接続された複数の制御回路パッド２ａが備えられている。制御回路パッド２ａは、センサチップ１を制御回路チップ２に搭載したときに、センサチップ１の両側に位置するように、つまり各パッドの位置がセンサパッド１ｂと対向するように１列ずつに並べられて配置されている。なお、制御回路パッド２ａとセンサチップ１のエッジとの距離については、特に制限はないが、半導体装置の小型化を考慮すれば、ボンディング用のツールがセンサチップ１に接しない限界距離とするのが好ましい。
パッケージ３は、センサチップ１および制御回路チップ２を包み込むケースとなるもので、例えばセラミックスによって形成される。パッケージ３の収容部内にセンサチップ１と共に制御回路チップ２が入れられ、接着剤１１を介して、その収容部の底に制御回路チップ２が固定された状態となっている。なお、図１および図２では、センサチップ１および制御回路チップ２が収容される容器側のみが示されているが、実際には、その容器を密封するための蓋が存在する。
パッケージ３における容器の内壁のうち制御回路パッド２ａと対応する２つの側壁において、センサチップ１の表面とほぼ面一となる段付部３ａが形成されている。この２つの側壁それぞれに形成された段付部３ａの表面には、１列に並べられた複数の外部接続用パッド３ｂが形成されている。そして、パッケージ３の容器には、この段付部３ａの表面から容器の裏面に至るビアホールと、このビアホール内を埋め込むように形成された配線３ｃが備えられていると共に、裏面側に備えられた複数の外部接続端子３ｄが備えられ、段付部３ａの表面に形成された各外部接続用パッド３ｂそれぞれが複数の外部接続端子３ｄのそれぞれに電気的に接続された構成となっている。
そして、このような構造において、複数の制御回路パッド２ａのうちの一部が複数のセンサパッド１ｂのそれぞれとワイヤ４を介して電気的に接続され、複数の制御回路パッド２ａの残りが複数の外部接続用パッド３ｂのそれぞれとワイヤ５を介して電気的に接続された構成となっている。具体的には、１列に並べられた複数の制御回路パッド２ａがセンサパッド１ｂと外部接続用パッド３ｂとに順番に接続された構成、つまり、隣接する制御回路パッド２ａ同士がセンサパッド１ｂと外部接続用パッド３ｂのいずれか一方に接続された構成とされている。
ワイヤ４およびワイヤ５はＡｕによって構成されている。ワイヤ４は、制御回路パッド２ａ側でボールボンディングされたのち、そのままセンサパッド１ｂ側に引き伸ばされ、センサパッド１ｂの表面に予め形成されていた複数段のボールボンディング４ａの上にウェッジボンディングされている。つまり、ワイヤ４は、制御回路パッド２ａからセンサパッド１ｂに逆ボンディングされている。複数段のボールボンディング４ａは、例えば２から３段とされ、その高さは、例えば１００μｍ程度もしくはそれ以上となっている。ワイヤ４とセンサチップ１との間のクリアランスは、ボールボンディング分見込めるように設定されている。
また、ワイヤ５は、制御回路パッド２ａ側でボールボンディングされたのち、そのまま外部接続用パッド３ｂ側に引き伸ばされ、外部接続用パッド３ｂに直接ウェッジボンディングされている。つまり、このワイヤ５も、制御回路パッド２ａから外部接続用パッド３ｂに逆ボンディングされている。
以上のように構成される半導体装置の製造方法について、図３に示す製造工程中における半導体装置の断面図を参照して説明する。
まず、パッケージ３の容器内にセンサチップ１および制御回路チップ２を固定する。そして、ワイヤ４およびワイヤ５をボンディングすることによって形成される。
具体的には、まず、図３に示されるように、複数の制御回路パッド２ａと複数の外部接続用パッド３ｂとをすべて接続するように、ワイヤ５をボンディングする。このとき、ワイヤ５を制御回路チップ２から所定高さ、例えば２００μｍ程度で屈曲させたのち、そのまま外部接続用パッド３ｂまで引き伸ばし、直接ウェッジボンディングする。このようにすれば、ワイヤ５は、制御回路パッド２ａからの立ち上がりが急峻とならない形状でボンディングされることになる。
また、このようにワイヤ５を逆ボンディングすることにより、以下のような効果を得ることができる。図４に、ワイヤ５を順ボンディングした場合における半導体装置の断面構成を示し、この図を参照して説明する。
ワイヤ５を順ボンディングする場合、制御回路パッド２ａでウェッジボンディングすることになる。このような場合、制御回路パッド２ａがシリコン基板上に形成されていることから、シリコン基板表面がボンディング用のツールで押し付けられることで破損してしまわないように、図４に示すようにワイヤ５のウェッジボンディング用に予めボールボンディング５ａを形成する必要がある。仮に、シリコン基板表面の破損を回避できたとしても、直接ウェッジボンディングを行おうとすると、パッド面積が３倍程度となり、半導体装置の小型化が十分に行えない。
これに対し、本実施形態のように、ワイヤ５を逆ボンディングすれば、セラミックスによって形成されたパッケージ３上の外部接続用パッド３ｂでウェッジボンディングがなされることになる。このため、上述したように、ワイヤ５を外部接続用パッド３ｂに直接ウェッジボンディングすることが可能となる。したがって、順ボンディングのようにワイヤ５のウェッジボンディング用に予めボールボンディングする必要性をなくすことができ、その分、半導体装置の製造工程を削減することが可能となる。そして、パッド面積増大を抑制でき、半導体装置の更なる小型化を図ることができる。
続いて、複数の制御回路パッド２ａの残りと複数のセンサパッド１ｂとを接続する。このとき、複数の制御回路パッド２ａがセンサパッド１ｂと外部接続用パッド３ｂとに順番に接続される構成となっているため、複数の制御回路パッド２ａの残りが互いに分離された状態となり、ボンディング用のツールが近くのワイヤ４と接触しないようにできる。また、隣接するワイヤ５に関しても、ワイヤ５の制御回路パッド２ａからの立ち上がりが急峻となっていないため、ワイヤ４をボンディングするに際し、ボンディング用のツールがワイヤ５に接触しないようにできる。
このため、ボンディング用のツールがワイヤ４またはワイヤ５に接触することにより、ワイヤ４またはワイヤ５がダメージを受けることを防止することができる。
この後、図示しない容器の入口を蓋で閉じることにより、パッケージ３の内部を密封して半導体装置が完成する。このように製造された半導体装置は、例えば、パッケージ３の裏面側に形成された外部接続端子３ｄにはんだバンプなどを接合し、このはんだバンプをプリント基板に接合することで、実装される。
以上説明した本実施形態の半導体装置によれば、複数の制御回路パッド２ａのうち複数の外部接続用パッド３ｂに接続されるものを、複数の外部接続用パッド３ｂに対して逆ボンディングするようにしている。このため、制御回路パッド２ａからワイヤ５が急峻に立ち上がらないようにできる。そして、複数の制御回路パッド２ａがセンサパッド１ｂと外部接続用パッド３ｂとに順番に接続される構成となっているため、複数の制御回路パッド２ａの残りが互いに分離された状態となる。このため、ボンディング用のツールがワイヤ４およびワイヤ５と接触しないようにすることができ、ワイヤ４およびワイヤ５にダメージが入ることを防止することができる。
また、センサパッド１ｂの表面に予め複数段のボールボンディングを形成しておき、その上にワイヤ４をウェッジボンディングしている。このようにすれば、複数段のボールボンディングにより、センサチップ１とワイヤ４との間の距離を離すことができる。これにより、センサチップ１とワイヤ４との間に生じる静電容量を小さくすることができ、静電容量によってセンサ素子の出力が影響を受けることを抑制することができる。
さらに、外部接続用パッド３ｂに対してワイヤ５を直接ウェッジボンディングするようにしている。このため、予めボールボンディングを行わなくても済むようにでき、その分、半導体装置の製造工程数を削減することが可能となる。
（他の実施形態）
上記第１実施形態では、複数の制御回路パッド２ａがセンサパッド１ｂと外部接続用パッド３ｂとに順番に接続される構成としている。しかしながら、これは一例であり、複数の制御回路パッド２ａのうち、複数のセンサパッド１ｂのいずれかに接続されるもの同士の間に、少なくとも１つ、複数の外部接続用パッド３ｂのいずれかに接続されるものが配置された構成となっていればよい。
なお、上記第１実施形態において、ワイヤ５を逆ボンディングする場合について説明したが、この例は図４に示したようにワイヤ５を順ボンディングする場合と比べて、より好ましいものとして挙げたのであり、ワイヤ５を順ボンディングしてもかまわない。この場合、制御回路パッド２ａに予めボールボンディングする必要性が生じ、半導体装置の製造工程の削減を図れなくなるが、その他の効果については第１実施形態と同様に得られる。
本発明の第１実施形態にかかる半導体装置のレイアウト構成を示した図である。 図１におけるＡ−Ａ断面図である。 図１に示す半導体装置の製造途中の様子を示した断面図である。 ワイヤ２を順ボンディングする場合における半導体装置の断面図である。 センサチップのパッドと制御回路チップのパッドとの間のボンディングおよび制御回路チップのパッドとパッケージのパッドとの間のボンディングの形態を示した図である。 センサチップのパッドと制御回路チップのパッドとの間のボンディングおよび制御回路チップのパッドとパッケージのパッドとの間のボンディングの形態を示した図である。
符号の説明
１…センサチップ、１ａ…センサ素子、１ｂ…センサパッド、２…制御回路チップ、
２ａ…制御回路パッド、３…パッケージ、３ａ…段付部、３ｂ…外部接続用パッド、
３ｃ…配線、３ｄ…外部接続端子。

Claims (8)

  1. センサ素子（１ａ）が形成されていると共に、前記センサ素子に電気的に接続される複数のセンサパッド（１ｂ）が備えられたセンサチップ（１）と、
    制御回路に接続される複数の制御回路パッド（２ａ）が備えられた制御回路チップ（２）と、
    前記センサチップ（１）および前記制御回路チップ（２）を収容し、その内壁に外部電極と電気的に接続された複数の外部接続用パッド（３ｂ）が備えられたパッケージ（３）とを有し、
    前記パッケージ（３）内において、前記制御回路チップ（２）上に前記センサチップ（１）が搭載されてなる半導体装置であって、
    前記複数の制御回路パッド（２ａ）には、前記複数のセンサパッド（１ｂ）のいずれかに接続されるものと前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものとがあり、前記複数のセンサパッド（１ｂ）のいずれかに接続されるもの同士の間に、少なくとも１つ、前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものが配置されており、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）に接続されるものは、前記複数の外部接続用パッド（３ｂ）に対して逆ボンディングによってワイヤボンディングされ、かつ、そのワイヤ（５）が前記外部接続用パッド（３ｂ）に対して直接ウェッジボンディングされていることを特徴とする半導体装置。
  2. センサ素子（１ａ）が形成されていると共に、前記センサ素子に電気的に接続される複数のセンサパッド（１ｂ）が備えられたセンサチップ（１）と、
    制御回路に接続される複数の制御回路パッド（２ａ）が備えられた制御回路チップ（２）と、
    前記センサチップ（１）および前記制御回路チップ（２）を収容し、その内壁に外部電極と電気的に接続された複数の外部接続用パッド（３ｂ）が備えられたパッケージ（３）とを有し、
    前記パッケージ（３）内において、前記制御回路チップ（２）上に前記センサチップ（１）が搭載されてなる半導体装置であって、
    前記複数の制御回路パッド（２ａ）には、前記複数のセンサパッド（１ｂ）のいずれかに接続されるものと前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものとがあり、前記複数のセンサパッド（１ｂ）のいずれかに接続されるもの同士の間に、前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものが１つずつ配置されることにより、前記複数のセンサパッド（１ｂ）のいずれかに接続されるものと前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものとが交互に順番に配置されており、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）に接続されるものは、前記複数の外部接続用パッド（３ｂ）に対して逆ボンディングによってワイヤボンディングされ、かつ、そのワイヤ（５）が前記外部接続用パッド（３ｂ）に対して直接ウェッジボンディングされていることを特徴とする半導体装置。
  3. 前記複数のセンサパッド（１ｂ）のそれぞれには、複数段のボールボンディングが成されており、
    前記複数の制御回路パッド（２ａ）のうち前記複数のセンサパッド（１ｂ）のいずれかに接続されるものは、前記複数のセンサパッド（１ｂ）に対して逆ボンディングによってワイヤボンディングされ、かつ、そのワイヤ（４）は前記複数段のボールボンディング（４ａ）の上にウェッジボンディングされていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記パッケージ（３）の内壁には、前記センサチップ（１）および前記制御回路チップ（２）を前記パッケージ（３）に収容した際に、前記センサチップ（１）の表面と略面一となる面が備えられており、この面の表面に前記外部接続用パッド（３ｂ）が形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. センサ素子（１ａ）が形成されていると共に、前記センサ素子に電気的に接続される複数のセンサパッド（１ｂ）が備えられたセンサチップ（１）と、
    制御回路に接続される複数の制御回路パッド（２ａ）が備えられた制御回路チップ（２）と、
    前記センサチップ（１）および前記制御回路チップ（２）を収容し、その内壁に外部電極と電気的に接続された複数の外部接続用パッド（３ｂ）が備えられたパッケージ（３）とを有し、
    前記パッケージ（３）内において、前記制御回路チップ（２）上に前記センサチップ（１）を搭載してなる半導体装置の製造方法であって、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤを引き出しながら前記複数の外部接続用パッド（３ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程と、
    前記複数の制御回路パッド（２ａ）のうち前記複数のセンサパッド（１ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤを引き出しながら前記複数のセンサパッド（１ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程とを有し、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものすべてを前記複数の外部接続用パッド（３ｂ）に逆ボンディングしたのち、前記複数の制御回路パッド（２ａ）のうち前記複数のセンサパッド（１ｂ）のいずれかに接続されるものと前記複数のセンサパッド（１ｂ）との逆ボンディングを行うことを特徴とする半導体装置の製造方法。
  6. センサ素子（１ａ）が形成されていると共に、前記センサ素子に電気的に接続される複数のセンサパッド（１ｂ）が備えられたセンサチップ（１）と、
    制御回路に接続される複数の制御回路パッド（２ａ）が備えられた制御回路チップ（２）と、
    前記センサチップ（１）および前記制御回路チップ（２）を収容し、その内壁に外部電極と電気的に接続された複数の外部接続用パッド（３ｂ）が備えられたパッケージ（３）とを有し、
    前記パッケージ（３）内において、前記制御回路チップ（２）上に前記センサチップ（１）を搭載してなる半導体装置の製造方法であって、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤを引き出しながら前記複数の外部接続用パッド（３ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程と、
    前記複数の制御回路パッド（２ａ）のうち前記複数のセンサパッド（１ｂ）のいずれかに接続されるものにボールボンディングしたのち、ワイヤを引き出しながら前記複数のセンサパッド（１ｂ）のいずれかにウェッジボンディングする逆ボンディングを行う工程とを有し、
    前記複数の制御回路パッド（２ａ）のうち前記複数の外部接続用パッド（３ｂ）のいずれかに接続されるものと前記複数のセンサパッド（１ｂ）のいずれかに接続されるものとが１つずつ交互に順番に配置されるようにすることを特徴とする半導体装置の製造方法。
  7. 前記複数のセンサパッド（１ｂ）のそれぞれに複数段のボールボンディングを行う工程を有し、
    前記複数の制御回路パッド（２ａ）と前記複数のセンサパッド（１ｂ）との逆ボンディングを行う工程では、前記複数段のボールボンディングの上に前記ウェッジボンディングを行うことを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記複数の制御回路パッド（２ａ）と前記複数の外部接続用パッド（３ｂ）とを逆ボンディングする工程では、前記外部接続用パッド（３ｂ）に対して直接ウェッジボンディングされていることを特徴とする請求項５または６に記載の半導体装置の製造方法。
JP2003352502A 2003-10-10 2003-10-10 半導体装置及びその製造方法 Expired - Fee Related JP4103761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003352502A JP4103761B2 (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003352502A JP4103761B2 (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005116961A JP2005116961A (ja) 2005-04-28
JP4103761B2 true JP4103761B2 (ja) 2008-06-18

Family

ID=34543421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003352502A Expired - Fee Related JP4103761B2 (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4103761B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397408B2 (ja) 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
JP5972539B2 (ja) * 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2005116961A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
JP2007134486A (ja) 積層型半導体装置及びその製造方法
JP2008034567A (ja) 半導体装置及びその製造方法
JP2009004723A (ja) 貫通シリコンビアチップスタックパッケージ
JP2005085897A (ja) リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置
KR20040014156A (ko) 반도체장치
JPS59195856A (ja) 半導体装置及びその製造方法
US7332803B2 (en) Circuit device
JP2001156251A (ja) 半導体装置
JP4103761B2 (ja) 半導体装置及びその製造方法
US20070215993A1 (en) Chip Package Structure
JP2007180077A (ja) 半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US20070135055A1 (en) Combination quad flat no-lead and thin small outline package
JP2008113009A (ja) 外部コンタクトを有する電気的構成エレメント
JPH10275887A (ja) 半導体装置
JP4366472B2 (ja) 半導体装置
JP2007207906A (ja) 半導体集積回路および半導体集積回路の製造方法
JP2008103571A (ja) 半導体装置及びその製造方法
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JP2005327967A (ja) 半導体装置
JP2006086150A (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
JP2008091734A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees