KR100998037B1 - 리이드 프레임 및, 그것을 구비한 반도체 팩키지 - Google Patents

Abstract

본 발명에 따르면, 반도체 칩이 탑재될 패드와; 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와; 상기 패드의 일측으로부터 상기 다수의 리이드들중 인접한 2 개의 리이드 사이를 통하여 연장된 커넥션 바아;를 구비하는 리이드 프레임 및, 그것을 구비한 반도체 팩키지가 제공된다.

Description

리이드 프레임 및, 그것을 구비한 반도체 팩키지{Lead frame and semiconductor package therewith}

도 1 에 도시된 것은 통상적인 반도체 팩키지의 개략적인 단면도를 도시한다.

도 2 는 도 1 에 도시된 반도체 팩키지에 구비될 수 있는 리이드 프레임의 평면도를 도시하는 것으로서, 타이바(tie-bar)를 구비하는 유형의 것이다.

도 3 은 도 1 에 도시된 반도체 팩키지에 구비될 수 있는 다른 리이드 프레임의 평면도를 도시하는 것으로서, 퓨즈 리이드를 구비하는 유형의 것이다.

도 4 는 본 발명에 따른 리이드 프레임의 제 1 실시예를 도시하는 평면도이다.

도 5 는 본 발명에 따른 리이드 프레임의 제 2 실시예를 도시하는 부분적인 평면도이다.

< 도면의 주요 부호에 대한 간단한 설명 >

11. 패드 12. 리이드

13. 본딩 와이어 14. 반도체 칩

15. 엔캡슐레이션 21. 41. 51. 패드

22. 타이바 45.55. 커넥션 바아

본 발명은 리이드 프레임과 그것을 구비한 반도체 팩키지에 관한 것으로서, 보다 상세하게는 리이드 사이에 커넥션 바아가 구비된 리이드 프레임 및, 그것을 구비한 반도체 팩키지에 관한 것이다.

통상적으로 반도체 팩키지는 반도체 칩을 리이드 프레임의 패드상에 배치하고, 반도체 칩의 전극과 리이드 프레임의 이너 리이드를 와이어 본딩시킨후에, 몰딩 수지로 상기 패드와 이너 리이드 프레임을 엔캡슐레이션시킴으로써 형성된다. 최근의 추세에 따르면 반도체 팩키지는 점점 용량은 대형화되고 크기는 소형화되어 가고 있으며, 예를 들면 칩 스케일 반도체 팩키지등이 구현되고 있다.

칩 스케일 반도체 팩키지등에서 용량을 대형화하는데 있어서 필수적인 요건들중 하나는 리이드의 폭을 가급적 작게 하는 것과 동시에 리이드 피치를 협소하게 함으로써 리이드의 수를 증가시키는 것이다. 그러나 칩 스케일 반도체 팩키지등은 자체의 크기가 워낙 제한적이라서 리이드의 수를 증가시키는데 많은 제약이 따른다는 문제점이 있다.

도 1 에 도시된 것은 통상적인 칩 스케일 반도체 팩키지의 개략적인 단면도이다.

도면을 참조하면, 칩 스케일 반도체 팩키지는 패드(11)상에 반도체 칩(14)이 부착되어 있으며, 패드(11)의 가장자리에 다수의 리이드(12)들이 배치되어 있다. 패드(11)와 리이드(12)는 다운셋(downset) 가공에 의해서 상이한 평면에 배치될 수 있으며, 도면에 도시되지 않은 다른 예에서는 패드와 리이드가 동일한 평면에 배치되거나 또는 업셋(upset) 가공에 의해서 리이드가 패드보다 높은 평면에 배치될 수도 있을 것이다. 와이어 본딩(wire bonding)에 의해서 적용되는 골드 와이어와 같은 연결부(13)는 반도체 칩(14)의 전극과 리이드(12)를 연결함으로써 반도체 칩(14)의 전극을 리이드(12)를 통하여 외부 회로에 연결시킬 수 있다. 엔캡슐레이션(15)은 상기 패드(11), 반도체 칩(14), 연결부(13) 및, 리이드(12)를 감싼다. 리이드(12)의 저면은 엔캡슐레이션(15)의 저면으로부터 외부로 노출되며, 도시되지 않은 범프가 상기 리이드(12)의 저면에 접합됨으로써 외부 회로에 반도체 팩키지를 전기적으로 연결시킬 수 있다.

도 2 및, 도 3 에 도시된 것은 도 1 에 도시된 것과 같은 칩 스케일 반도체 팩키지에 적용할 수 있는 리이드 프레임의 평면 형상을 개략적으로 도시한 평면도이다.

도 2를 참조하면, 이것은 타이바(tie-bar)가 구비된 유형의 리이드 프레임이다. 리이드 프레임(20)은 반도체 칩이 그 표면에 탑재될 패드(21)와, 상기 패드(21)의 가장자리에 배치된 다수의 리이드(23)와, 상기 패드(21)의 모서리 부분으로부터 방사상으로 연장된 타이바(21)를 구비한다. 타이바(21)는 패드(21)를 지지하는 역할을 한다. 리이드(23)의 외측 단부로부터 댐바(24)가 연장되는데, 상기 댐바(24)는 반도체 팩키지의 엔캡슐레이션 공정에서 불필요한 수지 몰드의 유동을 제어하기 위한 방어벽의 역할을 하며, 팩키지 완성 이후에 절단된다.

도 2 에 도시된 바와 같은 리이드 프레임에 있어서, 타이바(22)의 존재는 리이드(23)의 수를 증가시키는데 한계로서 작용한다. 즉, 타이바(22)가 점유하는 평면 공간은 리이드(23)를 배치할 수 있는 평면 공간을 감소시키는 것이다. 그러나 타이바(22)는 패드(21)를 지지하는 필수적인 역할을 하므로, 리이드(23)를 위한 공간 확보를 위해서라도 제거할 수 없다는 문제점이 있다.

도 3 에 도시된 것은 퓨즈 리이드(fused lead)를 구비한 리이드 프레임으로서, 상기 리이드 프레임(30)은 반도체 칩이 그에 탑재되는 패드(31)와, 상기 패드(31)의 둘레에 배치되는 다수의 리이드(33)와, 상기 패드(31)의 모서리로부터 연장된 타이바(32)를 구비한다. 또한 댐바(35)가 리이드(33)의 외측 단부로부터 연장되어 있으며, 퓨즈 리이드(34)는 패드(31)로부터 연장되어 리이드(33)와 연결된다.

퓨즈 리이드(34)를 구비한 리이드 프레임(30)은 패드(31)를 안정적으로 지지할 수 있는 구조이기는 하나, 퓨즈 리이드(34)와 연결된 리이드(33)는 리이드(33)의 본래 기능인 외부 회로와의 연결 기능을 수행할 수 없다는 문제점이 있다. 즉, 퓨즈 리이드(34)는 패드(31)에 탑재된 반도체 칩의 전극과 본딩 와이어를 통해서 연결될 수 없으며, 따라서 리이드(33)의 전체적인 수를 오히려 감소시키는 문제점이 있다.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 커넥션 바아를 구비함으로써 리이드의 수를 증가시킬 수 있는 리이드 프레 임을 제공하는 것이다.

본 발명의 다른 목적은 커넥션 바아가 형성됨으로써 리이드의 수가 증가된 리이드 프레임을 구비한 반도체 팩키지를 제공하는 것이다.

본 발명의 다른 목적은 커넥션 바아가 구비된 리이드 프레임의 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따르면,

반도체 칩이 탑재될 패드와; 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와;

상기 패드의 일측으로부터 상기 다수의 리이드들중 인접한 2 개의 리이드 사이를 통하여 연장된 커넥션 바아;를 구비하는 리이드 프레임이 제공된다.

본 발명의 일 특징에 따르면, 상기 다수의 리이드는 동일한 피치로 형성된다.

본 발명의 다른 특징에 따르면, 상기 커넥션 바아는 상기 리이드의 단부에 형성된 댐바의 단부를 지나서 방사상으로 더 연장된다.

또한 본 발명에 따르면,

반도체 칩과;

상기 반도체 칩이 탑재된 패드와, 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와, 상기 패드의 일측으로부터 상기 다수의 리이드들중 인접한 2 개의 리이드 사이를 통하여 연장된 커넥션 바아를 구비하는 리이드 프레임,

상기 반도체 칩의 전극과 상기 리이드를 연결하는 연결부와;

상기 반도체 칩, 상기 리이드 프레임 및, 상기 연결부를 감싸는 엔캡슐레이션;을 구비하는 반도체 팩키지가 제공된다.

이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.

도 4 에 도시된 것은 본 발명에 따른 리이드 프레임에 대한 개략적인 평면도이다.

도면을 참조하면, 본 발명에 따른 리이드 프레임(40)은 반도체 칩(미도시)이 그 위에 탑재될 패드(41)와, 상기 패드(41)의 주변에 배치되어 있는 다수의 리이드(42)와, 상기 패드(41)의 일측으로부터 상기 리이드(42) 사이를 통하여 연장되는 커넥션 바아(45)를 구비한다. 각 리이드(42)의 외측 단부에는 댐바(43)가 형성되어 있다.

본 발명의 일 특징에 따라 형성된 커넥션 바아(45)는 패드(41)를 지지하는 역할을 하며, 리이드(42)에 대하여 전기적으로 연결되어 있지 않다. 커넥션 바아(45)는 인접한 2 개의 리이드(42) 사이의 공간에서 연장되는 것으로서, 리이드(42)의 폭에 비해서 상대적으로 협소한 폭을 가지고 연장된다. 따라서 리이드(42)들 사이에 커넥션 바아(42)가 형성된다 할지라도 리이드(42)의 피치 또는 리이드(42)의 폭에는 거의 영향을 미치지 아니한다.

커넥션 바아(45)가 형성됨으로써, 종래 기술에서 리이드 프레임에 구비되어야 했던 타이-바나 퓨즈 리이드를 배제시킬 수 있으며, 따라서 리이드(42)를 형성 할 수 있는 공간이 보다 넓게 확보될 수 있다. 또한 커넥션 바아(45)는 인접한 2 개의 리이드(42) 사이를 통해 연장되므로, 리이드(42)의 피치에 영향을 미치지 않게 되며, 따라서 패드(41)의 지지에 필요한 만큼 다수로써 형성될 수 있다. 커넥션 바아(45)를 다수로 형성할 수 있다는 것은 패드(41)를 보다 효과적으로 지지할 수 있다는 의미를 나타낸다.

도 5 에 도시된 것은 본 발명에 따른 제 2 실시예의 리이드 프레임을 부분적인 평면도로서 도시한 것이다.

도면을 참조하면, 리이드 프레임(50)은 반도체 칩(미도시)이 그 위에 탑재될 패드(51)와, 상기 패드(51)의 주변에 배치되어 있는 다수의 리이드(52)와, 상기 패드(51)의 일측으로부터 상기 리이드(52) 사이를 통하여 연장되는 커넥션 바아(55)를 구비한다. 각 리이드(52)의 외측 단부에는 댐바(53)가 형성되어 있다.

도 5 에 도시된 리이드 프레임의 특징적인 구조로서, 커넥션 바아(55)는 댐바(53)의 단부로부터 외측으로 d 의 거리로써 더 연장된다. 이와 같이 커넥션 바아(55)의 길이가 댐바(53)의 단부로부터 연장됨으로써 에칭 작업시에 에칭액이 유동하는 공간이 확장될 수 있다. 즉, 커넥션 바아(55)의 길이가 연장됨으로써 인접하는 단위 리이드 프레임 사이의 간격이 넓어지게 되면 에칭에 의해 제거되는 면적이 확장될 수 있으므로, 에칭액이 유동하는 공간이 확장되고 그에 따라서 에칭액이 원활하게 유동하여 두개의 리이드(52)와 커넥션 바아(55) 사이의 매우 협소한 공간에서도 에칭 가공이 가능해지는 것이다. 따라서 통상적으로 커넥션 바아가 댐바와 수평적으로 정렬된 상태에서 에칭이 되는 경우의 이웃하는 두개의 리드들의 댐바와의 접속면에서 커넥션 바아(55)의 단부와 함께 엔겹슐레이션 라인 내에서의 상호 연결이 되어지는 문제를 해결할 수 있게 된다. 상기와 같이 커넥션 바아의 길이를 댐바(53)의 단부로부터 외측으로 더 연장시키는 것은 에칭 공간이 매우 작아지는 고용량 반도체 팩키지의 짧은 리이드 피치에서 매우 유리하게 적용될 수 있다.

도 4 및, 도 5를 참고하여 설명된 리이드 프레임은 도 1 에 도시된 반도체 팩키지에 구비될 수 있다. 즉, 도 4 및, 도 5 에 도시된 패드(41,51)에 반도체 칩이 탑재되고, 다수의 리이드(42,52)는 반도체 칩의 전극에 대하여 본딩 와이어와 같은 연결부로 연결된다. 또한 커넥션 바아(45,55)는 종래 기술의 타이바와 마찬가지로 다운셋 가공되거나 또는 업셋 가공됨으로써 패드와 리이드를 상이한 평면에 배치할 수 있게 하거나, 또는 단지 패드를 리이드와 동일 평면상에서 지지하도록 커넥션 바아(45,55)가 댐바(43,53)를 상호 연결하는 연결부(미도시)에 연결된 상태를 유지할 수 있다.

본 발명에 따른 리이드 프레임 및, 그것을 구비한 반도체 팩키지는 종래 기술에서와 같은 타이바나 퓨즈 리이드를 사용하지 않고도 패드를 지지할 수 있으므로, 리이드를 형성할 수 있는 공간이 충분히 확보될 수 있다는 장점을 가진다. 리이드의 수를 증가시킴으로써 대용량의 소형 반도체 팩키지의 구현이 보다 용이하게 이루어질 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예 지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (4)

1. 반도체 칩이 탑재될 패드와;

   상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와;

   상기 패드의 일측으로부터 상기 다수의 리이드들중 인접한 2 개의 리이드 사이를 통하여 연장된 커넥션 바아;를 구비하는 리이드 프레임.
2. 제 1 항에 있어서,

   상기 다수의 리이드는 동일한 피치로 형성되는 것을 특징으로 하는 리이드 프레임.
3. 제 1 항에 있어서,

   상기 커넥션 바아는 상기 리이드의 단부에 형성된 댐바의 단부를 지나서 방사상으로 더 연장되는 것을 특징으로 하는 리이드 프레임.
4. 반도체 칩과;

   상기 반도체 칩이 탑재된 패드와, 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와, 상기 패드의 일측으로부터 상기 다수의 리이드들중 인접한 2 개의 리이드 사이를 통하여 연장된 커넥션 바아를 구비하는 리이드 프레임,

   상기 반도체 칩의 전극과 상기 리이드를 연결하는 연결부와;

   상기 반도체 칩, 상기 리이드 프레임 및, 상기 연결부를 감싸는 엔캡슐레이션;을 구비하는 반도체 팩키지.

Images