KR102586967B1 - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR102586967B1
KR102586967B1 KR1020220042148A KR20220042148A KR102586967B1 KR 102586967 B1 KR102586967 B1 KR 102586967B1 KR 1020220042148 A KR1020220042148 A KR 1020220042148A KR 20220042148 A KR20220042148 A KR 20220042148A KR 102586967 B1 KR102586967 B1 KR 102586967B1
Authority
KR
South Korea
Prior art keywords
lead
thickness
dam bar
lead frame
protrusion
Prior art date
Application number
KR1020220042148A
Other languages
English (en)
Inventor
박시정
최병철
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020220042148A priority Critical patent/KR102586967B1/ko
Application granted granted Critical
Publication of KR102586967B1 publication Critical patent/KR102586967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임을 개시한다. 본 발명은, 복수개의 리드와, 상기 복수개의 리드 중 서로 인접하는 상기 리드 사이에 배치되어 상기 각 리드를 연결하는 댐바를 포함하고, 상기 댐바는, 서로 인접하는 상기 리드 사이에 배치되며, 상기 리드의 두께와 상이한 두께인 복수개의 댐바바디부와, 상기 복수개의 댐바바디부 중 서로 인접하는 상기 댐바바디부 사이에 배치되며, 상기 댐바바디부의 두께와 상이한 두께인 돌기부를 포함한다.

Description

리드 프레임{Lead frame including grooved lead}
본 발명은 장치에 관한 것으로서, 보다 상세하게는 리드 프레임에 대한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성하고 몰딩재(Molding Materials)등을 이용하여 몰딩한 것을 말한다. 여기서, 상기 리드 프레임이란 반도체 칩의 입출력 패드와 메인 보드에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대의 역할을 동시에 수행하는 재료를 말한다
통상적으로 반도체 패키지는 반도체 칩을 리드 프레임의 다이 패드(pad) 상에 배치하고, 반도체 칩의 전극과 리드 프레임의 리드를 와이어 본딩시킨 후에, 몰딩 수지로 상기 다이 패드와 이너 리드 프레임을 인캡슐레이션(encapsulation)시킴으로써 형성된다. 최근의 추세에 따르면 반도체 패키지는 점점 용량은 대형화되고 크기는 소형화되어 가고 있다.
이때, 리드프레임은 하나의 기판에 복수개가 형성될 수 있으며, 복수개의 리드 프레임은 서로 분리될 수 있다. 이러한 경우 서로 인접하는 리드 프레임 사이를 절단할 때 리드에 변형이 발생하거나 리드의 형성 시 변형이 발생될 수 있다.
이러한 문제를 해결하기 위하여 리드와 연결되는 댐바(Dambar)의 보강구조에 대해서 연구가 활발히 진행되고 있다.
본 발명의 실시예들은 개선된 댐바 구조를 가지는 리드 프레임을 제공하고자 한다.
본 발명의 일 실시예는, 복수개의 리드와, 상기 복수개의 리드 중 서로 인접하는 상기 리드 사이에 배치되어 상기 각 리드를 연결하는 댐바를 포함하고, 상기 댐바는, 서로 인접하는 상기 리드 사이에 배치되며, 상기 리드의 두께와 상이한 두께인 복수개의 댐바바디부와, 상기 복수개의 댐바바디부 중 서로 인접하는 상기 댐바바디부 사이에 배치되며, 상기 댐바바디부의 두께와 상이한 두께인 돌기부를 포함하는 리드 프레임을 개시한다.
본 실시예에 있어서, 상기 돌기부의 상측을 라운드질 수 있다.
본 실시예에 있어서, 상기 돌기부의 두께는 상기 리드의 두께와 상이할 수 있다.
본 실시예에 있어서, 상기 돌기부의 두께는 상기 리드의 두께보다 작을 수 있다.
본 실시예에 있어서, 상기 리드의 부분 중 가장 두꺼운 부분의 두께는, 상기 댐바의 부분 중 가장 두꺼운 부분의 두께와 상이할 수 있다.
본 실시예에 있어서, 상기 리드 부분 중 가장 두꺼운 부분의 두께는 상기 댐바바디부 중 가장 얇은 부분의 두께의 2배일 수 있다.
본 발명의 실시예들에 따른 리드 프레임은 리드의 변형을 방지할 수 있다. 또한, 본 발명의 실시예들에 따른 리드 프레임은 리드의 끝단을 절단 시 발생하는 버를 저감시키는 것이 가능하다. 본 발명의 실시에들에 따른 리드 프레임은 서로 인접하는 리드 프레임의 분리 시 사용되는 블레이드의 수명을 증대시키는 것이 가능하다.
도 1a는 본 발명의 일 실시예에 따른 리드 프레임을 개략적으로 보여주는 평면도이다.
도 1b는 도 1의 E 부분을 확대하여 개략적으로 보여주는 평면도이다.
도 2는 도 1b의 A부분을 확대하여 개략적으로 보여주는 평면도이다.
도 3은 도 2의 B-B´선을 따라 취한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 리드 프레임의 일부를 개략적으로 보여주는 평면도이다.
도 5 도 4의 D-D´선을 따라 취한 단면도이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 리드 프레임의 제조과정을 개략적으로 보여주는 단면도이다.
도 8은 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 단면도이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 평면도이다.
도 10은 본 발명의 일 실시예에 따른 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 단면도이다.
본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1a는 본 발명의 일 실시예에 따른 리드 프레임을 개략적으로 보여주는 평면도이다. 도 1b는 도 1의 E 부분을 확대하여 개략적으로 보여주는 평면도이다. 도 2는 도 1b의 A부분을 확대하여 개략적으로 보여주는 평면도이다. 도 3은 도 2의 B-B´선을 따라 취한 단면도이다.
도 1a 내지 도 3을 참고하면, 리드 프레임(100)은 복수개의 영역으로 구분될 수 있다. 이때, 리드 프레임(100)은 서로 인접하는 영역 사이를 절단하여 복수개의 리드 프레임(100)으로 분리할 수 있다. 이러한 경우 하나의 리드 프레임(100)에는 적어도 하나의 반도체 칩이 하나 배치될 수 있다.
상기와 같은 리드 프레임(100)은 리드(110), 댐바(120), 다이 패드(130), 패드 지지부(140)를 포함할 수 있다. 이러한 리드(110), 댐바(120), 다이 패드(130), 패드 지지부(140) 사이에는 별도의 개구영역(150)이 배치될 수 있다. 이러한 경우 다이 패드(130)는 패드 지지부(140)와 연결되고, 패드 지지부(140)는 댐바(120)와 연결되며, 리드(110)는 댐바(120)와 연결될 수 있다. 이때, 패드 지지부(140)와 리드(110)는 서로 분리된 상태일 수 있다.
리드(110), 댐바(120), 다이 패드(130), 패드 지지부(140)의 형상은, 기저 금속의 소재를 에칭함으로써 형성될 수 있다. 여기서 기저 금속의 소재로는, 철, 철합금, 니켈, 니켈합금, 얼로이42(alloy42), 구리, 구리합금 등이 적용될 수 있다. 기저 금속의 식각을 위한 에칭의 방법으로는, 리드 프레임(100)을 형성하는 습식 식각 방법, 건식 식각 방법 등 통상의 방법이 적용될 수 있는데, 습식 식각 방법은 에칭 물질로 에칭액을 이용하며, 건식 식각 방법은 에칭 물질로 반응성 기체, 이온 등을 이용할 수 있다.
다이 패드(130)는 반도체 칩 등 전자소자가 실장될 부분이다. 다이 패드(130)는 리드 프레임(100)의 일 영역의 중앙부에 위치할 수 있으나, 이에 한정되는 것은 아니다. 다이 패드(130)는 상기 기저 금속이 패터닝되어 형성된 것일 수 있으며, 기저 금속과 동일한 도전성 소재로 이루어질 수 있다.
패드 지지부(140)는 다이 패드(130)를 지지하는 부분일 수 있다. 이때, 패드 지지부(140)는 댐바(120)에 연결될 수 있으며, 댐바(120)는 리드(110)와 연결될 수 있다. 댐바(120)는, 각 리드(110) 사이에 배치되며, 리드(110)를 연결하여 리드(110)를 지지한다.
상기와 같은 댐바(120)의 일부분의 두께는 리드(110)의 두께보다 작을 수 있다. 예를 들면, 댐바(120)의 일부분의 두께는 리드(110)의 두께의 절반일 수 있다. 또한, 댐바(120)의 다른 부분의 두께는 리드(110)의 두께의 절반보다 크고 리드(110)의 두께보다 작을 수 있다. 특히 상기의 경우 댐바(120)는 복수개의 댐바바디부(121)와, 복수개의 댐바바디부(121) 사이에 배치되는 돌기부(122)를 포함할 수 있다. 이때, 돌기부(122)는 적어도 하나 구비될 수 있다. 또한, 돌기부(122)는 댐바(120)에 일체로 형성될 수 있다. 즉, 돌기부(122)는 댐바(120)의 길이 방향을 따라 연장되도록 형성됨으로서 서로 다른 댐바(120) 부분에 배치되는 돌기부(122)는 서로 연결될 수 있다. 이하에서는 설명의 편의를 위하여 댐바바디부(121)는 2개인 제1댐바바디부(121a)와 제2댐바바디부(121b)를 구비하며, 돌기부(122)는 하나 구비되는 경우를 중심으로 상세히 설명하기로 한다.
댐바바디부(121)는 서로 인접하도록 배치될 수 있다. 이때, 댐바바디부(121)는 돌기부(122)를 기준으로 서로 대칭되도록 배치될 수 있다. 댐바바디부(121)의 제3두께(W3)는 상기에서 설명한 것과 같이 리드(110)의 제1두께(W1)보다 작을 수 있다. 예를 들면, 댐바바디부(121)의 제3두께(W3)는 리드(110)의 제1두께(W1)의 1/2일 수 있다. 즉, 리드(110)의 가낭 높은 부분에서 리드 프레임(100)의 하면까지의 제1두께(W1)는 댐바바디부(121)의 가장 낮은 부분에서 리드 프레임(100)의 하면까지의 제3두께(W3)의 2배일 수 있다. 특히 이러한 경우 리드(110)의 상면에서 댐바바디부(121)의 상면까지의 제1거리(H1)는 리드(110)의 제1두께(W1)의 1/2일 수 있다.
또한, 돌기부(122)의 제2두께(W2)는 리드(110)의 제1두께(W1)보다 작을 수 있다. 예를 들면, 돌기부(122)의 최고점은 리드(110)의 최고점보다 낮은 위치에 배치될 수 있다. 특히 리드(110)의 상면에서 돌기부(122)의 최고점까지의 제2거리(H2)는 제1거리(H1)보다 작을 수 있다. 예를 들면, 제2거리(H2)는 제1거리(H1)의 대략 30~40%정도일 수 있다. 즉, 제2거리(H2)가 제1거리(H1)의 40%를 초과하는 경우 돌기부(122)로 인한 댐바(120)의 강성 보강 효과가 줄어듬으로써 리드(110)의 변형을 댐바(120)가 지지하지 못할 수 있다. 또한, 제2거리(H2)가 제1거리(H1)의 30%이하인 경우 돌기부(122)로 인한 소잉(Sawing) 공정 시 발생하는 버(Burr) 또는 블레이드(Blade)의 손상을 저감시키는 것이 다소 어려울 수 있다. 돌기부(122)의 상면의 단면은 라운드질 수 있다. 돌기부(122)는 댐바(120)의 강성을 높일 뿐만 아니라 댐바(120)와 연결되는 리드(110)의 변형을 저감시킬 수 있다. 특히 복수개의 리드(110)는 각 댐바바디부(121)에 연결될 수 있다. 이때, 리드(110)를 제조한 후 리드(110)의 변형이 발생할 수 있다. 이러한 경우 리드(110)의 변형은 댐바(120)가 지지할 수 있다. 특히 돌기부(122)는 댐바(120)의 변형을 저감함으로써 리드(110)의 변형을 저감시킬 수 있다. 상기와 같은 경우 돌기부(122)의 제2두께(W2) 및 리드(110)의 제1두께(W1), 댐바바디부(121)의 두께는 모두 하면으로부터 상면의 일 지점까지의 거리를 의미할 수 있다. 또는 돌기부(122)의 제2두께(W2) 및 리드(110)의 제1두께(W1), 댐바바디부(121)의 두께는 모두 하면으로부터 상면 중 최고점까지의 거리를 의미할 수 있다.
상기와 같은 경우 댐바(120)의 두께가 리드(110)의 제1두께(W1)와 동일한 경우 댐바(120) 자체의 강성은 높아져 리드(110)의 변형을 저감시킬 수 있지만 추후 반도체 패키지의 개별화를 위한 소잉 공정이 원활하게 수행되지 않을 뿐만 아니라 소잉 공정 시 버가 많이 발생할 수 있다. 이러한 경우 소잉 공정 시 발생하는 버로 인해 반도체 패키지가 오염되는 문제가 있을 수 있다.
그러나 상기와 같이 댐바(120)의 일부분을 하프에칭을 수행하고, 댐바(120)의 다른 일부분에는 돌기부(122)를 배치함으로써 소잉 공정 시 발생하는 버를 저감시킴과 동시에 댐바(120)의 강성이 너무 저하되는 것을 방지할 수 있다. 또한, 돌기부(122)의 상단이 라운드지게 형성됨으로써 소잉 공정 시 사용하는 블레이드의 마모를 저감시키는 것이 가능하다. 뿐만 아니라 돌기부(122)의 최상단이 리드(110)의 상단보다 낮은 위치에 배치됨으로써 블레이드가 리드(110)에 먼저 접촉하여 돌기부(122)에 과도한 힘이 집중되거나 돌기부(122)가 휘어짐으로써 돌기부(122)로 인한 댐바(120)의 변형을 저감시키는 것이 가능하다. 리드(110)는 다이 패드(130)와 전기적으로 이격되면서 다이 패드(130) 주변에 배치된다. 리드(110)는 복수로 구성될 수 있으며, 소정의 패턴을 가질 수 있다. 리드(110)는 반도체 칩과 전기적으로 연결되며 또한 외부 회로와 전기적으로 연결될 부분이다. 다이 패드(130)과 리드(110)는 기재로부터 형성될 것일 수 있으며, 동일한 도전성 소재로 이루어질 수 있다.
따라서 상기와 같은 리드 프레임(100)은 리드(110)의 변형을 저감시킬 뿐만 아니라 소잉 공정 시 발생하는 버를 저감시키는 것이 가능하다. 또한, 리드 프레임(100)은 소잉 공정 시 사용하는 블레이드가 제거하여야 하는 부분을 저감시킴으로써 블레이드의 소모를 저감시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 리드 프레임의 일부를 개략적으로 보여주는 평면도이다. 도 5 도 4의 D-D'선을 따라 취한 단면도이다.
도 4를 참고하면, 리드 프레임(100)은 리드(110), 댐바(120), 다이 패드(130) 및 패드 지지부(140)를 포함할 수 있다. 이때, 리드(110), 다이 패드(130) 및 패드 지지부(140)는 상기 도 1 내지 도 3에서 설명한 리드(110), 다이 패드(130) 및 패드 지지부(140)와 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
댐바(120)는 댐바바디부(121), 돌기부(122) 및 버저감부(123)를 포함할 수 있다. 이때, 댐바바디부(121) 및 돌기부(122)는 상기 도 1 내지 도 2에서 설명한 댐바바디부(121) 및 돌기부(122)와 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
버저감부(123)는 댐바(120)에 배치될 수 있다. 이때, 버저감부(123)는 홀 또는 홈 형태일 수 있다. 이하에서는 설명의 편의를 위하여 버저감부(123)는 홀인 경우를 중심으로 상세하 설명하기로 한다.
상기와 같은 버저감부(123)는 복수개 구비될 수 있으며, 복수개의 버저감부(123)는 서로 이격되도록 배치될 수 있다. 이때, 버저감부(123)는 돌기부(122)와 중첩되도록 배치되거나 돌기부(122)와 중첩되지 않도록 배치될 수 있다.
상기와 같은 버저감부(123)의 평면 형상은 다양하게 형성될 수 있다. 예를 들면, 버저감부(123)의 평면 형상은 원형, 다각형, 타원형 등과 원형, 다각형, 타원형을 제외한 비정형 형상일 수 있다. 이러한 버저감부(123)는 소잉 공정 시 발생하는 버를 저감시킬 뿐만 아니라 소잉 공정 시 사용되는 블레이드의 소모를 저감시킬 수 있다.
도 6 및 도 7은 본 발명의 실시예들에 따른 리드 프레임의 제조과정을 개략적으로 보여주는 단면도이다.
도 6 및 도 7을 참고하면, 리드 프레임(100)을 제조하는 경우 플레이트 형태의 기저금속(MB)를 상기에서 설명한 식각 방식을 통하여 식각함으로써 리드 프레임(100)을 제조할 수 있다. 이하에서는 설명의 편의를 위하여 습식 식각 방식을 통하여 리드 프레임(100)을 형성하는 방법을 중심으로 상세히 설명하기로 한다.
기저금속(MB) 상에 포토레지스트(PR)를 배치하고 포토레지스트(PR)를 현상하여 일정한 형태의 패턴을 형성할 수 있다. 이후 포토레지스트(PR) 상에 에칭액공급부(NZ)를 통하여 에칭액을 공급할 수 있다. 도면에 도시되어 있지는 않지만 포토레지스트(PR)는 기저금속(MB) 전면에 서로 이격되도록 배치될 수 있다.
상기와 같이 기저금속(MB)이 에칭되는 경우 도 1a 및 도 1b에 도시된 것과 같이 리드 프레임(100)이 형성될 수 있다. 즉, 리드(110), 댐바(120), 다이 패드(130), 패드 지지부(140)가 형성될 수 있다.
도 8은 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 단면도이다.
도 8을 참고하면, 리드 프레임(100)이 제조한 후 반도체 패키지(10)를 제조할 수 있다. 이때, 반도체 패키지(10)는 다이 패드(130), 리드(110), 반도체 칩(220), 본딩 와이어(230), 몰딩부(240)를 포함할 수 있다.
구체적으로 반도체 패키지(10)는 서로 이격된 다이 패드(130)에 반도체 칩(220)을 실장하여 제조할 수 있다. 예를 들면, 반도체 칩(220)은 접착제(210)를 통하여 다이 패드(130)에 배치될 수 있다. 다른 실시예로써 이 밖의 다양한 방법을 이용하여 반도체 칩(220)을 다이 패드(130)에 실장시킬 수 있음은 물론이다.
다이 패드(130)에 배치된 반도체 칩(220)은 본딩 와이어(230)를 통하여 복수의 리드(110) 각각과 전기적으로 연결될 수 있다. 도시되지는 않았으나, 경우에 따라 반도체 칩(220)은 본딩 와이어(230)를 통해 다이 패드(130)와도 전기적으로 연결될 수 있다. 반도체 칩(220)과 전기적으로 연결되는 다이 패드(130)는 그라운드로서의 기능을 수행할 수도 있다.
상기와 같은 반도체 칩(220)은 몰딩부(240)를 통하여 밀봉될 수 있다. 일 실시예로서 몰딩부(240)는 리드 프레임(100)의 전면에 배치됨으로써 각 리드(110), 댐바(120), 다이 패드(130), 패드 지지부(140)를 차폐할 수 있다. 다른 실시예로서 몰딩부(240)는 각 리드(110)의 일부, 다이 패드(130) 및 패드 지지부(140)의 적어도 일부를 차폐하는 것도 가능하다. 이러한 경우 각 리드(110)의 다른 일부 및 댐바(120)는 외부로 노출된 상태일 수 있다. 이하에서는 설명의 편의를 위하여 몰딩부(240)는 각 리드(110)의 일부, 다이 패드(130) 및 패드 지지부(140)의 적어도 일부를 차폐하는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예로서 몰딩부(240)는 반도체 칩(220)의 상면에만 배치될 수 있다. 이러한 경우 몰딩부(240)는 다이 패드(130)와 함께 반도체 칩(220)을 밀봉할 수 있다. 다른 실시예로서 몰딩부(240)는 반도체 칩(220)의 상면 뿐만 아니라 다이 패드(130)의 하면까지 차폐하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 몰딩부(240)는 반도체 칩(220)의 상면과 다이 패드(130)의 하면을 모두 차폐하는 경우를 중심으로 상세히 설명하기로 한다.
구체적으로, 다이 패드(130)와 반도체 칩(220) 및 복수의 리드(110)의 적어도 일부는 몰딩부(240)에 의해 커버될 수 있다. 몰딩부(240)에 의해 반도체 칩(220)은 물론, 반도체 칩(220)과 복수의 리드(110) 사이의 전기적 연결 등이 외부로부터 보호될 수 있게 된다. 이러한 몰딩부(240)는, 다이 패드(130)와 반도체 칩(220) 및 복수의 리드(110)의 상면 및 하면에 대해 예컨대, EMC(Epoxy Molding Compound)를 이용한 몰딩을 수행함으로써 형성될 수 있다.
상기와 같은 작업은 서로 이격되도록 배치된 다이 패드(130) 각각에 대해서 수행될 수 있다.
상기와 같은 다이 패드(130)의 상면과 리드(110)의 상면은 도면에 도시된 것과 같이 서로 동일한 높이에 배치될 수 있다. 다른 실시예로서 다이 패드(130)의 상면과 리드(110)의 상면은 서로 상이한 높이에 배치될 수 있다. 즉, 다이 패드(130)의 상면 또는 리드(110)의 상면 중 하나는 다이 패드(130)의 상면 또는 리드(110)의 상면 중 다른 하나보다 높은 위치에 배치될 수 있다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 평면도이다. 도 10은 본 발명의 일 실시예에 따른 본 발명의 실시예들에 따른 반도체 패키지의 제조과정을 개략적으로 보여주는 단면도이다.
도 9를 참고하면, 반도체 칩(220)이 배치된 리드 프레임(100)은 댐바(120) 부분이 외부로 노출될 수 있다. 이러한 댐바(120) 부분을 블레이드(CU)를 통하여 절단하는 소잉 공정을 통하여 하나의 반도체 패키지(10)를 생성할 수 있다.
구체적으로 블레이드(CU)를 댐바(120) 부분에 배치한 후 블레이드(CU)를 회전하거나 왕복 운동함으로써 댐바(120) 부분을 제거하여 절단할 수 있다. 이때, 블레이드(CU)는 리드(110)의 적어도 일부분을 제거할 수 있다. 상기와 같은 경우 블레이드(CU)에 의한 커팅라인(CL)이 댐바(120)에 배치되거나 리드(110) 상에 배치될 수 있다.
상기와 같은 경우 댐바(120)에 배치된 돌기부(122)를 통하여 리드 프레임(100)의 제조 시 리드(110)의 뒤틀림 등의 변형을 저감시킬 수 있다. 또한, 블레이드(CU)를 사용하는 소잉 공정 시 댐바(120) 부분의 댐바바디부(121)의 두께가 리드(110)의 두께보다 작으므로 발생하는 버를 저감시키는 것이 가능하다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되었지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위에는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.
10: 반도체 패키지
110: 리드
121: 댐바바디부
122: 돌기부
123: 버저감부
130: 다이 패드
140: 패드 지지부
210: 접착제
220: 반도체 칩
230: 본딩 와이어

Claims (6)

  1. 복수개의 리드;
    상기 복수개의 리드 중 서로 인접하는 상기 리드 사이에 배치되어 상기 각 리드를 연결하는 댐바;를 포함하고,
    상기 댐바는,
    서로 인접하는 상기 리드 사이에 배치되며, 상기 리드의 두께와 상이한 두께인 복수개의 댐바바디부; 및
    상기 복수개의 댐바바디부 중 서로 인접하는 상기 댐바바디부 사이에 배치되며, 상기 댐바바디부의 두께와 상이한 두께인 돌기부;를 포함하고,
    상기 돌기부의 상부는 상측으로 볼록하며, 상기 돌기부의 상부는 라운지고, 상기 리드의 상면으로부터 상기 돌기부의 최고점까지의 거리는 상기 리드의 상면으로부터 상기 댐바바디부의 최저점까지의 거리의 30%를 초과하면서 40%이하의 범위인 리드 프레임.
  2. 제 1 항에 있어서,
    상기 리드와 연결되며 서로 이격되는 복수개의 다이패드;를 더 포함하고,
    상기 댐바는 서로 인접하는 상기 다이패드 사이에 연장되도록 배치되는 리드 프레임.
  3. 제 1 항에 있어서,
    상기 돌기부의 두께는 상기 리드의 두께와 상이한 리드 프레임.
  4. 제 3 항에 있어서,
    상기 돌기부의 두께는 상기 리드의 두께보다 작은 리드 프레임.
  5. 제 1 항에 있어서,
    상기 리드의 부분 중 가장 두꺼운 부분의 두께는, 상기 댐바의 부분 중 가장 두꺼운 부분의 두께와 상이한, 리드 프레임.
  6. 제 5 항에 있어서,
    상기 리드 부분 중 가장 두꺼운 부분의 두께는 상기 댐바바디부 중 가장 얇은 부분의 두께의 2배인 리드 프레임.
KR1020220042148A 2022-04-05 2022-04-05 리드 프레임 KR102586967B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220042148A KR102586967B1 (ko) 2022-04-05 2022-04-05 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220042148A KR102586967B1 (ko) 2022-04-05 2022-04-05 리드 프레임

Publications (1)

Publication Number Publication Date
KR102586967B1 true KR102586967B1 (ko) 2023-10-11

Family

ID=88295031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220042148A KR102586967B1 (ko) 2022-04-05 2022-04-05 리드 프레임

Country Status (1)

Country Link
KR (1) KR102586967B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135409A (ja) * 2013-01-11 2014-07-24 Mitsui High Tec Inc リードフレーム
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法
KR20160094280A (ko) * 2015-01-30 2016-08-09 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135409A (ja) * 2013-01-11 2014-07-24 Mitsui High Tec Inc リードフレーム
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法
KR20160094280A (ko) * 2015-01-30 2016-08-09 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US7795715B2 (en) Leadframe based flash memory cards
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
TWI431738B (zh) 半導體裝置之製造方法
JP5232394B2 (ja) 半導体装置の製造方法
SG173394A1 (en) Integrated circuit leadframe and fabrication method therefor
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
WO2006091940A1 (en) Integrated circuit package with lead stops
KR0179834B1 (ko) 컬럼형 패키지
US8153478B2 (en) Method for manufacturing integrated circuit package system with under paddle leadfingers
KR102586967B1 (ko) 리드 프레임
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR102563273B1 (ko) 반도체 패키지의 제조 방법
KR102605702B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
KR0179922B1 (ko) 직립형 패키지
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100290783B1 (ko) 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지
JP2002026168A (ja) 半導体装置およびその製造方法
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR20020009885A (ko) 반도체패키지용 리드프레임

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant