JP5232394B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5232394B2 JP5232394B2 JP2007049654A JP2007049654A JP5232394B2 JP 5232394 B2 JP5232394 B2 JP 5232394B2 JP 2007049654 A JP2007049654 A JP 2007049654A JP 2007049654 A JP2007049654 A JP 2007049654A JP 5232394 B2 JP5232394 B2 JP 5232394B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- support portion
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
本発明は、半導体装置の製造方法に関する。
電子機器の小型化に伴い、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置の需要が高まっている。
ＱＦＮが適用された半導体装置は、たとえば、ＭＡＰ（Molded Array Packaging）方式により作製される。ＭＡＰ方式では、リードフレーム上で複数の半導体チップが封止樹脂により一括して封止された後、１つの半導体チップを備える半導体装置の個体に切り分けられる。
ＱＦＮが適用された半導体装置は、たとえば、ＭＡＰ（Molded Array Packaging）方式により作製される。ＭＡＰ方式では、リードフレーム上で複数の半導体チップが封止樹脂により一括して封止された後、１つの半導体チップを備える半導体装置の個体に切り分けられる。
リードフレームは、たとえば、銅からなる。このリードフレームは、格子状の支持部を備えている。支持部に取り囲まれる各矩形状領域内には、矩形状のダイパッドと、複数のリードとが形成されている。リードは、ダイパッドの周囲に配置されている。各リードは、基端部が支持部に接続され、遊端部がダイパッドに向けて延びる長尺形状に形成されている。
各ダイパッド上に半導体チップがダイボンディングされた後、各半導体チップに形成されている端子とその周囲のリードの上面とがボンディングワイヤを介して接続（ワイヤボンディング）される。すべての半導体チップのワイヤボンディングが完了すると、リードフレームが成形金型にセットされ、そのリードフレーム上のすべての半導体チップが一括して樹脂により封止される。その後、支持部上に設定されたダイシングラインに沿って、ダイシングソーがリードフレームの下面側から入れられ、支持部および支持部上の封止樹脂が除去される。これにより、各リードが支持部から切り離されて、半導体装置の個体が得られる。
この半導体装置では、各リードの下面が封止樹脂の下面に露出しており、各リードの下面を実装基板（配線基板）上のランドに接合させることにより、実装基板への半導体装置の実装が達成される。ＱＦＮが適用された半導体装置では、封止樹脂の側面からのリードの延伸がないので、ＱＦＰ（Quad Flat Package）が適用された半導体装置と比較して、実装面積を大幅に低減することができる。
特開２００１−２５７３０４号公報
ところが、ダイシングソーにより各リードが支持部から切り離される際に、リードの材料である銅がつられて延び、リードの端部に下方に延びるばりを生じることがある。このようなばりが生じていると、ばりが実装基板上のランドに当接して、そのばりの部分で半導体装置が実装基板から浮き上がり、それに加えてリフロー時の実装基板の熱反りにより、リードとランドとの接続不良などの実装不良を生じるおそれがある。
そこで、本発明の目的は、リードにばりが生じるのを防止することができる、半導体装置の製造方法を提供することである。
前記の目的を達成するための請求項１記載の発明は、ダイパッドと、前記ダイパッドの周囲に配置されて、前記ダイパッドとの対向方向に延びるリードと、前記リードの前記ダイパッドから遠い側の端部が接続された支持部とを一体的に備えるリードフレームを用いて、半導体装置を製造する方法であって、前記ダイパッド上に半導体チップをダイボンディングし、前記半導体チップと前記リードとをボンディングワイヤで電気的に接続するボンディング工程と、前記ボンディング工程後、前記リードにおける前記ボンディングワイヤが接続される第１面と反対側の第２面および前記支持部における前記第２面に連続する面が封止樹脂から露出するように、前記半導体チップを前記リードフレームとともに前記封止樹脂により封止する封止工程と、前記支持部上の前記封止樹脂を除去し、前記封止樹脂における前記リードが露出する面と反対側の面から前記支持部に達する溝を形成する溝形成工程と、前記溝にエッチング液を供給して、前記支持部をエッチングにより除去する支持部除去工程とを含む、半導体装置の製造方法である。
この方法では、半導体チップのダイボンディングの後、半導体チップにボンディングワイヤの一端が接続され、その他端がリードフレームのリードの第１面に接続されることにより、半導体チップとリードとの電気的な接続が達成される。その後、リードの第１面と反対側の第２面および支持部におけるリードの第２面に連続する面が封止樹脂から露出するように、半導体チップがリードフレームとともに封止樹脂により封止される。次いで、支持部上の封止樹脂が除去され、封止樹脂におけるリードが露出する面と反対側の面から支持部に達する溝が形成される。そして、その溝にエッチング液が供給される。溝が支持部に達しているので、溝にエッチング液が供給されると、そのエッチング液によって支持部がエッチングされる。このエッチングにより支持部が除去され、各リードが個片化することによって、半導体チップ、ダイパッド、リードおよび封止樹脂を備える半導体装置の個体が得られる。
このように、支持部をエッチングにより除去し、リードを支持部から切り離すためにダ
イシングブレードを用いないことにより、各リードにおけるばりの発生を防止することが
できる。
また、請求項２記載の発明は、前記支持部除去工程は、前記リードの前記ダイパッドから遠い側の端部に前記第１面から前記ダイパッドへ向かって凹状に拡がって前記第２面に至る端面が形成されるまで、前記支持部だけでなく、前記リードもエッチングする工程を含む、請求項１に記載の半導体装置の製造方法である。
イシングブレードを用いないことにより、各リードにおけるばりの発生を防止することが
できる。
また、請求項２記載の発明は、前記支持部除去工程は、前記リードの前記ダイパッドから遠い側の端部に前記第１面から前記ダイパッドへ向かって凹状に拡がって前記第２面に至る端面が形成されるまで、前記支持部だけでなく、前記リードもエッチングする工程を含む、請求項１に記載の半導体装置の製造方法である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の図解的な断面図である。
半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、この半導体チップ２を支持するダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する封止樹脂５とを備えている。
図１は、本発明の一実施形態に係る半導体装置の図解的な断面図である。
半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、この半導体チップ２を支持するダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する封止樹脂５とを備えている。
半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド３上にダイボンディングされている。また、半導体チップ２の表面には、複数個のパッド（図示せず）が、配線層の一部を表面保護膜から露出させることにより形成されている。各パッドは、金細線からなるボンディングワイヤ６を介して、リード４と電気的に接続されている。
ダイパッド３およびリード４は、後述するように、金属薄板から形成される。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。
本体部７は、その下面７Ａが封止樹脂５の下面５Ａから露出している。この封止樹脂５の下面５Ａから露出する本体部７の下面７Ａには、たとえば、半田めっき層（図示せず）が形成されている。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。
本体部７は、その下面７Ａが封止樹脂５の下面５Ａから露出している。この封止樹脂５の下面５Ａから露出する本体部７の下面７Ａには、たとえば、半田めっき層（図示せず）が形成されている。
抜け止め部８は、下面側からのエッチング加工により、本体部７よりも薄く形成されている。抜け止め部８の上面は、本体部７の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部８の下方に封止樹脂５が回り込むから、ダイパッド３の封止樹脂５からの抜け防止が図られる。なお、図１には示されないが、抜け止め部８の各角部から後述する吊りリード２３が延びている。
リード４は、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に等間隔に配置されている。
各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。そして、各リード４は、本体部９と、抜け止め部１０とを一体的に備えている。
各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。そして、各リード４は、本体部９と、抜け止め部１０とを一体的に備えている。
本体部９は、その下面９Ａが封止樹脂５の下面５Ａから露出している。封止樹脂５の下面５Ａから露出する本体部９の下面９Ａには、半田めっき層（図示せず）が形成されており、この下面９Ａは、実装基板（配線基板）上のランドに半田接合される外部端子として機能する。一方、本体部９の上面９Ｂは、封止樹脂５内に封止されている。この本体部９の上面９Ｂは、インナーリードとしての役割を担い、ボンディングワイヤ６が接続されている。
本体部９の抜け止め部１０側と反対側の端部には、断面略１／４円形状の凹部１１が形成されている。これにより、リード４は、ダイパッド３から遠い側の端部に、略１／４円筒状の端面を有している。
抜け止め部１０は、下面側からのエッチング加工により、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。
抜け止め部１０は、下面側からのエッチング加工により、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。
なお、抜け止め部８，１０は、エッチング加工に限らず、下面側からの潰し加工によって形成されてもよい。
図２は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置１は、後述するように、リードフレーム２１を用いたＭＡＰ方式により製造される。
図２は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置１は、後述するように、リードフレーム２１を用いたＭＡＰ方式により製造される。
リードフレーム２１は、金属（たとえば、銅、４２アロイなど）の薄板を加工することにより形成される。このリードフレーム２１は、格子状の支持部２２と、支持部２２に取り囲まれる各矩形領域内に配置されるダイパッド３と、ダイパッド３の周囲に配置される複数のリード４とを一体的に備えている。
ダイパッド３は、各角部と支持部２２との間に架設される吊りリード２３によって支持されている。
ダイパッド３は、各角部と支持部２２との間に架設される吊りリード２３によって支持されている。
各リード４は、ダイパッド３側と反対側の端部が支持部２２に接続されている。互いに隣り合うダイパッド３の間において、一方のダイパッド３の周囲に配置される各リード４と他方のダイパッド３の周囲に配置される各リード４とは、リード４の長手方向に支持部２２を挟んで対向し、一直線状に延びている。
図３Ａ〜３Ｆは、半導体装置１の製造工程を順に示す図解的な断面図である。
図３Ａ〜３Ｆは、半導体装置１の製造工程を順に示す図解的な断面図である。
半導体装置１の製造工程では、図３Ａに示すように、まず、リードフレーム２１のダイパッド３上に、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤（図示せず）を介して、半導体チップ２がダイボンディングされる。つづいて、ボンディングワイヤ６の一端が半導体チップ２のパッドに接続され、ボンディングワイヤ６の他端がリード４の本体部９の上面９Ｂに接続（ワイヤボンディング）される。
なお、図３Ａにおいて、リードフレーム２１は、その切断面のみが示されている。
すべての半導体チップ２のワイヤボンディングが完了すると、図３Ｂに示すように、リードフレーム２１が成形金型にセットされ、リードフレーム２１上のすべての半導体チップ２がリードフレーム２１とともに封止樹脂３１により一括して封止される。このとき、封止樹脂３１は、その下面３１Ａからダイパッド３の本体部７の下面７Ａ、リード４の本体部９の下面９Ａおよびこれに連続する支持部２２の下面２２Ａが露出するように形成される。そして、封止樹脂３１から露出するリードフレーム２１の下面に半田めっき層（図示せず）が形成される。
すべての半導体チップ２のワイヤボンディングが完了すると、図３Ｂに示すように、リードフレーム２１が成形金型にセットされ、リードフレーム２１上のすべての半導体チップ２がリードフレーム２１とともに封止樹脂３１により一括して封止される。このとき、封止樹脂３１は、その下面３１Ａからダイパッド３の本体部７の下面７Ａ、リード４の本体部９の下面９Ａおよびこれに連続する支持部２２の下面２２Ａが露出するように形成される。そして、封止樹脂３１から露出するリードフレーム２１の下面に半田めっき層（図示せず）が形成される。
次に、図３Ｃに示すように、こうして得られる構造物の下面（ダイパッド３の本体部７の下面７Ａ、リード４の本体部９の下面９Ａ、支持部２２の下面２２Ａおよびこれらを露出させる封止樹脂３１の下面３１Ａ）に、ダイシングテープ３２が貼り付けられる。
その後、図３Ｄに示すように、リードフレーム２１の支持部２２上に設定されたダイシングラインに沿って、ダイシングソー３３が封止樹脂３１の上面３１Ｂ側から入れられ、支持部２２上の封止樹脂３１および支持部２２の一部が除去される。ダイシングソー３３は、支持部２２を貫通せず、いわゆるハーフカットにより、支持部２２の下面２２Ａ側の一部が残存する。
その後、図３Ｄに示すように、リードフレーム２１の支持部２２上に設定されたダイシングラインに沿って、ダイシングソー３３が封止樹脂３１の上面３１Ｂ側から入れられ、支持部２２上の封止樹脂３１および支持部２２の一部が除去される。ダイシングソー３３は、支持部２２を貫通せず、いわゆるハーフカットにより、支持部２２の下面２２Ａ側の一部が残存する。
これにより、図３Ｅに示すように、封止樹脂３１の上面３１Ｂから支持部２２に達する溝３４がダイシングラインに沿って形成される。
その後、図３Ｆに示すように、溝３４にエッチング液が供給される。溝３４が支持部に達しているので、溝３４にエッチング液が供給されると、そのエッチング液によって支持部２２がエッチングされる。このエッチングは、下方向だけでなく、これと直交する横方向にも進行する。そのため、支持部２２だけでなく、リード４および吊りリード２３の一部もエッチングされる。この結果、エッチングにより支持部２２が除去された時点で、各リード４が個片化し、各リード４は、ダイパッド３側と反対側の端部に断面略１／４円形状の凹部１１を有する。また、各吊りリード２３の支持部２２からの切り離しが達成される。その結果、半導体チップ２、ダイパッド３、リード４および封止樹脂５を備える半導体装置１の個体が得られる。
その後、図３Ｆに示すように、溝３４にエッチング液が供給される。溝３４が支持部に達しているので、溝３４にエッチング液が供給されると、そのエッチング液によって支持部２２がエッチングされる。このエッチングは、下方向だけでなく、これと直交する横方向にも進行する。そのため、支持部２２だけでなく、リード４および吊りリード２３の一部もエッチングされる。この結果、エッチングにより支持部２２が除去された時点で、各リード４が個片化し、各リード４は、ダイパッド３側と反対側の端部に断面略１／４円形状の凹部１１を有する。また、各吊りリード２３の支持部２２からの切り離しが達成される。その結果、半導体チップ２、ダイパッド３、リード４および封止樹脂５を備える半導体装置１の個体が得られる。
このように、本実施形態によれば、支持部２２をエッチングにより除去し、リード４および吊りリード２３を支持部２２から切り離すためにダイシングブレードを用いないので、各リード４および吊りリード２３におけるばりの発生を防止することができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することが可能である。たとえば、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することが可能である。たとえば、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体チップ
３ ダイパッド
４ リード
５ 封止樹脂
６ ボンディングワイヤ
９ 本体部
９Ａ 下面（第２面）
９Ｂ 上面（第１面）
２１ リードフレーム
２２ 支持部
２２Ａ 下面
３１ 封止樹脂
３１Ｂ 上面
３４ 溝
２ 半導体チップ
３ ダイパッド
４ リード
５ 封止樹脂
６ ボンディングワイヤ
９ 本体部
９Ａ 下面（第２面）
９Ｂ 上面（第１面）
２１ リードフレーム
２２ 支持部
２２Ａ 下面
３１ 封止樹脂
３１Ｂ 上面
３４ 溝
Claims (2)
- ダイパッドと、前記ダイパッドの周囲に配置されて、前記ダイパッドとの対向方向に延びるリードと、前記リードの前記ダイパッドから遠い側の端部が接続された支持部とを一体的に備えるリードフレームを用いて、半導体装置を製造する方法であって、
前記ダイパッド上に半導体チップをダイボンディングし、前記半導体チップと前記リードとをボンディングワイヤで電気的に接続するボンディング工程と、
前記ボンディング工程後、前記リードにおける前記ボンディングワイヤが接続される第１面と反対側の第２面および前記支持部における前記第２面に連続する面が封止樹脂から露出するように、前記半導体チップを前記リードフレームとともに前記封止樹脂により封止する封止工程と、
前記支持部上の前記封止樹脂を除去し、前記封止樹脂における前記リードが露出する面と反対側の面から前記支持部に達する溝を形成する溝形成工程と、
前記溝にエッチング液を供給して、前記支持部をエッチングにより除去する支持部除去工程とを含む、半導体装置の製造方法。 - 前記支持部除去工程は、前記リードの前記ダイパッドから遠い側の端部に前記第１面から前記ダイパッドへ向かって凹状に拡がって前記第２面に至る端面が形成されるまで、前記支持部だけでなく、前記リードもエッチングする工程を含む、請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007049654A JP5232394B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007049654A JP5232394B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008218469A JP2008218469A (ja) | 2008-09-18 |
| JP2008218469A5 JP2008218469A5 (ja) | 2010-03-18 |
| JP5232394B2 true JP5232394B2 (ja) | 2013-07-10 |
Family
ID=39838216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007049654A Active JP5232394B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5232394B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5010716B2 (ja) | 2010-01-29 | 2012-08-29 | 株式会社東芝 | Ｌｅｄパッケージ |
| JP2011159767A (ja) | 2010-01-29 | 2011-08-18 | Toshiba Corp | Ｌｅｄパッケージ及びその製造方法 |
| JP5383611B2 (ja) * | 2010-01-29 | 2014-01-08 | 株式会社東芝 | Ｌｅｄパッケージ |
| JP4951090B2 (ja) | 2010-01-29 | 2012-06-13 | 株式会社東芝 | Ｌｅｄパッケージ |
| JP5010693B2 (ja) | 2010-01-29 | 2012-08-29 | 株式会社東芝 | Ｌｅｄパッケージ |
| MY155671A (en) * | 2010-01-29 | 2015-11-13 | Toshiba Kk | LED package and method for manufacturing same |
| JP2011165833A (ja) | 2010-02-08 | 2011-08-25 | Toshiba Corp | Ｌｅｄモジュール |
| JP2011216615A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
| KR101450216B1 (ko) * | 2012-08-24 | 2014-10-14 | 주식회사 씨티랩 | 반도체 소자 구조물을 제조하는 방법 |
| JP7144157B2 (ja) | 2018-03-08 | 2022-09-29 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP7089388B2 (ja) * | 2018-03-29 | 2022-06-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304705B2 (ja) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | チップキャリアの製造方法 |
| JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2001320007A (ja) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
| JP3679687B2 (ja) * | 2000-06-08 | 2005-08-03 | 三洋電機株式会社 | 混成集積回路装置 |
| JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4159348B2 (ja) * | 2002-12-20 | 2008-10-01 | 三洋電機株式会社 | 回路装置の製造方法 |
| US7553700B2 (en) * | 2004-05-11 | 2009-06-30 | Gem Services, Inc. | Chemical-enhanced package singulation process |
-
2007
- 2007-02-28 JP JP2007049654A patent/JP5232394B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008218469A (ja) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5232394B2 (ja) | 半導体装置の製造方法 | |
| JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
| JP7228063B2 (ja) | 半導体装置 | |
| US20060001130A1 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP4860939B2 (ja) | 半導体装置 | |
| US8981575B2 (en) | Semiconductor package structure | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20110241187A1 (en) | Lead frame with recessed die bond area | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP6909630B2 (ja) | 半導体装置 | |
| US20180269135A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| KR20130023432A (ko) | 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법 | |
| JP5499437B2 (ja) | モールドパッケージ | |
| JP4207791B2 (ja) | 半導体装置 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JP2005191158A (ja) | 半導体装置及びその製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JP2008235557A (ja) | リードフレームおよび半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| US8399967B2 (en) | Package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |