JP2011216615A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011216615A JP2011216615A JP2010082305A JP2010082305A JP2011216615A JP 2011216615 A JP2011216615 A JP 2011216615A JP 2010082305 A JP2010082305 A JP 2010082305A JP 2010082305 A JP2010082305 A JP 2010082305A JP 2011216615 A JP2011216615 A JP 2011216615A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- lead frame
- dicing blade
- etching
- batch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】エッチングによる封止樹脂及びリードフレームに対する悪影響を抑制しつつ、リードフレームの切断面に金属バリを残留させないようにする。
【解決手段】リードフレーム５に複数の電子部品（例えば半導体チップ１０）を搭載し、電子部品とともにリードフレーム５を封止樹脂６で一括して封入し、一括封入ブロック１を形成する。次に、一括封入ブロック１を片面１ａ側からリードフレーム５が切断される深さまでダイシングブレード（例えば第１のダイシングブレード）で第１の切断を行う。次に、第１の切断によってリードフレーム５の切断面に生じた金属バリ３をエッチングにより除去する。次に、第１の切断の続きの第２の切断をダイシングブレード（例えば第２のダイシングブレード）で行うことにより、一括封入ブロック１を、電子部品をそれぞれ有する電子装置（例えば半導体パッケージ）に個片化する。
【選択図】図２
【解決手段】リードフレーム５に複数の電子部品（例えば半導体チップ１０）を搭載し、電子部品とともにリードフレーム５を封止樹脂６で一括して封入し、一括封入ブロック１を形成する。次に、一括封入ブロック１を片面１ａ側からリードフレーム５が切断される深さまでダイシングブレード（例えば第１のダイシングブレード）で第１の切断を行う。次に、第１の切断によってリードフレーム５の切断面に生じた金属バリ３をエッチングにより除去する。次に、第１の切断の続きの第２の切断をダイシングブレード（例えば第２のダイシングブレード）で行うことにより、一括封入ブロック１を、電子部品をそれぞれ有する電子装置（例えば半導体パッケージ）に個片化する。
【選択図】図２
Description
本発明は、半導体装置の製造方法に関する。
半導体パッケージ（半導体装置）の製造方法としては、例えば、以下の方法がある。先ず、リードフレームの複数のダイパッドの上にそれぞれ半導体チップを搭載する。リードフレームは、ダイパッドの他に、リードとなるリード構成部も含んでいる。次に、リードフレームと複数の半導体チップとを封止樹脂で一括して封入することにより、一括封入ブロックを形成する。この一括封入ブロックは、それぞれ半導体チップを有する複数の半導体パッケージを含む。次に、この一括封入ブロックにおける個々の半導体パッケージの境界部をダイシングにより切断することによって、半導体パッケージを個片化する。
ここで、リード構成部は、一括封入ブロックにおいては、隣り合う半導体パッケージ間に亘って延在するように封止樹脂内に埋め込まれている。そして、リード構成部は、個片化によって個々の半導体パッケージの境界部において切断され、個々の半導体パッケージ内にリードとして残される。
ここで、リード構成部は、一括封入ブロックにおいては、隣り合う半導体パッケージ間に亘って延在するように封止樹脂内に埋め込まれている。そして、リード構成部は、個片化によって個々の半導体パッケージの境界部において切断され、個々の半導体パッケージ内にリードとして残される。
半導体パッケージの個片化の際には、リードフレームの切断面に金属バリが発生することがある。この金属バリは、リードフレームを構成する金属材料からなり、例えば、半導体パッケージの切断面に沿って延在する。このため、金属バリが長いと、複数のリード間のショートが発生することがある。また、何らかの原因により金属バリが落下した場合には、半導体パッケージを実装基板上に実装する際に、半導体パッケージ或いは実装基板における何れかの導体間のショートを引き起こす可能性がある。
そのような金属バリの発生を抑制する技術が特許文献１に記載されている。特許文献１の技術では、ダイシングブレードが一括封入ブロックのリードフレームに達するまで封止樹脂を切断した段階でダイシングを終了し、その後、エッチングによりリード構成部を切断することによって、半導体パッケージを個片化する。
しかしながら、特許文献１の技術では、リード構成部をエッチングにより切断するため、半導体パッケージがエッチング液に長時間浸かることになる。そのため、エッチング液が封止樹脂及びリードフレームに対して悪影響を与えることがある。具体的には、例えば、エッチング液が封止樹脂にダメージを与えたり、封止樹脂とリードフレームとの間に剥離を生じさせたり、リードフレームを変色させたり、リードフレームの切断面を部分的に後退させてしまったりすることがある。
このように、エッチングによる封止樹脂及びリードフレームに対する悪影響を抑制しつつ、リードフレームの切断面に金属バリを残留させないようにすることは困難だった。
本発明は、リードフレームの一方の面に複数の電子部品を搭載し、前記複数の電子部品とともに前記リードフレームを封止樹脂で一括して封入することにより、一括封入ブロックを形成する工程と、
前記一括封入ブロックを前記リードフレームが切断される深さまでダイシングブレードで切断する工程と、
前記切断によって前記リードフレームの切断面に生じた金属バリをエッチングにより除去する工程と、
を有し、
前記一括封入ブロックを少なくとも１つ以上の前記電子部品をそれぞれ有する個々の電子装置に個片化することを特徴とする電子装置の製造方法を提供する。
前記一括封入ブロックを前記リードフレームが切断される深さまでダイシングブレードで切断する工程と、
前記切断によって前記リードフレームの切断面に生じた金属バリをエッチングにより除去する工程と、
を有し、
前記一括封入ブロックを少なくとも１つ以上の前記電子部品をそれぞれ有する個々の電子装置に個片化することを特徴とする電子装置の製造方法を提供する。
この製造方法によれば、ダイシングブレードによる切断でリードフレームの切断面に生じた金属バリを、エッチングにより除去する。よって、複数のリード間のショートの発生を抑制することができる。また、電子装置を実装基板上に実装する際に、電子装置或いは実装基板における何れかの導体間のショートの発生を抑制できる。また、エッチングは、金属バリを除去するのに必要な時間だけ行えば良いため、エッチングによりリードを切断する場合と比べて、エッチングを短時間にすることができる。よって、エッチングによる封止樹脂及びリードフレームへの悪影響を抑制することができる。要するに、エッチングによる封止樹脂及びリードフレームに対する悪影響を抑制しつつ、リードフレームの切断面に金属バリを残留させないようにすることができる。
また、本発明は、リードフレームの一方の面に複数の電子部品を搭載し、前記複数の電子部品とともに前記リードフレームを封止樹脂で一括して封入することにより、前記リードフレームの他方の面が片面に露出した一括封入ブロックを形成する工程と、
前記一括封入ブロックを前記片面側から前記リードフレームが切断される深さまでダイシングブレードで第１の切断を行う工程と、
前記第１の切断によって前記リードフレームの切断面に生じた金属バリをエッチングにより除去する工程と、
前記第１の切断の続きの第２の切断をダイシングブレードで行うことにより、前記一括封入ブロックを少なくとも１つ以上の前記電子部品をそれぞれ有する個々の電子装置に個片化する工程と、
を有することを特徴とする電子装置の製造方法を提供する。
前記一括封入ブロックを前記片面側から前記リードフレームが切断される深さまでダイシングブレードで第１の切断を行う工程と、
前記第１の切断によって前記リードフレームの切断面に生じた金属バリをエッチングにより除去する工程と、
前記第１の切断の続きの第２の切断をダイシングブレードで行うことにより、前記一括封入ブロックを少なくとも１つ以上の前記電子部品をそれぞれ有する個々の電子装置に個片化する工程と、
を有することを特徴とする電子装置の製造方法を提供する。
本発明によれば、エッチングによる封止樹脂及びリードフレームに対する悪影響を抑制しつつ、リードフレームの切断面に金属バリを残留させないようにすることができる。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は一括封入ブロック１の斜視図、図２は一括封入ブロック１の側断面図であり、図３（ａ）のＢ−Ｂ線に沿った断面を示す。図３は一括封入ブロック１の一部分を示す平面図であり、このうち（ａ）は封止樹脂６の図示を省略した図であり、（ｂ）は封止樹脂６の外形を二点鎖線で示し、且つ、切断線１ｂ、１ｃの位置を示した図である。図４は一括封入ブロック１上に保護膜２を形成した状態を示す側断面図である。図５は第１の切断を行う状態を示す側断面図である。図６は第１の切断によりリードフレーム５の切断面に生じた金属バリ３を示す図であり、図５の切断線１ｂに沿った断面を示す（ただし、第１のダイシングブレード７は図示していない）。図７はエッチングにより金属バリ３を除去した状態を示す側断面図、図８は図７のＡ−Ａ矢視断面図である。図９は一括封入ブロック１上の保護膜２を除去した状態を示す側断面図である。図１０は第２の切断を行う状態を示す側断面図である。図１１は一括封入ブロック１が個々の半導体パッケージ４に個片化された状態を示す側断面図である。
図１は一括封入ブロック１の斜視図、図２は一括封入ブロック１の側断面図であり、図３（ａ）のＢ−Ｂ線に沿った断面を示す。図３は一括封入ブロック１の一部分を示す平面図であり、このうち（ａ）は封止樹脂６の図示を省略した図であり、（ｂ）は封止樹脂６の外形を二点鎖線で示し、且つ、切断線１ｂ、１ｃの位置を示した図である。図４は一括封入ブロック１上に保護膜２を形成した状態を示す側断面図である。図５は第１の切断を行う状態を示す側断面図である。図６は第１の切断によりリードフレーム５の切断面に生じた金属バリ３を示す図であり、図５の切断線１ｂに沿った断面を示す（ただし、第１のダイシングブレード７は図示していない）。図７はエッチングにより金属バリ３を除去した状態を示す側断面図、図８は図７のＡ−Ａ矢視断面図である。図９は一括封入ブロック１上の保護膜２を除去した状態を示す側断面図である。図１０は第２の切断を行う状態を示す側断面図である。図１１は一括封入ブロック１が個々の半導体パッケージ４に個片化された状態を示す側断面図である。
本実施形態に係る電子装置の製造方法では、以下の工程を行う。先ず、リードフレーム５の一方の面２１に複数の電子部品（例えば、半導体チップ１０）を搭載し、複数の電子部品とともにリードフレーム５を封止樹脂６で一括して封入することにより、リードフレーム５の他方の面２２が片面１ａに露出した一括封入ブロック１を形成する。次に、一括封入ブロック１を片面１ａ側からリードフレーム５が切断される深さまでダイシングブレード（例えば、第１のダイシングブレード７）で第１の切断を行う。次に、第１の切断によってリードフレーム５の切断面に生じた金属バリ３をエッチングにより除去する。次に、第１の切断の続きの第２の切断をダイシングブレード（例えば、第２のダイシングブレード８）で行うことにより、一括封入ブロック１を少なくとも１つ以上の電子部品をそれぞれ有する個々の電子装置（例えば、半導体パッケージ４）に個片化する。以下、詳細に説明する。
先ず、図１乃至図３に示すように、一括封入ブロック１を形成する。
このためには、先ず、リードフレーム５（図２及び図３参照）を準備する。このリードフレーム５は、それぞれ半導体チップ１０が搭載される複数のダイパッド５ｂと、リードとなるリード構成部５ａと、を含んでいる。次に、リードフレーム５のダイパッド５ｂ上にそれぞれ半導体チップ１０を搭載する。すなわち、リードフレーム５の一方の面２１（図２では下面）に複数の半導体チップ１０を搭載する。次に、半導体チップ１０をボンディングワイヤ１１を介してリード構成部５ａに対してワイヤボンディングする。次に、複数の半導体チップ１０及びボンディングワイヤ１１とともにリードフレーム５を封止樹脂６で一括して封入する。ここで、封止樹脂６による封止は、一括封入ブロック１の片面１ａからリードフレーム５の他方の面２２（図２では上面）が露出するように行う。
これにより、一括封入ブロック１が得られる。なお、この一括封入ブロック１は、後に、格子状の切断線１ｂ、１ｃ（図１、図３）に沿って切断されて、個々の半導体パッケージ４（図１１）に個片化される。
このためには、先ず、リードフレーム５（図２及び図３参照）を準備する。このリードフレーム５は、それぞれ半導体チップ１０が搭載される複数のダイパッド５ｂと、リードとなるリード構成部５ａと、を含んでいる。次に、リードフレーム５のダイパッド５ｂ上にそれぞれ半導体チップ１０を搭載する。すなわち、リードフレーム５の一方の面２１（図２では下面）に複数の半導体チップ１０を搭載する。次に、半導体チップ１０をボンディングワイヤ１１を介してリード構成部５ａに対してワイヤボンディングする。次に、複数の半導体チップ１０及びボンディングワイヤ１１とともにリードフレーム５を封止樹脂６で一括して封入する。ここで、封止樹脂６による封止は、一括封入ブロック１の片面１ａからリードフレーム５の他方の面２２（図２では上面）が露出するように行う。
これにより、一括封入ブロック１が得られる。なお、この一括封入ブロック１は、後に、格子状の切断線１ｂ、１ｃ（図１、図３）に沿って切断されて、個々の半導体パッケージ４（図１１）に個片化される。
次に、図４に示すように、一括封入ブロック１の片面１ａ上、すなわち、リードフレーム５が露出している面上に、保護膜２を形成する。この保護膜２は、エッチング耐性のある有機材料などにより構成されている。保護膜２は、例えば、予めシート状に形成し、一括封入ブロック１に貼り付けるのでも良いし、一括封入ブロック１に塗布した後で硬化させるのでも良い。
次に、図５に示すように、第１のダイシングブレード７により第１の切断を行う。すなわち、一括封入ブロック１を片面１ａ側からリードフレーム５が切断される深さまでダイシングする。この第１の切断は、縦列の各々の切断線１ｂ、並びに、横列の各々の切断線１ｃ（図１、図３）に沿って、それぞれ行う。なお、図５に示すように、複数の切断線１ｂに対するダイシングを並行して行っても良い。或いは、複数の切断線１ｂに対するダイシングを順次に行っても良い。同様に、複数の切断線１ｃに対するダイシングは、並行して行っても良いし、順次に行っても良い。
ここで、図６に示すように、第１の切断によって、リードフレーム５の切断面（例えば、リード構成部５ａの切断面）に金属バリ３が生じることがある。
次に、図７及び図８に示すように、ウェットエッチングを行って、リードフレーム５の切断面の金属バリ３を除去する。
この際、一括封入ブロック１の片面１ａが保護膜２によって保護されているので、図７及び図８におけるリードフレーム５の上面がエッチングにより平坦性を損ねてしまわないようにすることができる。
また、このウェットエッチングは、金属バリ３を除去するのに必要な時間だけ行えば良い。金属バリ３は、リード構成部５ａに比べて十分に薄いため、このウェットエッチングは、例えば、ウェットエッチングによってリード構成部５ａを切断する場合と比べて、十分に短い時間で終了する。従って、エッチング液による封止樹脂６のダメージ、封止樹脂６とリード構成部５ａとの間の剥離の発生、リード構成部５ａの変色、及び、リードフレームの切断面（例えば、リード構成部５ａの切断面）の後退を、それぞれ抑制することができる。
次に、図９に示すように、保護膜２を除去する。この除去は、例えば、保護膜２を一括封入ブロック１上から力学的に引き剥がすことによって行っても良いし、或いは、保護膜２を現像液等に浸すことによって溶解させることにより行っても良い。
次に、図１０に示すように、一括封入ブロック１の封止樹脂６に対し、第１の切断の続きの第２の切断を行うことにより、一括封入ブロック１を個々の半導体パッケージ４に個片化する。この第２の切断も、縦列の各々の切断線１ｂ、並びに、横列の各々の切断線１ｃに沿って、それぞれ行う。
ここで、第２の切断は、例えば、第１の切断に用いる第１のダイシングブレード７よりもブレード幅が小さい第２のダイシングブレード８を用いて行う。これにより、リードフレーム５の切断面（リード構成部５ａの切断面等）への第２のダイシングブレード８の接触を抑制し、第２の切断による金属バリの発生を抑制することができる。
以上のような第１の実施形態によれば、第１のダイシングブレード７による切断でリードフレーム５の切断面に生じた金属バリ３を、エッチングにより除去することができる。よって、複数のリード（切断後のリード構成部５ａ）間のショートの発生を抑制することができる。また、個片化後の半導体パッケージ４を実装基板上に実装する際に、半導体パッケージ４或いは実装基板における何れかの導体間のショートの発生を抑制できる。また、エッチングは、金属バリ３を除去するのに必要な時間だけ行えば良いため、エッチングによりリード構成部５ａを切断する場合と比べて、エッチングを短時間にすることができる。よって、エッチングによる封止樹脂６及びリードフレーム５への悪影響を抑制することができる。要するに、エッチングによる封止樹脂６及びリードフレーム５に対する悪影響を抑制しつつ、リードフレーム５の切断面に金属バリ３を残留させないようにすることができる。
また、本実施形態の製造方法は、一括封入ブロック１において、リードフレーム５が配置される片面１ａ側から第１のダイシングブレード７で図５及び図６に示すように第１の切断を行い、エッチングによって金属バリ３を除去した後で、封止樹脂６の残部を切断する工程フローである。このため、封止樹脂６の切断面のうち、エッチング液にさらされる領域が限定される。すなわち、第２の切断によって切断される封止樹脂６の切断面は、エッチング液にさらされないため、当該切断面へのダメージを抑制できる。特に本実施形態においては、第２の切断によって切断される封止樹脂６の切断面が、半導体パッケージ４の平面視における外形寸法を決定する。このため、第２の切断による切断面へのエッチング液によるダメージを抑制することによって、半導体パッケージ４の寸法精度を高めることができる。
また、一括封入ブロック１の片面１ａに保護膜２を形成した状態で、金属バリ３をエッチングにより除去するので、図７及び図８におけるリードフレーム５の上面に対し、エッチングによるダメージを与えないようにすることができる。
また、第１の切断の前に、一括封入ブロック１の片面１ａに保護膜２を形成するので、保護膜２が第１の切断による切断面を覆わないようにすることができ、確実に、当該切断面をエッチングすることができる。
また、金属バリ３をエッチングにより除去した後、且つ、第２の切断の前に、保護膜２を除去するので、例えば、現像液等を用いて保護膜２を除去する場合にも、その液が第２の切断による切断面にダメージを与えないようにすることができる。
また、第１の切断には第１のダイシングブレード７を用い、第２の切断には第１のダイシングブレード７よりもブレード幅が小さい第２のダイシングブレード８を用いるので、リード構成部５ａへの第２のダイシングブレード８の接触を抑制し、第２の切断による金属バリの発生を抑制することができる。
上記の実施形態では、第２の切断には第１のダイシングブレード７よりもブレード幅が小さい第２のダイシングブレード８を用いる例を説明したが、この例に限らない。例えば、金属バリ３を除去するためのエッチングにより、リードフレーム５の切断面を充分に後退させることにより、第２の切断にも第１のダイシングブレード７と同じブレード幅のダイシングブレード（例えば、第１の切断に用いるのと同一の第１のダイシングブレード７）を用いても、第２の切断時にダイシングブレードがリードフレーム５の切断面に接触してしまうことを抑制することができる。更に、このようにすることにより、第１の切断による切断面と、第２の切断による切断面との境界に段差がない形状の半導体パッケージ４を得ることができる。
１ 一括封入ブロック
１ａ 片面
１ｂ 切断線
１ｃ 切断線
２ 保護膜
３ 金属バリ
４ 半導体パッケージ
５ リードフレーム
５ａ リード構成部
５ｂ ダイパッド
６ 封止樹脂
７ 第１のダイシングブレード
８ 第２のダイシングブレード
１０ 半導体チップ
１１ ボンディングワイヤ
２１ 面
２２ 面
１ａ 片面
１ｂ 切断線
１ｃ 切断線
２ 保護膜
３ 金属バリ
４ 半導体パッケージ
５ リードフレーム
５ａ リード構成部
５ｂ ダイパッド
６ 封止樹脂
７ 第１のダイシングブレード
８ 第２のダイシングブレード
１０ 半導体チップ
１１ ボンディングワイヤ
２１ 面
２２ 面
Claims (5)
- リードフレームの一方の面に複数の電子部品を搭載し、前記複数の電子部品とともに前記リードフレームを封止樹脂で一括して封入することにより、前記リードフレームの他方の面が片面に露出した一括封入ブロックを形成する工程と、
前記一括封入ブロックを前記片面側から前記リードフレームが切断される深さまでダイシングブレードで第１の切断を行う工程と、
前記第１の切断によって前記リードフレームの切断面に生じた金属バリをエッチングにより除去する工程と、
前記第１の切断の続きの第２の切断をダイシングブレードで行うことにより、前記一括封入ブロックを少なくとも１つ以上の前記電子部品をそれぞれ有する個々の電子装置に個片化する工程と、
を有することを特徴とする電子装置の製造方法。 - 前記一括封入ブロックの前記片面に保護膜を形成した状態で、前記金属バリを前記エッチングにより除去することを特徴とする請求項１に記載の電子装置の製造方法。
- 前記第１の切断の前に、前記一括封入ブロックの前記片面に前記保護膜を形成することを特徴とする請求項２に記載の電子装置の製造方法。
- 前記金属バリを前記エッチングにより除去した後、且つ、前記第２の切断の前に、前記保護膜を除去することを特徴とする請求項２又は３に記載の電子装置の製造方法。
- 前記第１の切断には第１のダイシングブレードを用い、
前記第２の切断には前記第１のダイシングブレードよりもブレード幅が小さい第２のダイシングブレードを用いることを特徴とする請求項１乃至４の何れか一項に記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010082305A JP2011216615A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010082305A JP2011216615A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011216615A true JP2011216615A (ja) | 2011-10-27 |
Family
ID=44946073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010082305A Pending JP2011216615A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011216615A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065512A (zh) * | 2013-08-15 | 2018-12-21 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165411A (ja) * | 2004-12-10 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2007123327A (ja) * | 2005-10-25 | 2007-05-17 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
| JP2008218469A (ja) * | 2007-02-28 | 2008-09-18 | Rohm Co Ltd | 半導体装置の製造方法 |
-
2010
- 2010-03-31 JP JP2010082305A patent/JP2011216615A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165411A (ja) * | 2004-12-10 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2007123327A (ja) * | 2005-10-25 | 2007-05-17 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
| JP2008218469A (ja) * | 2007-02-28 | 2008-09-18 | Rohm Co Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065512A (zh) * | 2013-08-15 | 2018-12-21 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN109065512B (zh) * | 2013-08-15 | 2021-11-09 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
| JP2019160882A (ja) * | 2018-03-08 | 2019-09-19 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| US11251110B2 (en) | 2018-03-08 | 2022-02-15 | Ablic Inc. | Semiconductor device and method of manufacturing the semiconductor device |
| JP7144157B2 (ja) | 2018-03-08 | 2022-09-29 | エイブリック株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541196B2 (en) | QFN pre-molded leadframe having a solder wettable sidewall on each lead | |
| EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
| US20160379916A1 (en) | Method for making semiconductor device with sidewall recess and related devices | |
| US9842794B2 (en) | Semiconductor package with integrated heatsink | |
| TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
| JP2008218469A (ja) | 半導体装置の製造方法 | |
| US10461019B2 (en) | Package with backside protective layer during molding to prevent mold flashing failure | |
| KR200489287Y1 (ko) | 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지 | |
| JP6100396B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| USRE43818E1 (en) | Fabrication of an integrated circuit package | |
| JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
| US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
| JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
| CN106298650B (zh) | 使用牺牲材料而分离的半导体封装体 | |
| JP2011216615A (ja) | 半導体装置の製造方法 | |
| US9379087B2 (en) | Method of making a QFN package | |
| KR100914051B1 (ko) | 반도체 패키지 제조용 세라믹 기판 | |
| US20130334674A1 (en) | Integrated circuit packaging system with tiebar-less design and method of manufacture thereof | |
| KR20170057122A (ko) | 인캡슐레이션된 반도체 패키지 및 그 제조 방법 | |
| US9184067B1 (en) | Methods of mitigating defects for semiconductor packages | |
| US9984980B2 (en) | Molded lead frame device | |
| KR101637189B1 (ko) | 반도체 패키지 제조방법 | |
| KR20140137535A (ko) | 집적회로 패키지 제조방법 | |
| KR101398017B1 (ko) | 엠엘에프형 반도체 패키지 및 그 제조 방법 | |
| KR101362395B1 (ko) | 리드프레임 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |