JP2005191158A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005191158A
JP2005191158A JP2003428538A JP2003428538A JP2005191158A JP 2005191158 A JP2005191158 A JP 2005191158A JP 2003428538 A JP2003428538 A JP 2003428538A JP 2003428538 A JP2003428538 A JP 2003428538A JP 2005191158 A JP2005191158 A JP 2005191158A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
leads
chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003428538A
Other languages
English (en)
Inventor
Masakazu Sakano
正和 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2003428538A priority Critical patent/JP2005191158A/ja
Publication of JP2005191158A publication Critical patent/JP2005191158A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の小型化及び薄型化を図る。
【解決手段】 半導体装置１ａにおいて、複数のリードの夫々は、ボンディングワイヤが接続される第１の面５ｘ１と、前記第１の面の反対側に位置し、樹脂封止体８の裏面から露出する第２の面５ｙ１と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面５ｘ２とを有し、前記第１の面は、半導体チップ２の主面と裏面との間の高さに位置し、前記第２及び第３の面は、前記半導体チップの裏面とその周囲に亘って延びている。
【選択図】図４

Description

本発明は、半導体装置及びその製造技術に関し、特に、ノンリード型半導体装置に適用して有効な技術に関するものである。
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑuad Ｆlat Ｎon-Ｌeaded Ｐackage ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部接続用端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑuad Ｆlat Ｐackage）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠部及び内枠部を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ支持体（タブ，ダイパッド，チップ搭載部）や、このチップ支持体の周囲に先端部（一端部）を臨ませる複数のリード等が配置されている。チップ支持体は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
なお、ＱＦＮ型半導体装置については、例えば特開２００１−２１０７５４号公報に記載されている。
特開平２００１−２１０７５４号公報
電子機器の薄型化及び小型化に伴い、特に携帯電話等に組み込まれるＱＦＮ型半導体装置においても薄型化及び小型化が要求されている。そこで、本発明者は、ＱＦＮ型半導体装置の更なる薄型化及び小型化について検討した。
ＱＦＮ型半導体装置の小型化（平面サイズ）は、半導体チップの側面と樹脂封止体の側面との間における距離を短くすることによって行うことができる。しかしながら、半導体チップの側面と樹脂封止体の側面との間の距離を短くするためには、リードの長さを短くする必要があり、従来のリード構造では、リードの長さを短くした場合、リードの外部接続用端子部（半田付け部分）の長さも短くなってしまう。リードの外部接続用端子部の長さが短くなると、配線基板に半導体装置を半田付け実装する時、配線基板の電極パッド（ランド）と半導体装置のリードの外部接続用端子部との接合面積が小さくなり、両者の接合強度が低下するため、配線基板から半導体装置が剥がれるといった実装不良が発生する可能性が高くなる。半導体装置の実装信頼性を確保するためには、リードの外部接続用端子部の長さが最低でも０．４５ｍｍ程度必要とされる。従って、ＱＦＰ型半導体装置の小型化を図るためには、外部接続用端子部の長さを確保する必要がある。
一方、ＱＦＮ型半導体装置の薄型化は、半導体チップの主面上及び裏面下における樹脂封止体の樹脂厚を薄くすることによって行うことができる。しかしながら、半導体チップの電極（ボンディングパッド）とリードとを導電性のワイヤ（ボンディングワイヤ）で電気的に接続するワイヤボンディング構造を採用した場合には、ボンディングワイヤを引き回すためのループ高さ（１次ボンディング部からワイヤの最頂部までの高さ）が必要であり、薄型化に対して制約が大きい。
本発明の目的は、半導体装置の小型化及び薄型化を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明の半導体装置は、互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記半導体チップの複数の電極と前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードの夫々は、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
前記第１の面は、前記半導体チップの主面と裏面との間の高さに位置し、
前記第３の面は、前記半導体チップの裏面と平面的に重なる部分を有する。
前述した手段によれば、樹脂封止体の裏面から露出する第２の面（外部接続用端子部）は、半導体チップの裏面下とその周囲に亘って延びているため、半導体チップの側面と樹脂封止体の側面との間における距離を短くしても、第２の面の長さを確保することができる。また、ボンディングワイヤが接続される第１の面は、半導体チップの主面と裏面との間に位置しているため、ボンディングワイヤのループ高さを低くすることができる。この結果、半導体装置の小型化及び薄型化を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の小型化及び薄型化を図ることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態１では、外部接続用端子として樹脂封止体の裏面にリードを露出させるノンリード型半導体装置の一種であるＱＦＮ型半導体装置に本発明を適用した例について説明する。
図１乃至図１３は、本発明の実施形態１である半導体装置に係わる図であり、
図１は、半導体装置の外観構造を示す模式的平面図、
図２は、半導体装置の外観構造を示す模式的底面図、
図３は、半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）、
図４は、図３（ａ）の一部を拡大した模式的断面図、
図５は、図４の各部分の寸法を示す模式的断面図、
図６は、半導体装置の製造に使用されるリードフレームの一部を示す模式的平面図、
図７は、図６の一部を拡大した模式的平面図、
図８は、図６のリードフレームの製造工程を示す模式的断面図、
図９は、図８に続くリードフレームの製造工程を示す模式的断面図、
図１０は、図２の半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）、
図１１は、図１０に続く半導体チップの製造工程を示す図（（ａ）乃至（ｄ）は模式的断面図）、
図１２は、図１１に続く半導体装置の製造工程を示す図（（ａ）乃至（ｃ）は模式的断面図）、
図１３は、図１２に続く半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）である。
本実施形態の半導体装置１ａは、図３（ａ），（ｂ）に示すように、半導体チップ２、複数のリード５、複数のボンディングワイヤ７、及び樹脂封止体８等を有するパッケージ構造になっている。半導体チップ２、複数のリード５、及び複数のボンディングワイヤ７等は、樹脂封止体８によって封止されている。
半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。
半導体チップ２は、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
半導体チップ２の主面２ｘには、複数のボンディングパッド（電極）３が形成されている。複数のボンディングパッド３は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
樹脂封止体８は、図１及び図２に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば正方形になっている。樹脂封止体８は、互いに反対側に位置する主面（上面）８ｘ及び裏面（下面，実装面）８ｙを有し、樹脂封止体８の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。
樹脂封止体８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体８の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
樹脂封止型半導体装置の製造においては、複数の製品形成領域（デバイス形成領域）を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１の半導体装置１ａの製造では、例えば個別方式のトランスファ・モールディング法を採用している。
複数のリード５は、図２及び図３（ａ），（ｂ）に示すように、樹脂封止体８の４辺に沿って配置されている。また、複数のリード５は、樹脂封止体８の側面８ｚ側から半導体チップ２に向かって延在している。
半導体チップ２の複数のボンディングパッド３は、図３（ａ），（ｂ）に示すように、複数のリード５と夫々電気的に接続されている。本実施形態１において、半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ７で行われており、ボンディングワイヤ７の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ７の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、リード５に接続されている。ボンディングワイヤ７としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ７の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
図３（ｂ）及び図４に示すように、複数のリード５の各々は、第１の先端面５ｍ１と、この第１の先端面５ｍ１と反対側の第２の先端面（切断面）５ｍ２とを有し、第１の先端面５ｍ１は、半導体チップ２と重なるようにその裏面２ｙ下に位置し、第２の先端面５ｍ２は、樹脂封止体８の側面８ｚから若干突出している。
複数のリード５の各々は、ボンディングワイヤ７が接続される第１の面５ｘ１と、この第１の面５ｘ１の反対側に位置し、かつ樹脂封止体８の裏面８ｙから露出する（換言すれば、樹脂で覆われない）第２の面５ｙ１と、第１面５ｘ１と同一側に位置（換言すれば、第２の面５ｙ１と反対側に位置し、かつ第１の面５ｘ１よりも第２の面５ｙ１側に位置）する第３の面５ｘ２とを有し、更に本実施形態１においては、第３の面５ｘ２の反対側に位置し、かつ第２の面５ｙ１よりも第３の面５ｘ１側に位置する第４の面５ｙ２とを有する構成になっている。
第１の面５ｘ１は、半導体チップ２の主面２ｘと裏面２ｙとの間の高さに位置している。第２の面５ｙ１及び第３の面５ｘ２は、半導体チップ２の裏面２ｙ下とその周囲に亘って延びている。つまり、第３の面５ｘ２は、半導体チップ２の裏面２ｙと平面的に重なる部分を有している。第３の面５ｘ２及び第４の面５ｙ２は、リード５の第１の先端面５ｍ１に連なっている。
即ち、リード５は、第１の面５ｘ１及び第２の面５ｙ１を含む第１の部分５ａと、第２の面５ｙ１及び第３の面５ｘ２を含み、かつ第１の部分よりも厚さが薄い第２の部分５ｂと、第３の面５ｘ２及び第４の面５ｙ２を含み、かつ第２の部分５ｂよりも厚さが薄い第３の部分５ｃとを有する構成になっている。このように部分的に厚さが異なるリード５は、後で詳細に説明するが、リードフレームの製造において、リードパタンを形成する時のエッチングを工夫することによって形成することができる。
第１の面５ｘ１、第３の面５ｘ２及び第４の面５ｙ２は樹脂封止体８の中に位置し、第２の面５ｙ１は樹脂封止体８の外に位置している。第４の面５ｙ２、即ち第３の部分５ｃは、樹脂封止体８からリード５が剥離する不具合を抑制する目的で設けられている。
第１の面５ｘ１には、この第１の面５ｘ１から第２の面５ｙ１に向かって（厚さ方向に向かって）窪む凹部６(溝)が設けられている。凹部６は、第１の面５ｘ１にボンディングワイヤ７が接続されるボンディング部とリード５の第２の先端面５ｍ２との間に設けられている。凹部６は、これに限定されないが、例えば、リード５の幅方向において互いに反対側に位置する両側面を貫くように形成されている。凹部６は、樹脂封止体８の外部から、樹脂封止体８の樹脂とリード５との界面を通って、リード５のワイヤボンディング部に達する水分の進入を抑制する目的や、樹脂封止体８からリード５が剥離する不具合を抑制する目的で設けられている。
複数のリード５の各々の第３の面５ｘ２は、半導体チップ２の裏面２ｙに接着されている。本実施形態１において、複数のリード５の第３の面５ｘ２は、絶縁性の接着テープ４を介在して半導体チップ２の裏面２ｙに接着されている。接着テープ４は、半導体チップ２の裏面２ｙを覆うようにして設けられている。接着テープ４としては、例えば、ポリイミド系の樹脂からなる基材の両面に接着層を有する接着テープが用いられている。
複数のリード５の各々の第２の面５ｙ１には、この第２の面５ｙ１を覆うようにしてメッキ層９が形成されている。メッキ層９は、例えば、ビスマス系の鉛フリー半田メッキであり、配線基板に半導体装置を半田付け実装する時の半田濡れ性を高める目的で形成されている。従って、本実施形態１のＱＦＮ型半導体装置１ａは、樹脂封止体８の裏面８ｙからリード５の第２の面５ｙ１を露出させ、この第２の面５ｙ１を外部接続用端子として使用している。
ここで、図５に示す各部分の寸法は、以下の通りである。
リード５の第１の部分５ａの厚さ５ａ１は、例えば０．２ｍｍ程度、リード５の第２の部分５ｂの厚さ５ｂ１は、例えば０．１２ｍｍ程度、リード５の第３の部分５ｃの厚さ５ｃ１は、例えば０．０６ｍｍ程度になっている。
また、リード５の長さ（第１の先端面５ｍ１から第２の先端面５ｍ２までの長さ）５Ｌは、例えば０．７５ｍｍ程度になっている。
また、ボンディングワイヤ７のループ高さ７Ｈは例えば０．１ｍｍ程度、ボンディングワイヤ７の長さ（第１ボンディング点から第２ボンディング点までの水平距離）７Ｌは、例えば０．３ｍｍ程度になっている。
また、樹脂封止体８の厚さ８Ｔは、例えば０．５ｍｍ程度、半導体チップ２の厚さ２Ｔは、例えば０．１６ｍｍ程度、接着テープ４の厚さ（半導体チップ２とリード５の第３の面５ｘ２との間における厚さ）４Ｔは、例えば０．０５ｍｍ程度になっている。
また、半導体チップ２の側面から、この側面と同一側に位置する樹脂封止体８の側面８ｚまでの長さ８ＲＬは、例えば０．４５ｍｍ程度になっている。
また、半導体チップ２の外形サイズは、例えば３．０ｍｍ×３．０ｍｍ程度、樹脂封止体８の外形サイズは、例えば３．９ｍｍ×３．９ｍｍ程度になっている。
ところで、リード５の外部接続用端子部（半田付け部分）、即ち第２の面５ｙ１の長さ５ｙＬは、半導体装置の実装後の信頼性を考慮すると、０．４５ｍｍ以上必要である。従来の場合、半導体チップ２の側面と樹脂封止体８の側面８ｚとの間の距離８ＲＬを短くした場合、リードの外部接続用端子部の長さも短くなってしまう。リードの外部接続用端子部の長さが短くなってしまうと、実装強度は低下する虞があるため、実装後の信頼性も低下する可能性がある。
これに対し、本実施形態１のリード５は、樹脂封止体８の裏面８ｙから露出する第２の面（外部接続用端子部）５ｙ１が半導体チップ２の裏面２ｙ下とその周囲に亘って延びているため、半導体チップ２の側面と樹脂封止体８の側面８ｚとの間の距離８ＲＬを短くしても、実装後の信頼性確保に必要な第２の面（外部接続用端子部）５ｙ１の長さを確保することができる。
一方、半導体チップのボンディングパッドを１次側、リードのワイヤ接続面を２次側とする正ボンディング方式のネイルヘッドボンディング法でワイヤボンディングを行った場合、ボンディングワイヤ７のループ高さ７Ｈは、１次側のボンディング位置と２次側のボンディング位置との高低差を小さくすることによって低くすることができる。従来の場合、リードのワイヤボンディング面は、半導体チップの裏面よりも低くなっているため、ボンディングワイヤのループ高さを高くする必要があった。これに対し、本実施形態１のリード５は、ワイヤ接続面である第１の面５ｘ１が半導体チップ２の主面２ｘと裏面２ｙとの間の高さに位置しているため、ボンディングワイヤ７のループ高さ７Ｈを低くすることができる。従って、リード５の外部接続用端子部の長さを確保することができ、また、ボンディングワイヤ７のループ高さ７Ｈを低くすることができるため、半導体装置の小型化及び薄型化を図ることができる。
リード５において、第２の面５ｙ１の長さを確保すること、及び半導体チップ２の主面２ｘと裏面２ｙとの間の高さに第１の面５ｘ１を位置させることは、第３の面５ｘ２を設け、第３の面５ｘ２に半導体チップ２を接着することによって達成することができる。更には、半導体チップ２の裏面２ｙ下とその周囲に亘って延びる第３の面５ｘ２を設けることによって半導体チップ２のロケーションを安定させることができる。
また、第３の面５ｘ２を設けることにより、半導体チップ２の側面と樹脂封止体８の側面８ｚとの間における距離８ＲＬを長くすることなく、樹脂封止体８からリード５が剥離する不具合を抑制するための第４の面５ｙ２（第３の部分５ｃ）を容易に設けることができる。従来の場合でも、第４の面５ｙ２を設けることはできるが、ワイヤボンディング時の圧着を考慮すると、ワイヤが接続されるボンディング位置と第４の面５ｙ２の位置とをリードの長さ方向にずらす必要があり、半導体チップ２の側面と樹脂封止体８の側面８ｚとの間における距離８ＲＬを短くすることが困難になる。
また、本実施形態１のように、第１の面５ｘ１に凹部６を設ける場合、第１の面５ｘ１に接続されるボンディングワイヤ７の２次側接続位置を半導体チップ２に近づける必要がある。ボンディングワイヤ７のループ高さ７Ｈは、ボンディングワイヤ７のチップ主面側と、リード側のボンディング点の高さに差があるほど、ボンディングキャピラリとボンディング中ワイヤの干渉が発生するために、ワイヤ長をある程度以上短くすることが不可能となる。しかしながら、本実施形態１のリード５は、ボンディングワイヤ７が接続される第１の面５ｘ１が半導体チップ２の主面２ｘと裏面２ｙとの間に位置しているため、チップ主面とリード側ボンディング点の高さの差を小さくすることが出来るため、ワイヤ長を短くすることが可能となり、同一ＰＫＧサイズに対して大チップを搭載することが可能となる。又、ボンディングワイヤ７のループ高さ７Ｈの増加を抑制、又はループ高さ７Ｈを低くすることができる。
また、第３の面５ｘ２を設けることにより、樹脂封止体８の厚さ及び外形サイズを変更することなく、外形サイズが異なる半導体チップを搭載することができる。
次に、半導体装置１ａの製造に使用されるリードフレームについて、図６乃至図９を用いて説明する。
図６及び図７に示すように、リードフレームＬＦは、例えば、外枠部及び内枠部を含むフレーム本体（支持体）１０で区画された複数の製品形成領域（デバイス形成領域）１１を行列状に配置した多連構造になっている。各製品形成領域１１には、複数のリード５が配置されている。複数のリード５は、４つのリード群に分かれて配置され、各リード群のリード５はフレーム本体１０と一体的に形成されている。
複数のリード５の各々は、図４に示すように、第１の面５ｘ１、第２の面５ｙ１、第３の面５ｘ２、第４の面５ｙ２、及び凹部６等を有する構成になっている。図７では、第３の面５ｘ２、及び凹部６をハッチングで示している。図７において、符号１２は、樹脂封止されるモールディングラインであり、符号１３は、フレーム本体１０からリード５を切断分離するための切断ラインである。切断ライン１３は、フレーム本体１０（リード支持部）とモールディングライン１２との間に位置している。
次に、リードフレームＬＦの製造について、図８及び図９を用いて説明する。
リードフレームＬＦを製造するには、まず、板厚が０．１５［μｍ］〜０．２５［μｍ］程度の、銅（Ｃｕ）、又はＣｕ合金、又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等からなる金属板１５を準備し、その後、金属板主面側エッチングマスク１６、金属板裏面側エッチング用マスク１７を準備しエッチングを実施する。
一般的にエッチングはエッチング液１８の温度、エッチング時間、エッチング液１８の吹付け流量によりエッチングをコントロールする。以後これをエッチングレートとする。
本発明ではハーフエッチ部分をリードの主面側、裏面側に設けているが、その際ハーフエッチする部分は、リード主面側、裏面側のハーフエッチする部分のマスク部分に開口部を設ける。ハーフエッチ部の深さはエッチングマスク開口部のサイズ、エッチングレートを主面側と裏面側でコントロールすることにより、エッチング深さを任意に変えることが出来、これによりハーフエッチ部分のリード残り厚さ調整を実施する。
また、リードフレームＬＦの製造方法としてエッチングによる形成を記述したが、本発明はこれに限定されるものではなく、例えばプレス加工によりリードフレームＬＦのハーフエッチ部を形成してもよい。
次に、半導体装置１ａの製造に使用される半導体チップの製造について、図１０及び図１１を用いて説明する。
まず、半導体基板として、例えば単結晶シリコンからなる半導体ウエハ２０を準備し、その後、図１０に示すように、半導体ウエハ２０の主面（回路形成面）に、回路及び複数のボンディングパッド３を有する複数のチップ形成領域２２を行列状に形成する。複数のチップ形成領域２２は、分離領域(スクライブ領域)２１によって区画され、互いに離間された状態で配置されている。複数の製品形成領域２２は、半導体ウエハ２０の主面に、主として、トランジスタ素子、絶縁層及び配線層を複数段積み重ねた多層配線層、表面保護膜、ボンディング開口等を形成することによって形成される。
次に、図１１（ａ）に示すように、半導体ウエハ２０の主面と反対側の裏面に、この裏面全体を覆うようにして接着テープ４を貼り付ける。ダイシングテープを２層構造とし、１層目を接着テープ４とし、２層目を保持テープとする。ウェハ貼り付け後に１層目をフルカット、２層目はテープの途中までカットする。その後ぺ付け（ダイボンダ）工程で任意のチップを突上げることにより、１層目をチップ裏面の接着テープ４と残し使用してもよい。
次に、図１１（ｂ）に示すように、半導体ウエハ２０をダイシングテープ２５に貼り付ける。半導体ウエハ２０の貼り付けは、接着テープ４がダイシングテープ２５と向かい合う状態で行う。
次に、図１１（ｃ）に示すように、半導体ウエハ２０を複数の個片に分割する。この分割は、半導体ウエハ２０の分離領域(スクライブ領域)２１に沿って半導体ウエハ２０を例えばダイシングすることによって行われる。この工程により、図１１（ｄ）に示すように、チップ形成領域２２からなる半導体チップ２が形成される。
次に、半導体装置１ａの製造について、図１２及び図１３を用いて説明する。
まず、図６、図７及び図１２（ａ）に示すリードフレームＬＦを準備すると共に、図１１（ｄ）に示す半導体チップ２を準備する。
次に、図１２（ｂ）に示すように、リードフレームＬＦに半導体チップ２を接着する。半導体チップ２の接着は、接着テープを介在して半導体チップ２の裏面２ｙを複数のリード５の各々の第３の面５ｘ２に接着することによって行われる。これらの接着は、半導体チップ２を加熱用コレットで加熱し、リード５をヒートステージで加熱した状態で、リード５の第３の面５ｘ２に半導体チップ２を圧着して行われる。この工程において、半導体チップ２は、リード５の第１の面５ｘ１よりも高さが低い第３の面５ｘ２に接着されるため、第１の面５ｘ１と第３の面５ｘ３との高低差によって第１の面５ｘ１を半導体チップ２の主面２ｘと裏面２ｙとの間の高さに位置させることができる。
次に、図１２（ｃ）に示すように、半導体チップ２の複数のボンディングパッド３と、複数のリード５の各々の第１の面５ｘ１とを複数のボンディングワイヤ７で夫々電気的に接続する。ボンディングワイヤ７は、半導体チップ２のボンディングパッド３を１次接続、リード５の第１の面５ｘ１を２次接続とする正ボンディング方式のネイルヘッドボンディング法で行われる。この工程において、リード５の第１の面５ｘ１は、半導体チップ２の主面２ｘと裏面２ｙとの間に位置しているため、ボンディングワイヤ７のループ高さが低い状態で両者を電気的に接続することができる。
次に、図１３（ａ）に示すように、リードフレームＬＦの各製品形成領域１１において、半導体チップ２、複数のリード５等を樹脂封止して樹脂封止体８を形成する。本実施形態１において、樹脂封止体８の形成は、個別方式のトラスファモールディング法で行われる。
次に、図１３（ｂ）に示すように、樹脂封止体８から露出するリードの面にメッキ層９を形成する。メッキ層９の形成は、例えば電解メッキ法で行われる。
次に、切断ライン１３（図７参照）の部分で複数のリード５を切断し、フレーム本体１０から複数のリード５を分離することにより、図１乃至図５に示すＱＦＮ型半導体装置１ａがほぼ完成する。
このように、本実施形態１によれば、ＱＦＮ型半導体装置１ａの小型化及び薄型化を図ることができる。
また、半導体装置１ａの小型化及び薄型化を阻害することなく、リード抜け防止手段を容易に設けることができる。
また、半導体装置１ａの小型化及び薄型化を阻害することなく、外形サイズが異なる半導体チップを搭載することができる。
また、本実施形態１では、４方向リード配列構造（樹脂封止体８の４つの辺に沿って夫々複数のリード５を配置した構造）のＱＦＮ型について記述しているが、これに限定されることなく、例えば実施形態６の図２０に示すような２方向リード配列構造（樹脂封止体８の互いに反対側に位置する２つの辺に沿って夫々複数のリード５を配置した構造）のＳＯＮ（Ｓmall Ｏutline Ｎon-leaded Ｐackage）型についても、同様の効果が得られる。
（実施形態２）
前述の実施形態１では、個別方式のトランスファモールディング法を用いて半導体装置を製造する例について説明したが、本実施形態２では、一括方式のトランスファモールディング法で半導体装置を製造する例について説明する。
図１４は、実施形態２である半導体装置の内部構造を示す模式的断面図、
図１５は、実施形態２である半導体装置の製造工程を示す図（（ａ）乃至（ｃ）は模式的断面図）である。
図１４に示すように、本実施形態２の半導体装置１ｂは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
即ち、樹脂封止体８は、その主面８ｘと裏面８ｙとの外形サイズがほぼ同一になっており、樹脂封止体８の側面８ｚは、その主面８ｘ及び裏面８ｙに対してほぼ垂直になっている。また、リード５の樹脂封止体８側の先端面５ｍ２は、樹脂封止体８の側面８ｚとほぼ同一（面一）になっている。
本実施形態２の半導体装置１ｂの製造においては、一括方式のトランスファ・モールディング法が採用されている。従って、後で詳細に説明するが、半導体装置１ｂは、リードフレームの複数の製品形成領域に夫々搭載された半導体チップを一括して樹脂封止する樹脂封止体を形成した後、リードフレーム及び樹脂封止体をリードフレームの製品形成領域毎に分割（個片化）することによって製造される。以下、半導体装置１ｂの製造について、図１５を用いて説明する。
まず、前述の実施形態１と同様の方法で、図１５（ａ）に示すように、リード５の第３の面５ｘ２に半導体チップ２を接着する工程、半導体チップ２のボンディングパッド３とリード５の第１の面５ｘ１とをボンディングワイヤ７で電気的に接続する工程を実施する。
次に、リードフレームＬＦの各製品形成領域１１に配置された半導体チップ２を一括して樹脂封止し、複数の製品形成領域１１を１つの樹脂封止体８で封止する。各製品形成領域１１において、リード５の第２の面５ｙ１は、樹脂封止体８の裏面８ｙから露出する。
次に、各製品形成領域１１において、リード５の第２の面５ｙ１に、例えば電解メッキ法でメッキ層９を形成し、その後、図１５（ｃ）に示すように、リードフレームＬＦ及び樹脂封止体８を例えばダイシングによって各形成形成領域１１毎に分割して個片の樹脂封止体８を形成することにより、図１４に示す本実施形態２の半導体装置１ｂがほぼ完成する。
このように、本実施形態２においても、前述の実施形態１と同様の効果が得られる。
（実施形態３）
前述の実施形態１では、リード５の第３の面５ｘ２に半導体チップ２を接着した半導体装置について説明したが、本実施形態３では、チップ支持体に半導体チップを接着した半導体装置について説明する。
図１６は、本発明の実施形態３である半導体装置の外観構造を示す模式的底面図、
図１７は、実施形態３である半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のｃ−ｃ線に沿う模式的断面図）である。
図１６、１７（ａ）及び（ｂ）に示すように、本実施形態３の半導体装置１ｃは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
即ち、半導体装置１ｃは、更にチップ支持体（ダイパッド、タブ、チップ支持部）１４、並びに４本の吊りリード１４ａを有する構成になっている。
チップ支持体１４は、半導体チップ２の外形サイズよりも小さい外形サイズで形成されている。本実施形態３では、半導体チップ２の外形サイズが３．０ｍｍ×３．０ｍｍに対して、チップ支持体１４の外形サイズは、例えば１．５ｍｍ×１．５ｍｍになっている。
チップ支持体１４は、互いに反対側に位置する主面（第１の面）１４ｘ及び裏面（第２の面）１４ｙを有し、その主面１４ｘには接着テープ４を介在して半導体チップ２の裏面２ｙが接着されている。チップ支持体１４の裏面１４ｙは、樹脂封止体８の裏面８ｙから露出し、その裏面１４ｙにはメッキ層９が形成されている。チップ支持体１４は、リード５の第２の部分５ｂとほぼ同じ厚さで形成され、チップ支持体１４の主面１４ｘは、リード５の第３の部分５ｘ２とほぼ同じ高さに位置している。
４本の吊りリード１４ａの各々は、チップ支持体１４の４つの角部において、チップ支持体１４と夫々一体的に形成されている。４本の吊りリード１４ａの各々は、チップ支持体１４から樹脂封止体８の４つの角部に各々向かって延在し、樹脂封止体８の側面から若干突出して終端している。４本の吊りリード１４ａの各々においても、互いに反対側に位置する主面及び裏面を有し、各々の裏面は樹脂封止体８の裏面８ｙから露出し、各々の裏面にもメッキ層９が形成されている。
このように、チップ支持体１４の外形サイズを半導体チップの外形サイズよりも小さくすることにより、半導体チップ２の裏面２ｙ下とその周囲に亘ってリード５の第３の面５ｘ２を設けることができるため、チップ支持体１４に半導体チップ２を搭載する場合においても、前述の実施形態１と同様の効果が得られる。
また、チップ支持体１４の主面１４ｘとリード５の第２の面５ｘ２との高さ位置をほぼ同一にすることにより、リード５及びチップ支持体１４に半導体チップ２を安定して接着することができる。
また、本実施形態３では、４方向リード配列構造のＱＦＮ型について記述しているが、これに限定されることなく、例えば実施形態７の図２１に示すような２方向リード配列構造のＳＯＮ型についても、同様の効果が得られる。
（実施形態４）
図１８は、本発明の実施形態４である半導体装置の内部構造を示す模式的断面図である。
図１８に示すように、本実施形態４の半導体装置１ｄは、基本的に前述の実施形態３と同様の構成になっており、以下の構成が異なっている。
即ち、チップ支持体１４の主面１４ｘは、絶縁性のテープ４と異なる導電性の接着在４ａを介在して半導体チップ２の裏面２ｙに接着されている。このように、導電性の接着材４ａを介在してチップ支持体１４の主面１４ｙに半導体チップ２の裏面２ｙを接着することにより、チップ支持体１４を半導体チップ２を電位固定するための電極として使用することができる。高周波回路を搭載する場合は、半導体チップ２を例えばグランド電位に電位固定することにより、回路動作が安定する。
（実施形態５）
図１９は、本発明の実施形態５である半導体装置の内部構造を示す模式的断面図である。
図１９に示すように、本実施形態５の半導体装置１ｅは、基本的に前述の実施形態３と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ２の裏面２ｙはリード５の第３の面５ｘ２に接着されておらず、リード５の第３の面５ｘ２は半導体チップ２の裏面２ｙから離間し、リード５の第３の面５ｘ２と半導体チップ２の裏面２ｙとの間には、樹脂封止体８の樹脂が介在されている。
このように、リード５の第３の面５ｘ２に半導体チップ２を接着しない場合においても、リード５の第１の面５ｘ１と第３の面５ｘ２との高低差を調節し、リード５の第１の面５ｘ１を半導体チップ２の主面２ｘと裏面２ｙとの間の高さに位置させることにより、前述の実施形態１と同様の効果が得られる。但し、この場合は、薄型化に対して若干不利になる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、ノンリード型半導体装置の一種であるＳＯＮ型半導体装置に適用することができる。
本発明の実施形態１である半導体装置の外観構造を示す模式的平面図である。 本発明の実施形態１である半導体装置の外観構造を示す模式的底面図である。 本発明の実施形態１である半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）である。 図３（ａ）の一部を拡大した模式的断面図である。 図４の各部分の寸法を示す模式的断面図である。 本発明の実施形態１である半導体装置の製造に使用されるリードフレームの一部を示す模式的平面図である。 図６の一部を拡大した模式的平面図である。 図６のリードフレームの製造工程を示す模式的断面図である。 図８に続くリードフレームの製造工程を示す模式的断面図である。 図２の半導体チップの製造工程を示す図（（ａ）は半導体ウエハの模式的平面図，（ｂ）は半導体ウエハの模式的断面図）である。 図１０に続く半導体チップの製造工程を示す図（（ａ）乃至（ｄ）は模式的断面図）である。 図１１に続く半導体装置の製造工程を示す図（（ａ）乃至（ｃ）は模式的断面図）である。 図１２に続く半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）である。 本発明の実施形態２である半導体装置の内部構造を示す模式的断面図である。 本発明の実施形態２である半導体装置の製造工程を示す図（（ａ）乃至（ｃ）は模式的断面図）である。 本発明の実施形態３である半導体装置の外観構造を示す模式的底面図である。 本発明の実施形態３である半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のｃ−ｃ線に沿う模式的断面図）である。 本発明の実施形態４である半導体装置の内部構造を示す模式的断面図である。 本発明の実施形態５である半導体装置の内部構造を示す模式的断面図である。 本発明の実施形態６である半導体装置の内部構造を示す模式的断面図である。 本発明の実施形態７である半導体装置の内部構造を示す模式的断面図である。
符号の説明
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ…半導体装置、２…半導体チップ、３…ボンディングパッド（電極）、４…接着テープ、５…リード、５ａ…第１の部分、５ｂ…第２の部分、５ｃ…第３の部分、５ｘ１…第１の面、５ｙ１…第２の面、５ｘ２…第３の面、５ｙ２…第４の面、 ６…凹部、７…ボンディングワイヤ、８…樹脂封止体、９…メッキ層、ＬＦ…リードフレーム、１０…フレーム本体、１１…製品形成領域（デバイス形成領域）、１３…切断部、１５…金属板、１６，１７…エッチングマスク、１８…エッチング液、２０…半導体ウエハ、２１…分離領域、２２…チップ形成領域。

Claims (25)

  1. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの複数の電極と前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
    前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
    前記複数のリードの夫々は、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
    前記第１の面は、前記半導体チップの主面と裏面との間の高さに位置し、
    前記第３の面は、前記半導体チップの裏面と平面的に重なる部分を有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記複数のリードの各々は、前記第１の面及び第２の面を含む第１の部分と、前記第２の面及び第３の面を含む第２の部分とを有し、
    前記第２の部分は、前記第１の部分よりも厚さが薄くなっていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記複数のリードは、前記半導体チップ側に位置する第１の先端面と、前記第１の先端面と反対側に位置する第２の先端面とを有し、
    前記複数のリードの各々の第３の面は、各々のリードの第１の先端面に連なっていることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記複数のリードの各々の第３の面は、前記半導体チップの裏面に接着されていることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記複数のリードの各々の第３の面は、前記半導体チップの裏面に接着テープを介在して接着されていることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記半導体チップの裏面は、前記接着テープで覆われていることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記複数のリードの各々の第１の面には、凹部が設けられていることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記複数のリードの各々は、各々の第２の面よりも第１の面側に位置する第４の面を更に有することを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記複数のリードの各々は、前記第１の面及び第２の面を含む第１の部分と、前記第２の面及び第３の面を含む第２の部分と、前記第３の面及び第４の面を含む第３の部分とを有し、
    前記第２の部分は、前記第１の部分よりも厚さが薄くなっており、
    前記第３の部分は、前記第２の部分よりも厚さが薄くなっていることを特徴とする半導体装置。
  10. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの複数の電極と前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
    前記半導体チップの裏面に接着されたチップ支持体と、
    前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤ、前記チップ支持体を封止する樹脂封止体とを有し、
    前記チップ支持体は、前記半導体チップの外形サイズよりも小さい外形サイズで形成され、
    前記複数のリードの夫々は、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
    前記第１の面は、前記半導体チップの主面と裏面との間の高さに位置し、
    前記第３の面は、前記半導体チップの裏面と平面的に重なる部分を有することを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記複数のリードの各々は、前記第１の面及び第２の面を含む第１の部分と、前記第２の面及び第３の面を含む第２の部分とを有し、
    前記第２の部分は、前記第１の部分よりも厚さが薄くなっていることを特徴とする半導体装置。
  12. 請求項１０に記載の半導体装置において、
    前記複数のリードの各々の第３の面は、前記半導体チップの裏面に接着されていることを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記複数のリードの各々の第３の面は、前記半導体チップの裏面に接着テープを介在して接着され、
    前記半導体チップは、前記接着テープとは異なる接着材を介在して前記チップ支持体に接着されていることを特徴とする半導体装置。
  14. 請求項１０に記載の半導体装置において、
    前記チップ支持体の厚さは、前記リードの第１の面と第２の面との間におけるリード厚よりも薄いことを特徴とする半導体装置。
  15. 請求項１０に記載の半導体装置において、
    前記チップ支持体は、前記半導体チップの裏面が接着された第１の面と、前記第１の面と反対側の第２の面とを有し、
    前記チップ支持体の第２の面は、前記樹脂封止体の裏面から露出していることを特徴とする半導体装置。
  16. 請求項１０に記載の半導体装置において、
    前記複数のリードの各々の第３の面は、前記半導体チップの裏面から離間していることを特徴とすることを特徴とする半導体装置。
  17. 請求項１６に記載の半導体装置において、
    前記複数のリードの各々の第３の面と前記半導体チップの裏面との間には、前記樹脂封止体の樹脂が介在していることを特徴とする半導体装置。
  18. 請求項１０に記載の半導体装置において、
    前記複数のリードの各々の第１の面には、凹部が設けられていることを特徴とする半導体装置。
  19. 請求項１０に記載の半導体装置において、
    前記複数のリードの各々は、各々の第２の面よりも第１の面側に位置する第４の面を更に有することを特徴とする半導体装置。
  20. 互いに反対側に位置する主面及び裏面を有し、前記主面に複数の電極が配置された半導体チップを準備すると共に、第１の面と、前記第１の面の反対側に位置する第２の面と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面とを有する複数のリードが設けられたリードフレームを準備する（ａ）工程と、
    前記複数のリードの夫々の第３の面に前記半導体チップの裏面を接着する（ｂ）工程と、
    前記半導体チップの複数の電極と、前記複数のリードの各々の第１の面とを複数のボンディングワイヤで電気的に接続する（ｃ）工程と、
    前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを樹脂封止し、前記複数のリードの夫々の第３の面が裏面から露出する樹脂封止体を形成する（ｄ）工程とを有し、
    前記（ｃ）工程において、前記複数のリードの各々の第１の面は、前記半導体チップの主面と裏面との間に位置していることを特徴とする半導体装置の製造方法。
  21. 互いに反対側に位置する主面及び裏面を有し、前記主面に複数の電極が配置された半導体チップを準備すると共に、第１の面と、前記第１の面の反対側に位置する第２の面と、前記第１の面と同一側に位置し、前記第１の面よりも前記第２の面側に位置する第３の面とを有する複数のリードが設けられ、更にチップ支持体が設けられたリードフレームを準備する（ａ）工程と、
    前記チップ支持体に前記半導体チップの裏面を接着する（ｂ）工程と、
    前記半導体チップの複数の電極と、前記複数のリードの各々の第１の面とを複数のボンディングワイヤで電気的に接続する（ｃ）工程と、
    前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤ、及び前記チップ支持体を樹脂封止し、前記複数のリードの夫々の第３の面が裏面から露出する樹脂封止体を形成する（ｄ）工程とを有し、
    前記（ｃ）工程において、前記複数のリードの各々の第１の面は、前記半導体チップの主面と裏面との間に位置していることを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の半導体装置の製造方法において、
    前記チップ支持体の外形サイズは、前記半導体チップの外形サイズよりも小さいことを特徴とする半導体装置の製造方法。
  23. 請求項２１に記載の半導体装置の製造方法において、
    前記チップ支持体の厚さは、前記リードの第１の面と第２の面とり間におけるリード厚よりも厚いことを特徴とする半導体装置の製造方法。
  24. 請求項２１に記載の半導体装置の製造方法において、
    前記チップ支持体は、前記半導体チップの裏面が接着される第１の面と、前記第１の面の反対側に位置する第２の面とを有し、
    前記チップ支持体の第２の面は、前記（ｄ）工程において、前記樹脂封止体の裏面から露出されることを特徴とする半導体装置の製造方法。
  25. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの複数の電極と前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
    前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
    前記複数のリードの夫々は、前記ボンディングワイヤが接続される第１の部分と、前記第１の部分よりも厚さが薄くなっている第２の部分を有し、
    前記第１の部分は、前記半導体チップの主面と裏面との間の高さに位置し、
    前記第２の部分は、前記半導体チップの裏面と平面的に重なる部分を有することを特徴とする半導体装置。
JP2003428538A 2003-12-25 2003-12-25 半導体装置及びその製造方法 Pending JP2005191158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428538A JP2005191158A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428538A JP2005191158A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005191158A true JP2005191158A (ja) 2005-07-14

Family

ID=34787467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428538A Pending JP2005191158A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005191158A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186869A (ja) * 2007-01-26 2008-08-14 Toppan Printing Co Ltd リードフレーム、およびその製造方法
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
WO2011049959A2 (en) * 2009-10-19 2011-04-28 Texas Instruments Incorporated Methods and devices for manufacturing cantilever leads in a semiconductor package
JP2012209194A (ja) * 2011-03-30 2012-10-25 Panasonic Corp プラズマディスプレイパネル

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290796A (ja) * 1987-05-22 1988-11-28 大日本印刷株式会社 Ｉｃカード用リードフレーム
JPH10189830A (ja) * 1996-10-22 1998-07-21 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH1174442A (ja) * 1997-07-16 1999-03-16 Lg Semicon Co Ltd リードフレーム及びこれを用いた半導体パッケージ
JPH11260972A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Mining Co Ltd 薄型半導体装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290796A (ja) * 1987-05-22 1988-11-28 大日本印刷株式会社 Ｉｃカード用リードフレーム
JPH10189830A (ja) * 1996-10-22 1998-07-21 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH1174442A (ja) * 1997-07-16 1999-03-16 Lg Semicon Co Ltd リードフレーム及びこれを用いた半導体パッケージ
JPH11260972A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Mining Co Ltd 薄型半導体装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186869A (ja) * 2007-01-26 2008-08-14 Toppan Printing Co Ltd リードフレーム、およびその製造方法
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
WO2011049959A2 (en) * 2009-10-19 2011-04-28 Texas Instruments Incorporated Methods and devices for manufacturing cantilever leads in a semiconductor package
WO2011049959A3 (en) * 2009-10-19 2011-08-18 Texas Instruments Incorporated Methods and devices for manufacturing cantilever leads in a semiconductor package
JP2012209194A (ja) * 2011-03-30 2012-10-25 Panasonic Corp プラズマディスプレイパネル

Similar Documents

Publication Publication Date Title
TWI385763B (zh) 四方扁平無引腳半導體封裝及其製作方法
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
JP2005191240A (ja) 半導体装置及びその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP5232394B2 (ja) 半導体装置の製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
KR20060042872A (ko) 반도체장치의 실장 방법
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
KR19990085107A (ko) 반도체칩 패키지 및 그 제조방법
JP5378643B2 (ja) 半導体装置及びその製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP2006279088A (ja) 半導体装置の製造方法
JP5499437B2 (ja) モールドパッケージ
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2019145625A (ja) 半導体装置
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2005311099A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526