JP4140012B2 - チップ状電子部品、その製造方法及び実装構造 - Google Patents
チップ状電子部品、その製造方法及び実装構造 Download PDFInfo
- Publication number
- JP4140012B2 JP4140012B2 JP2004030016A JP2004030016A JP4140012B2 JP 4140012 B2 JP4140012 B2 JP 4140012B2 JP 2004030016 A JP2004030016 A JP 2004030016A JP 2004030016 A JP2004030016 A JP 2004030016A JP 4140012 B2 JP4140012 B2 JP 4140012B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- connection terminal
- external connection
- terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
前記金属ワイヤーが絶縁層に埋設され、
前記外部接続端子が、前記チップ部品とは反対側の前記絶縁層の裏面に露出し、
前記裏面にて前記外部接続端子を介してプリント配線板に実装されるように構成され ている
ことを特徴とするチップ状電子部品(例えば半導体(IC)チップを樹脂封止したパッケージ:以下、同様)に係るものである。
本実施の形態の半導体パッケージによれば、図1(A)の断面図、図1(B)の底面図及び図1(C)の平面図に示すように、チップ部品である半導体チップ101の領域内の直下の任意の位置に、複数の外部接続端子104が例えば島状で格子状に狭ピッチで配置されている。この配置構造は、半導体チップ101の領域内に外部接続端子104を配置するファンイン構造である。
(1)外部接続端子104上にワイヤーボンディングする構造において、ファインイン 構造を採用しているので、従来のファインアウト構造しか採用できなかったパッケージ に比べて、パッケージ実装面積を大幅に低減することができる。
(2)従来のパッケージのように、外部接続端子の間でインナーリードを引き回す必要 がないため、端子ピッチを縮小することができ、この結果、パッケージ実装面積を低減 することができる。
(3)半導体チップ101の外周囲にはワイヤーボンディング接続するためのエリアが 不要となるため、パッケージ実装面積とチップ面積がほぼ同等のCSPを実現すること ができる。
(4)半導体チップ101から外部接続端子104に至る配線距離が最短となり、パッ ケージ内部の寄生容量、寄生インダクタンスを低くできる。
本実施の形態の半導体パッケージによれば、図10(A)の断面図及び図10(B)の平面図に示すように、半導体チップ201の領域内及び領域外に、円形で複数の外部接続端子204が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものである。そして、半導体チップ201は、その中間部(アクティブエリア)で回路面を下に配置したフェイスダウンで端子208にフリップリップ接続されている。
本実施の形態の半導体パッケージによれば、図12(A)の断面図及び図12(B)の平面図に示すように、半導体チップ301の領域外に円形で複数の外部接続端子304が島状及び格子状に配置され、ファンアウト構造及びエリアアレイ配置構造となっている。半導体チップ301は、回路面を下にしたフェイスダウンで端子308にフリップチップ接続され、また金属ワイヤー303によって、同一レベル位置に配置された(即ち、段差がない状態で)外部接続端子304とフリップチップ接続端子308とが電気的にワイヤーボンディングされている。
本実施の形態の半導体パッケージによれば、図13(A)の断面図及び図13(B)の平面図に示すように、図10に示した例と同様に、半導体チップ401の領域内及び領域外に、円形で複数の外部接続端子404が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものとなっている。また、半導体チップ401は、回路面を下にしてフェイスダウンでフリップチップ接続されている。
本実施の形態の半導体パッケージによれば、図14(A)の断面図及び図14(B)の平面図に示すように、2つの半導体チップ501a及び501bのそれぞれの領域内に、円形で複数の外部接続端子504が島状及び格子状に配置され、ファンイン構造となされており、また、半導体チップ501a及び501bは回路面を下にしたフェイスダウンでフリップチップ接続されていると共に、両チップ間が共通のフリップチップ接続端子508で接続されていわゆるMCM(Multi Chip Module)化されている。
本実施の形態の半導体パッケージによれば、図15(A)の断面図及び図15(B)の平面図に示すように、半導体チップ601aの上部にダイボンド材611を介して別の半導体チップ601bを載置することにより、複数の半導体チップをチップスタックして同一の半導体パッケージ609内に収納している。
本実施の形態の半導体パッケージによれば、図16(A)の断面図及び図16(B)の平面図に示すように、半導体チップ701の領域外に、円形で複数の外部接続端子704が島状及び格子状に配置され、半導体チップ701の外周囲705に外部接続端子704を配置するファンアウト構造及びエリアアレイ配置となっている。半導体チップ701は、回路面を下にしたフェイスダウンでフリップチップ接続端子708に接続されている。
図17〜図18は、図3に示した接続構造の変形例を示すものである。
102、107、202、302、402、502、602、702…絶縁性樹脂層、
103、203、303、403、503、603、703…金属ワイヤー、
104、204、304、404、504、604、704…外部接続端子、
106、106a、106b、206、306、406、506、606、706…金属バンプ、
108、208、308、408、508、608、708…フリップチップ接続端子、
109、109a、109b、209、309、409、509、609、709…半導体パッケージ、
110、210…支持台、
113、213、313、413、513、613、713…電極パッド、
115…スキージ、116…ノズル、118a…絶縁性樹脂、119…リードフレーム、
120…端子内部めっき層、121…端子外部めっき層、122…絶縁シート、
123A、123B…モールド金型、124、128…金属板、129…凹部、
131…プリント配線基板、132…配線、425…配線パターン、426…受動部品、
427…インダクタパターン、611…ダイボンド材、712…ダイパッド、
714…高熱伝導性材料層、S…段差
Claims (16)
- 電極を有するチップ部品と、前記電極の取り出し端子と、外部接続端子とを有し、前記チップ部品の前記電極が前記電極取り出し端子にフリップチップ接続され、前記チップ部品に前記電極取り出し端子及び前記外部接続端子が対向していてこれらの対向面が金属ワイヤーで互いにワイヤーボンディング接続されており、更に、
前記金属ワイヤーが絶縁層に埋設され、
前記外部接続端子が、前記チップ部品とは反対側の前記絶縁層の裏面に露出し、
前記裏面にて前記外部接続端子を介してプリント配線板に実装されるように構成され ている
ことを特徴とするチップ状電子部品。 - 前記金属ワイヤーの一端が前記外部接続端子にボールボンドで接続され、その他端が前記電極取り出し端子にウェッジボンドで接続されている、請求項1に記載のチップ状電子部品。
- 前記外部接続端子が、前記絶縁層の厚さ方向において前記電極取り出し端子よりも前記チップ部品から遠い位置に存在している、請求項2に記載のチップ状電子部品。
- 前記電極取り出し端子が、前記絶縁層に形成された凹部の底面に設けられ、前記外部接続端子が前記絶縁層の裏面に設けられている、請求項3に記載のチップ状電子部品。
- 前記凹部の底面に存在する前記電極取り出し端子が、前記凹部に被着された絶縁材によって覆われている、請求項4に記載のチップ状電子部品。
- 前記外部接続端子と前記電極取り出し端子とが、前記絶縁層の厚さ方向において前記チップ部品から等距離の位置に存在し、前記金属ワイヤーの一端が前記電極取り出し端子にボールボンド又はウェッジボンドで接続され、その他端が前記外部接続端子にウェッジボンド又はボールボンドで接続される、請求項1に記載のチップ状電子部品。
- 前記チップ部品の電極と前記電極取り出し端子とが、導電性バンプを介して電気的に接続され、更にこの導電性バンプと前記外部接続端子とが前記金属ワイヤーによって電気的に接続されている、請求項3又は6に記載のチップ状電子部品。
- ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とが接合している、請求項7に記載のチップ状電子部品。
- 前記外部接続端子が、前記チップ部品の領域内、領域外又はこれらの両領域に設けられている、請求項1に記載のチップ状電子部品。
- 前記電極取り出し端子が、前記チップ部品の領域内の周辺部(非アクティブエリア)又は中間部(アクティブエリア)に設けられている、請求項9に記載のチップ状電子部品。
- 前記チップ部品に沿って前記電極取り出し端子と一体に連設して延びる配線パターンに対し、前記チップ部品の領域外の位置で前記チップ部品とは別のチップ部品が接続固定され、これらの部品が前記絶縁層に埋設されている、請求項1に記載のチップ状電子部品。
- 前記チップ部品の複数個が、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設されている、請求項1に記載のチップ状電子部品。
- 請求項1〜12のいずれか1項に記載したチップ状電子部品の製造方法であって、前記チップ部品の前記電極取り出し端子と、前記外部接続端子とを所定の位置に配置する工程と、前記チップ部品に対向した前記電極取り出し端子と前記外部接続端子との各面間を前記金属ワイヤーによって互いにワイヤーボンディング接続する工程と、前記チップ部品の電極を前記電極取り出し端子にフリップチップ接続する工程と、前記外部接続端子が前記チップ部品とは反対側に露出するように前記金属ワイヤーを前記絶縁層に埋設する工程とを有する、チップ状電子部品の製造方法。
- 前記電極取り出し端子と前記外部接続端子とを支持体上に配置し、これら両端子間を電気的に接続した前記金属ワイヤーを前記絶縁層に埋設した後に前記支持体を除去し、更に前記絶縁層の位置で切断して個々のチップ状電子部品に個片化する、請求項13に記載のチップ状電子部品の製造方法。
- 前記電極取り出し端子と前記外部接続端子とをエッチング、めっき又はスタンピングによって所定パターンに形成する、請求項14に記載のチップ状電子部品の製造方法。
- 請求項1〜12のいずれか1項に記載したチップ状電子部品を前記外部接続端子を介してプリント配線板に実装してなる、チップ状電子部品の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004030016A JP4140012B2 (ja) | 2004-02-06 | 2004-02-06 | チップ状電子部品、その製造方法及び実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004030016A JP4140012B2 (ja) | 2004-02-06 | 2004-02-06 | チップ状電子部品、その製造方法及び実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223162A JP2005223162A (ja) | 2005-08-18 |
JP4140012B2 true JP4140012B2 (ja) | 2008-08-27 |
Family
ID=34998546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004030016A Expired - Fee Related JP4140012B2 (ja) | 2004-02-06 | 2004-02-06 | チップ状電子部品、その製造方法及び実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4140012B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG135066A1 (en) | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies |
WO2012137714A1 (ja) | 2011-04-04 | 2012-10-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN115831935B (zh) * | 2023-02-15 | 2023-05-23 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构和芯片封装方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
JPS62190734A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2809385B2 (ja) * | 1994-11-29 | 1998-10-08 | 信越ポリマー株式会社 | 半導体素子接続用配線基板および半導体素子接続構造 |
KR100206893B1 (ko) * | 1996-03-11 | 1999-07-01 | 구본준 | 반도체 패키지 및 그 제조방법 |
JPH11251479A (ja) * | 1998-03-04 | 1999-09-17 | Sony Corp | 半導体装置及びその製造方法 |
JP2000200848A (ja) * | 1999-01-06 | 2000-07-18 | Shinko Electric Ind Co Ltd | 電子部品実装用回路基板及び半導体装置 |
JP2000243875A (ja) * | 1999-02-23 | 2000-09-08 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2001319992A (ja) * | 2000-02-28 | 2001-11-16 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP3076812U (ja) * | 2000-10-03 | 2001-04-20 | 梅蓮 張 | 配線板 |
JP4175138B2 (ja) * | 2003-02-21 | 2008-11-05 | 日本電気株式会社 | 半導体装置 |
-
2004
- 2004-02-06 JP JP2004030016A patent/JP4140012B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223162A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3765952B2 (ja) | 半導体装置 | |
JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
US7327020B2 (en) | Multi-chip package including at least one semiconductor device enclosed therein | |
US20120187562A1 (en) | Semiconductor Package and Method for Fabricating the Same | |
US8981575B2 (en) | Semiconductor package structure | |
US6548326B2 (en) | Semiconductor device and process of producing same | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
KR20010039554A (ko) | 반도체 장치 | |
JP2017147272A (ja) | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 | |
KR100606295B1 (ko) | 회로 모듈 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
CN107039387B (zh) | 引线框架、半导体装置及引线框架的制造方法 | |
US6423580B2 (en) | Method for manufacturing a dual chip package | |
US6894904B2 (en) | Tab package | |
US20110309483A1 (en) | Semiconductor Device | |
US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
US6849952B2 (en) | Semiconductor device and its manufacturing method | |
US20040262752A1 (en) | Semiconductor device | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JPS61274333A (ja) | 半導体装置 | |
US6730539B2 (en) | Method of manufacturing semiconductor device package | |
JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 | |
US7635642B2 (en) | Integrated circuit package and method for producing it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080229 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080528 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |