JP2809385B2 - 半導体素子接続用配線基板および半導体素子接続構造 - Google Patents
半導体素子接続用配線基板および半導体素子接続構造Info
- Publication number
- JP2809385B2 JP2809385B2 JP6294106A JP29410694A JP2809385B2 JP 2809385 B2 JP2809385 B2 JP 2809385B2 JP 6294106 A JP6294106 A JP 6294106A JP 29410694 A JP29410694 A JP 29410694A JP 2809385 B2 JP2809385 B2 JP 2809385B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wire
- substrate
- pitch
- conductive wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子接続用配線基
板（以下、単に基板と称する）およびこれを用いた半導
体素子接続構造（以下、単に接続構造と称する）に関す
るものである。
板（以下、単に基板と称する）およびこれを用いた半導
体素子接続構造（以下、単に接続構造と称する）に関す
るものである。
【０００２】
【従来の技術】半導体素子を接続するための配線基板は
従来からセラミックス製の積層板がよく使用されてい
る。このセラミックス製積層配線基板の使用方法は、例
えば図４に示されているように、第一層配線面13、第二
層配線面14、第三層配線面15からなり、これらが導電経
路16で接続されていて、下部に導電部17を有するセラミ
ックス製積層配線基板12の上に半導体素子11を載置し、
この半導体素子11とセラミックス製積層配線基板12とを
ボンディングワイヤ18で接続することによって行なわれ
ているが、このセラミックス製積層配線基板はこの第一
層、第二層、第三層の配線がいずれもセラミックス基板
上にスクリーン印刷などで作製されているうえ、その製
造工程が複雑なので高価なものになるという問題点があ
る。
従来からセラミックス製の積層板がよく使用されてい
る。このセラミックス製積層配線基板の使用方法は、例
えば図４に示されているように、第一層配線面13、第二
層配線面14、第三層配線面15からなり、これらが導電経
路16で接続されていて、下部に導電部17を有するセラミ
ックス製積層配線基板12の上に半導体素子11を載置し、
この半導体素子11とセラミックス製積層配線基板12とを
ボンディングワイヤ18で接続することによって行なわれ
ているが、このセラミックス製積層配線基板はこの第一
層、第二層、第三層の配線がいずれもセラミックス基板
上にスクリーン印刷などで作製されているうえ、その製
造工程が複雑なので高価なものになるという問題点があ
る。
【０００３】このセラミックス製の積層配線基板の製造
は図５に示したように、１）セラミックスを焼結する前
の生のシートであるグリーンシートを成形し、２）切断
したのち、３）積層する上下の配線層間の導通をとるた
めに垂直方向に通路を作るビア・ホールパンチングを行
い、４）このビア・ホールに導体を充填してから、５）
スクリーン印刷などでＷ（タングステン）やＭｏ（モリ
ブデン）などの高融点金属ペーストを塗布し、６）積層
し、７）成形し、８）同時焼成するという方法で行なわ
れており、これによれば、セラミックス層の積層により
半導体素子の接続ピッチを広げることができ、実装可能
なパターンが得られるとされている。
は図５に示したように、１）セラミックスを焼結する前
の生のシートであるグリーンシートを成形し、２）切断
したのち、３）積層する上下の配線層間の導通をとるた
めに垂直方向に通路を作るビア・ホールパンチングを行
い、４）このビア・ホールに導体を充填してから、５）
スクリーン印刷などでＷ（タングステン）やＭｏ（モリ
ブデン）などの高融点金属ペーストを塗布し、６）積層
し、７）成形し、８）同時焼成するという方法で行なわ
れており、これによれば、セラミックス層の積層により
半導体素子の接続ピッチを広げることができ、実装可能
なパターンが得られるとされている。
【０００４】
【発明が解決しようとする課題】しかし、従来この種の
セラミックス製の積層基板には、 １）半導体素子の接続ピッチを各層ごとに広げるため
に、各層でコンピューターなどを用いたCAD(COMPUTER A
IDED DESIGN)などを用いた設計が必要となるため、工数
が必要で時間もかかる。 ２）セラミックスの各層ごとに、スクリーン印刷版が必
要となり、同時に印刷工程が必要となるため、スクリー
ンなどの治具の納期および工程上の納期が必要となり、
製品の製造に時間がかかる。 ３）セラミックスの積層版を同時焼成する時に 1,000℃
以上の高熱が必要とされるために特別の装置および管理
が必要である。 ４）スクリーン印刷を用いた導体形成では、導通経路が
最短には成り得ないので高周波伝送で重要なインダクタ
ンスを低減する特殊な回路設計が必要であり、また、平
行な回路も必要とされるため、端子間のクロストークノ
イズ（２線以上の配線が隣接して配置された場合に伝播
している信号が他方の配線に電気的に漏洩したもの）な
どのそれ自体から発生するノイズまたは外部から侵入す
るノイズにより電磁波障害を受けることが多い。 ５）高周波特性については未だその特性を管理すること
ができないので、所定の仕様のものを製造しようとした
場合には試作を行ない、その結果を調べてから必要とす
る仕様のものに近づけていくという手順が必要であり、
したがって試作に費用がかかる。 ６）セラミックを用いているのでかさばり、薄くできな
い、などの欠点があった。
セラミックス製の積層基板には、 １）半導体素子の接続ピッチを各層ごとに広げるため
に、各層でコンピューターなどを用いたCAD(COMPUTER A
IDED DESIGN)などを用いた設計が必要となるため、工数
が必要で時間もかかる。 ２）セラミックスの各層ごとに、スクリーン印刷版が必
要となり、同時に印刷工程が必要となるため、スクリー
ンなどの治具の納期および工程上の納期が必要となり、
製品の製造に時間がかかる。 ３）セラミックスの積層版を同時焼成する時に 1,000℃
以上の高熱が必要とされるために特別の装置および管理
が必要である。 ４）スクリーン印刷を用いた導体形成では、導通経路が
最短には成り得ないので高周波伝送で重要なインダクタ
ンスを低減する特殊な回路設計が必要であり、また、平
行な回路も必要とされるため、端子間のクロストークノ
イズ（２線以上の配線が隣接して配置された場合に伝播
している信号が他方の配線に電気的に漏洩したもの）な
どのそれ自体から発生するノイズまたは外部から侵入す
るノイズにより電磁波障害を受けることが多い。 ５）高周波特性については未だその特性を管理すること
ができないので、所定の仕様のものを製造しようとした
場合には試作を行ない、その結果を調べてから必要とす
る仕様のものに近づけていくという手順が必要であり、
したがって試作に費用がかかる。 ６）セラミックを用いているのでかさばり、薄くできな
い、などの欠点があった。
【０００５】
【課題を解決するための手段】本発明はこのような不
利、欠点を解決した基板および接続構造に関するもの
で、この基板は、曲げ強度が 400kg/cm2以上、曲げ弾性
率が10,000kg/cm2以上で、熱膨張係数が 1〜10ppm/℃で
ある単一の熱硬化性樹脂層内に、両端部を露出させた直
線状の導電性ワイヤが所定の角度で貫通配置されてな
り、該導電性ワイヤ端部の配列ピッチが表面と裏面にお
いて異なることを特徴としている。この接続構造は、こ
の基板の一方の導電性ワイヤの端部と半導体素子とがボ
ンディングワイヤで接続されてなり、他方の導電性ワイ
ヤの端部にレーザー光で形成された球状端部と電子回路
基板とが接続されてなることを特徴とするものである。
利、欠点を解決した基板および接続構造に関するもの
で、この基板は、曲げ強度が 400kg/cm2以上、曲げ弾性
率が10,000kg/cm2以上で、熱膨張係数が 1〜10ppm/℃で
ある単一の熱硬化性樹脂層内に、両端部を露出させた直
線状の導電性ワイヤが所定の角度で貫通配置されてな
り、該導電性ワイヤ端部の配列ピッチが表面と裏面にお
いて異なることを特徴としている。この接続構造は、こ
の基板の一方の導電性ワイヤの端部と半導体素子とがボ
ンディングワイヤで接続されてなり、他方の導電性ワイ
ヤの端部にレーザー光で形成された球状端部と電子回路
基板とが接続されてなることを特徴とするものである。
【０００６】
【作用】本発明のものは、従来のセラミックス製の積層
板からなる基板と比べると、半導体素子と多端子の電子
回路との電気的接続が容易となるうえ、セラミック板、
スクリーン版が不要となり、スクリーン印刷工程もなく
なり、セラミック積層板の同時焼成も不要で、これを短
時間で処理できるので、試作費のみならず全体を安価に
得ることができる。さらに、このものは半導体素子を接
続する配線距離が短くなるので薄膜化でき、ノイズによ
る電磁波障害が最小限になり、また、この接続構造は半
導体素子を電子機器などに容易に接続することができる
という有利性が与えられる。
板からなる基板と比べると、半導体素子と多端子の電子
回路との電気的接続が容易となるうえ、セラミック板、
スクリーン版が不要となり、スクリーン印刷工程もなく
なり、セラミック積層板の同時焼成も不要で、これを短
時間で処理できるので、試作費のみならず全体を安価に
得ることができる。さらに、このものは半導体素子を接
続する配線距離が短くなるので薄膜化でき、ノイズによ
る電磁波障害が最小限になり、また、この接続構造は半
導体素子を電子機器などに容易に接続することができる
という有利性が与えられる。
【０００７】本発明の基板は上記した特性を有する単一
の熱硬化性樹脂層内に、両端部を露出させた直線状の導
電性ワイヤを所定の角度で貫通埋設したものであるが、
これは図１（ａ）、（ｂ）、（ｃ）に示されているよう
に複数の導電性ワイヤが熱硬化性樹脂の表面および裏面
から露出させたものが代表的なものとされる。図１
（ａ）は単一の熱硬化性樹脂層２に直線状の導電性ワイ
ヤ３を貫通配置した本発明の基板１の縦断面図を示した
ものであるが、これには少なくとも一本の、多くは複数
の直線状の導電性ワイヤ３が熱硬化性樹脂層２の厚さ方
向に対して、接続すべき電子回路基板上のピッチに拡大
するピッチ変換の役割をするように、所定の角度で交差
するようにハの字状に貫通配置されており、このため基
板１の表面と裏面では導電性ワイヤ端部の配列ピッチが
異なっている。導電性ワイヤ３の一端（図では上端）に
は半導体素子との接続のためにワイヤボンドにより平板
状のボンド端部５が形成されており、他端（図では下
端）にはレーザー加工により電子回路基板との接続のた
めに球状端部４が形成されているが、これらは熱硬化性
樹脂層２の両表面に露出しており、これらの周囲はフレ
ーム６で囲まれている。また、このフレーム６は熱硬化
性樹脂層２の周りを囲んでこれを強化するものである
が、これはエポキシ樹脂、ポリイミド樹脂、フェノール
樹脂の熱硬化性樹脂、ポリ塩化ビニル、ポリカーボネー
ト、ＡＢＳ等の熱可塑性樹脂から適宜選択すればよい。
の熱硬化性樹脂層内に、両端部を露出させた直線状の導
電性ワイヤを所定の角度で貫通埋設したものであるが、
これは図１（ａ）、（ｂ）、（ｃ）に示されているよう
に複数の導電性ワイヤが熱硬化性樹脂の表面および裏面
から露出させたものが代表的なものとされる。図１
（ａ）は単一の熱硬化性樹脂層２に直線状の導電性ワイ
ヤ３を貫通配置した本発明の基板１の縦断面図を示した
ものであるが、これには少なくとも一本の、多くは複数
の直線状の導電性ワイヤ３が熱硬化性樹脂層２の厚さ方
向に対して、接続すべき電子回路基板上のピッチに拡大
するピッチ変換の役割をするように、所定の角度で交差
するようにハの字状に貫通配置されており、このため基
板１の表面と裏面では導電性ワイヤ端部の配列ピッチが
異なっている。導電性ワイヤ３の一端（図では上端）に
は半導体素子との接続のためにワイヤボンドにより平板
状のボンド端部５が形成されており、他端（図では下
端）にはレーザー加工により電子回路基板との接続のた
めに球状端部４が形成されているが、これらは熱硬化性
樹脂層２の両表面に露出しており、これらの周囲はフレ
ーム６で囲まれている。また、このフレーム６は熱硬化
性樹脂層２の周りを囲んでこれを強化するものである
が、これはエポキシ樹脂、ポリイミド樹脂、フェノール
樹脂の熱硬化性樹脂、ポリ塩化ビニル、ポリカーボネー
ト、ＡＢＳ等の熱可塑性樹脂から適宜選択すればよい。
【０００８】また、図１（ｂ）はこの基板１の半導体素
子側からの平面図を示したもので、これには熱硬化性樹
脂層２の表面に露出している導電性ワイヤのボンド端部
５が四角形状に配置されており、図１（ｃ）は基板１に
よって接続されるべき電子回路基板側からの平面図を示
したもので、これには熱硬化性樹脂層２の表面に露出し
ている球状端部４が電子回路基板の接続ピッチにあわせ
て四角形状に配置されている。
子側からの平面図を示したもので、これには熱硬化性樹
脂層２の表面に露出している導電性ワイヤのボンド端部
５が四角形状に配置されており、図１（ｃ）は基板１に
よって接続されるべき電子回路基板側からの平面図を示
したもので、これには熱硬化性樹脂層２の表面に露出し
ている球状端部４が電子回路基板の接続ピッチにあわせ
て四角形状に配置されている。
【０００９】熱硬化性樹脂層２に使用される熱硬化性樹
脂はエポキシ樹脂、ポリイミド樹脂、フェノール樹脂な
どから選ばれたものが挙げられ、剛性、耐薬品性、耐熱
性を考慮すればエポキシ樹脂が望ましいものとされる
が、これには必要に応じ充填剤としてガラス繊維織布、
マイカなどを添加して請求項１に記載の曲げ強度などを
持つものとされる。この熱硬化性樹脂層２は半導体素子
を保護する必要があることから外部環境からの衝撃に対
抗できるもので、半導体素子を搭載するときの曲がりを
最小限にする必要があることから、これは曲げ強度が 4
00kg/cm2以上、通常は 1,000kg/cm2以下で、曲げ弾性率
が10,000kg/cm2以上、通常は30,000kg/cm2以下（共に J
IS K6911による）のものとされ、これはまた半導体素子
との位置合わせにおける高温での使用状況を考慮すると
熱膨張係数が１〜10ppm/℃のものとされる。
脂はエポキシ樹脂、ポリイミド樹脂、フェノール樹脂な
どから選ばれたものが挙げられ、剛性、耐薬品性、耐熱
性を考慮すればエポキシ樹脂が望ましいものとされる
が、これには必要に応じ充填剤としてガラス繊維織布、
マイカなどを添加して請求項１に記載の曲げ強度などを
持つものとされる。この熱硬化性樹脂層２は半導体素子
を保護する必要があることから外部環境からの衝撃に対
抗できるもので、半導体素子を搭載するときの曲がりを
最小限にする必要があることから、これは曲げ強度が 4
00kg/cm2以上、通常は 1,000kg/cm2以下で、曲げ弾性率
が10,000kg/cm2以上、通常は30,000kg/cm2以下（共に J
IS K6911による）のものとされ、これはまた半導体素子
との位置合わせにおける高温での使用状況を考慮すると
熱膨張係数が１〜10ppm/℃のものとされる。
【００１０】他方、ここに使用する導電性ワイヤは導電
性であればよいが、これは特に限定されず、導電性イン
クからなるもの、導電性ゴムからなるもの、炭素繊維、
導電層（金、銀、銅など）を被覆したプラスチックもし
くはガラスファイバーなどがあげられるが、導電度を考
慮すると金属からなるもの、具体的材質としては金、
銅、アルミニウム、金−パラジウム合金、ニッケルまた
はこれらのメッキ品などがあげられるが、電気抵抗、加
工性からは金線とすることが望ましい。この線径は電流
に応じて、接続ピッチおよびコストに応じて10〜 100μ
ｍの線から選べばよいが、このものは導電性ワイヤの形
状として端子間のクロストーク・ノイズなどそれ自体か
ら発するノイズまたは外部から侵入するノイズなどによ
る電磁波障害の影響を少なくするため、また導通経路を
最小にすることが望ましいことから直線状のものとされ
る。
性であればよいが、これは特に限定されず、導電性イン
クからなるもの、導電性ゴムからなるもの、炭素繊維、
導電層（金、銀、銅など）を被覆したプラスチックもし
くはガラスファイバーなどがあげられるが、導電度を考
慮すると金属からなるもの、具体的材質としては金、
銅、アルミニウム、金−パラジウム合金、ニッケルまた
はこれらのメッキ品などがあげられるが、電気抵抗、加
工性からは金線とすることが望ましい。この線径は電流
に応じて、接続ピッチおよびコストに応じて10〜 100μ
ｍの線から選べばよいが、このものは導電性ワイヤの形
状として端子間のクロストーク・ノイズなどそれ自体か
ら発するノイズまたは外部から侵入するノイズなどによ
る電磁波障害の影響を少なくするため、また導通経路を
最小にすることが望ましいことから直線状のものとされ
る。
【００１１】本発明の基板の厚さは、近年における半導
体パッケージの進歩がめざましく、益々薄型が望まれて
いるので、操作に必要な厚さがあれば十分であるが、
0.5mm未満では取り扱いにくくなりやすいので、 0.5〜
2.0mmの範囲とすればよい。なお、本発明の基板では熱
硬化性樹脂層の表面および裏面では、半導体素子の細か
いピッチを電子回路基板の接続ピッチに変換させるため
に、配列ピッチが異なるものとされ、半導体素子の配列
ピッチの細いピッチを配列ピッチの大きい電子回路基板
に容易に適合させることができる。
体パッケージの進歩がめざましく、益々薄型が望まれて
いるので、操作に必要な厚さがあれば十分であるが、
0.5mm未満では取り扱いにくくなりやすいので、 0.5〜
2.0mmの範囲とすればよい。なお、本発明の基板では熱
硬化性樹脂層の表面および裏面では、半導体素子の細か
いピッチを電子回路基板の接続ピッチに変換させるため
に、配列ピッチが異なるものとされ、半導体素子の配列
ピッチの細いピッチを配列ピッチの大きい電子回路基板
に容易に適合させることができる。
【００１２】なお、この基板と半導体素子とを接続する
ためのボンディングワイヤは金、銅、アルミニウム、金
−パラジウム合金、ニッケルまたはこれらのメッキ品か
ら選択されたもので製作したものとすればよいが、これ
らは電気抵抗、加工性の面からは金ワイヤとすることが
望ましい。この線径は電流に応じて接続ピッチ、コスト
に応じて10〜 100μｍの金ワイヤから選べばよいが、こ
の形状は端子間のクロストーク・ノイズ等のそれ自体か
ら発するノイズまたは外部から侵入するノイズ等による
電磁波障害の影響を少なくするため、また、導通経路を
最小とすることが望ましいので直線状とされる。また、
この場合におけるボンディングワイヤの半導体素子接続
側は球状端部とされているが、電子回路基板側は平板状
の端部であってもよい。
ためのボンディングワイヤは金、銅、アルミニウム、金
−パラジウム合金、ニッケルまたはこれらのメッキ品か
ら選択されたもので製作したものとすればよいが、これ
らは電気抵抗、加工性の面からは金ワイヤとすることが
望ましい。この線径は電流に応じて接続ピッチ、コスト
に応じて10〜 100μｍの金ワイヤから選べばよいが、こ
の形状は端子間のクロストーク・ノイズ等のそれ自体か
ら発するノイズまたは外部から侵入するノイズ等による
電磁波障害の影響を少なくするため、また、導通経路を
最小とすることが望ましいので直線状とされる。また、
この場合におけるボンディングワイヤの半導体素子接続
側は球状端部とされているが、電子回路基板側は平板状
の端部であってもよい。
【００１３】このようにして製造された本発明の基板
は、半導体素子と電子回路基板との電気的接続に使用さ
れるが、半導体素子を長期にわたり安定して動作させる
ために外部環境から半導体素子を保護するためにも使用
することができ、配列ピッチの細かい半導体素子を配列
ピッチの大きい電子回路基板に実装するために使用する
こともできるという役割を果たすものである。
は、半導体素子と電子回路基板との電気的接続に使用さ
れるが、半導体素子を長期にわたり安定して動作させる
ために外部環境から半導体素子を保護するためにも使用
することができ、配列ピッチの細かい半導体素子を配列
ピッチの大きい電子回路基板に実装するために使用する
こともできるという役割を果たすものである。
【００１４】本発明の基板は上記したように半導体素子
と電子回路基板との実装に使用されるが、この実装に当
ってはこの導電性ワイヤの配置が重要な因子となる。し
たがって、この接続構造は例えば上記した基板におい
て、単一の熱硬化性樹脂層の表面および裏面に直線状の
導電性ワイヤが所定の角度で貫通配置され、導電性ワイ
ヤ端部の配列ピッチが表面と裏面において異なってい
る。この複数の導電性ワイヤの熱硬化性樹脂層の表面に
おける端部を平板状または球状に加工すると共に、熱硬
化性樹脂層の裏面における導電性ワイヤの他方の端部を
球状または平板状に加工し、さらに半導体素子と本発明
の基板とをボンディングワイヤで接続する際に、ボンデ
ィングワイヤはこの基板の表面での端部が平板状または
球状に加工されている導電性ワイヤと接続されているも
のである。
と電子回路基板との実装に使用されるが、この実装に当
ってはこの導電性ワイヤの配置が重要な因子となる。し
たがって、この接続構造は例えば上記した基板におい
て、単一の熱硬化性樹脂層の表面および裏面に直線状の
導電性ワイヤが所定の角度で貫通配置され、導電性ワイ
ヤ端部の配列ピッチが表面と裏面において異なってい
る。この複数の導電性ワイヤの熱硬化性樹脂層の表面に
おける端部を平板状または球状に加工すると共に、熱硬
化性樹脂層の裏面における導電性ワイヤの他方の端部を
球状または平板状に加工し、さらに半導体素子と本発明
の基板とをボンディングワイヤで接続する際に、ボンデ
ィングワイヤはこの基板の表面での端部が平板状または
球状に加工されている導電性ワイヤと接続されているも
のである。
【００１５】すなわち、この接続構造は図２、図３に示
されているものであり、ピッチが変換されるようになっ
ている。これは単一の熱硬化性樹脂層２に直線状の導電
性ワイヤ３が所定角度で貫通配置されており、この導電
性ワイヤ３の熱硬化性樹脂の表面における端部が平板状
のボンド端子４または球状端子５とされている基板１に
おいて、半導体素子７と基板１とがボンディングワイヤ
８で接続されているというものであり、この基板でその
表面と裏面の端子ピッチが異なり、裏面のほうが配線ピ
ッチが大きくなっているので、表面の細かい半導体素子
の端子ピッチが裏面の端子ピッチの大きい電子回路基板
に容易に接続されるという有利性が与えられる。
されているものであり、ピッチが変換されるようになっ
ている。これは単一の熱硬化性樹脂層２に直線状の導電
性ワイヤ３が所定角度で貫通配置されており、この導電
性ワイヤ３の熱硬化性樹脂の表面における端部が平板状
のボンド端子４または球状端子５とされている基板１に
おいて、半導体素子７と基板１とがボンディングワイヤ
８で接続されているというものであり、この基板でその
表面と裏面の端子ピッチが異なり、裏面のほうが配線ピ
ッチが大きくなっているので、表面の細かい半導体素子
の端子ピッチが裏面の端子ピッチの大きい電子回路基板
に容易に接続されるという有利性が与えられる。
【００１６】
【実施例】つぎに本発明の実施例をあげる。 実施例１ 厚さ 0.5mmの銅製の形成用基板にワイヤボンドにより直
径76μｍの金メッキを施したガラス繊維からなるワイヤ
（以下、実施例１では単にワイヤとする）を0.25mmピッ
チ、一辺の長さ 5.0mmで四辺形となるようにボンディン
グし、これらのワイヤの先端は 1.0mmピッチ、一辺の長
さ20.0mmで四辺形となるように配列し先端を球状に形成
した。
径76μｍの金メッキを施したガラス繊維からなるワイヤ
（以下、実施例１では単にワイヤとする）を0.25mmピッ
チ、一辺の長さ 5.0mmで四辺形となるようにボンディン
グし、これらのワイヤの先端は 1.0mmピッチ、一辺の長
さ20.0mmで四辺形となるように配列し先端を球状に形成
した。
【００１７】ついで、ポリカーボネート樹脂を用いて厚
さ 2.0mm、幅 5.0mm、外形が一辺34mmの正方形状のフレ
ームを作製し、これを上記の形成用基板にセットした。
つぎに、このフレーム内にビスフェノールＦ型エポキシ
樹脂・エピコート806［油化シェルエポキシ（株）製商
品名］ 100重量部に対してポリアミド硬化剤・エピキュ
アＶ40［油化シェルエポキシ（株）製商品名］48重量部
を添加して混合撹拌したのち、真空ポンプを用いて脱泡
したものを、ディスペンサーにより気泡が入らないよう
に約２mmの厚さで、ワイヤの球状端部が露出して残る程
度に注入し、室温（23℃）で24時間静置して硬化させ、
80℃で３時間加熱して熱硬化性樹脂層（この熱硬化性樹
脂は曲げ強度 513kg/cm2、曲げ弾性率27,500kg/cm2、熱
膨張係数５ppm/℃であった。）を形成してから、この銅
製の形成用基板を塩化第二鉄によりエッチング除去し、
ワイヤの平板状加工端部を露出させて本発明の基板を製
造した。この基板には従来のセラミック製の積層基板か
らなるものにくらべて性能は何ら遜色なく接続でき、構
造が簡単で製造も容易で安価であるという有利性が与え
られる。
さ 2.0mm、幅 5.0mm、外形が一辺34mmの正方形状のフレ
ームを作製し、これを上記の形成用基板にセットした。
つぎに、このフレーム内にビスフェノールＦ型エポキシ
樹脂・エピコート806［油化シェルエポキシ（株）製商
品名］ 100重量部に対してポリアミド硬化剤・エピキュ
アＶ40［油化シェルエポキシ（株）製商品名］48重量部
を添加して混合撹拌したのち、真空ポンプを用いて脱泡
したものを、ディスペンサーにより気泡が入らないよう
に約２mmの厚さで、ワイヤの球状端部が露出して残る程
度に注入し、室温（23℃）で24時間静置して硬化させ、
80℃で３時間加熱して熱硬化性樹脂層（この熱硬化性樹
脂は曲げ強度 513kg/cm2、曲げ弾性率27,500kg/cm2、熱
膨張係数５ppm/℃であった。）を形成してから、この銅
製の形成用基板を塩化第二鉄によりエッチング除去し、
ワイヤの平板状加工端部を露出させて本発明の基板を製
造した。この基板には従来のセラミック製の積層基板か
らなるものにくらべて性能は何ら遜色なく接続でき、構
造が簡単で製造も容易で安価であるという有利性が与え
られる。
【００１８】実施例２ 実施例１でワイヤの先端を 1.0mmピッチで、一辺の長さ
20.0mmの四辺形に配列したもののボンディング端部を平
板状に形成し、ワイヤの他方の端部は0.25mmピッチ、一
辺の長さ5.0mm で四辺形となるように配列し、この先端
にレーザー光を照射して直径 150μｍの球状に形成した
ほかは実施例１と同様に処理して本発明の基板を製造し
た。
20.0mmの四辺形に配列したもののボンディング端部を平
板状に形成し、ワイヤの他方の端部は0.25mmピッチ、一
辺の長さ5.0mm で四辺形となるように配列し、この先端
にレーザー光を照射して直径 150μｍの球状に形成した
ほかは実施例１と同様に処理して本発明の基板を製造し
た。
【００１９】実施例３ 実施例１における金メッキを施したガラス繊維からなる
ワイヤの代わりに、直径76μｍの金ワイヤを用い、両端
部を実施例２と同様の形状としたほかは実施例１と同様
にして本発明の基板を作製した。この基板における導電
性ワイヤとしての金ワイヤの一方の端部は上記したよう
に平板状に加工されていて配列ピッチは0.25mmであり、
導電性ワイヤとしての金ワイヤの他方の端部は球状に加
工されていて配列ピッチは1.00mmとされているが、この
平板状端部側に半導体素子を載置し、この半導体素子の
端子と基板の金ワイヤの端部とをワイヤボンドによる細
径が25.4μｍの金からなるボンディングワイヤを用いて
接続したところ、このものは半導体素子と電子回路基板
とを容易に、かつ安定して接続することができた。
ワイヤの代わりに、直径76μｍの金ワイヤを用い、両端
部を実施例２と同様の形状としたほかは実施例１と同様
にして本発明の基板を作製した。この基板における導電
性ワイヤとしての金ワイヤの一方の端部は上記したよう
に平板状に加工されていて配列ピッチは0.25mmであり、
導電性ワイヤとしての金ワイヤの他方の端部は球状に加
工されていて配列ピッチは1.00mmとされているが、この
平板状端部側に半導体素子を載置し、この半導体素子の
端子と基板の金ワイヤの端部とをワイヤボンドによる細
径が25.4μｍの金からなるボンディングワイヤを用いて
接続したところ、このものは半導体素子と電子回路基板
とを容易に、かつ安定して接続することができた。
【００２０】実施例４ 厚さ 0.5mmの銅製の形成用基板にワイヤボンドにより直
径76μｍの銀ワイヤを1.00mmピッチ、一辺の長さ20.0mm
で四辺形にボンディングし、これらの銀ワイヤの他の先
端は0.25mmピッチ、一辺の長さ 5.0mmで四辺形となるよ
うに配列した。このボンディングした端部は平板状に形
成し、銀ワイヤの他方の端部はレーザー光を照射して直
径 150μｍの球状に成形した。
径76μｍの銀ワイヤを1.00mmピッチ、一辺の長さ20.0mm
で四辺形にボンディングし、これらの銀ワイヤの他の先
端は0.25mmピッチ、一辺の長さ 5.0mmで四辺形となるよ
うに配列した。このボンディングした端部は平板状に形
成し、銀ワイヤの他方の端部はレーザー光を照射して直
径 150μｍの球状に成形した。
【００２１】ついで、ポリカーボネート樹脂を用いて厚
さ 2.0mm、幅 5.0mm、外形が一辺34mmの正方形状のフレ
ームを作成し、これを上記の形成用基板にセットした。
つぎに、このフレーム内に市販のポリイミド樹脂 100重
量部に対して硬化剤48重量部を添加して混合撹拌したも
のを注入して本発明の基板を製造した。
さ 2.0mm、幅 5.0mm、外形が一辺34mmの正方形状のフレ
ームを作成し、これを上記の形成用基板にセットした。
つぎに、このフレーム内に市販のポリイミド樹脂 100重
量部に対して硬化剤48重量部を添加して混合撹拌したも
のを注入して本発明の基板を製造した。
【００２２】この基板における銀ワイヤの球状の端部側
に半導体素子を載置し、この半導体素子の端子と球状の
端部とをワイヤボンドによる細径が15.0μｍの金からな
るボンディングワイヤを用いて接続したところ、このも
のは半導体素子と電子回路基板とを容易に、かつ安定し
て接続することができた。
に半導体素子を載置し、この半導体素子の端子と球状の
端部とをワイヤボンドによる細径が15.0μｍの金からな
るボンディングワイヤを用いて接続したところ、このも
のは半導体素子と電子回路基板とを容易に、かつ安定し
て接続することができた。
【００２３】
【発明の効果】本発明は、基板および接続構造に関する
ものであるが、このものは、 １）セラミック製積層基板にくらべて設計が容易で設計
時間が短縮される。 ２）セラミック製基板用スクリーン版を作成する複数工
程、治具が不要となり、これが導電性ワイヤを配設する
だけの単工程となるので、製造時間が短縮される。 ３）セラミック製積層板を同時焼成する装置、管理が不
要になる。 ４）半導体素子から電子回路基板の配線距離が最短とな
るので、ノイズによる電磁波障害を最小限とすることが
できる。 ５）熱硬化性樹脂層の曲げ強度、曲げ弾性率、熱膨張係
数が特定されているので、導電性ワイヤの保持、固定、
半導体素子の保護、特に外部からの圧力から守ることが
できるうえ、半導体素子との安定した接続ができる。 ６）熱硬化性樹脂層の表面および導電性ワイヤの配列ピ
ッチを異なったものとすることにより、半導体素子の細
かい端子ピッチを電子回路基板のピッチにあわせて交換
することができる。 ７）必要とする高周波特性を受けるための試作に伴う費
用を低くすることができる、という有利性が与えられ
る。
ものであるが、このものは、 １）セラミック製積層基板にくらべて設計が容易で設計
時間が短縮される。 ２）セラミック製基板用スクリーン版を作成する複数工
程、治具が不要となり、これが導電性ワイヤを配設する
だけの単工程となるので、製造時間が短縮される。 ３）セラミック製積層板を同時焼成する装置、管理が不
要になる。 ４）半導体素子から電子回路基板の配線距離が最短とな
るので、ノイズによる電磁波障害を最小限とすることが
できる。 ５）熱硬化性樹脂層の曲げ強度、曲げ弾性率、熱膨張係
数が特定されているので、導電性ワイヤの保持、固定、
半導体素子の保護、特に外部からの圧力から守ることが
できるうえ、半導体素子との安定した接続ができる。 ６）熱硬化性樹脂層の表面および導電性ワイヤの配列ピ
ッチを異なったものとすることにより、半導体素子の細
かい端子ピッチを電子回路基板のピッチにあわせて交換
することができる。 ７）必要とする高周波特性を受けるための試作に伴う費
用を低くすることができる、という有利性が与えられ
る。
【図１】（ａ）は本発明の基板の一実施態様による断面
図、（ｂ）はこの半導体素子接続側からの平面図、
（ｃ）はその電子回路基板接続側からの平面図を示した
ものである。
図、（ｂ）はこの半導体素子接続側からの平面図、
（ｃ）はその電子回路基板接続側からの平面図を示した
ものである。
【図２】本発明の接続構造の一実施態様の断面図を示し
たものである。
たものである。
【図３】本発明の接続構造の他の実施態様の断面図を示
したものである。
したものである。
【図４】従来のセラミック製積層配線基板の断面図を示
したものである。
したものである。
【図５】従来のセラミック製積層配線基板製造工程の斜
視図を示したものである。
視図を示したものである。
１…基板 ２…熱硬化性樹脂層 ３…導電性ワイヤ ４…球状の端部 ５…平板状の端部 ６…フレーム ７，11…半導体素子 ８，18…ボンディングワイヤ 12…セラミック製積層配線基板 13…第一層配線面 14…第二層配線面 15…第三層配線面 16…導電経路 17…導電部
フロントページの続き (56)参考文献 特開 平２−81447（ＪＰ，Ａ) 特開 平３−120740（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12
Claims (2)
- 【請求項１】 曲げ強度が 400kg/cm2 以上、曲げ弾性率
が10,000kg/cm2以上で、 熱膨張係数が１〜10ppm/℃であ
る単一の熱硬化性樹脂層内に、両端部を露出させた直線
状の導電性ワイヤが所定の角度で貫通配置されてなり、
該導電性ワイヤ端部の配列ピッチが表面と裏面において
異なることを特徴とする半導体素子接続用配線基板。 - 【請求項２】 請求項１に記載の半導体素子接続用配線
基板の一方の導電性ワイヤの端部と半導体素子とがボン
ディングワイヤで接続されてなり、他方の導電性ワイヤ
の端部にレーザー光で形成された球状端部と電子回路基
板とが接続されてなることを特徴とする半導体素子接続
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294106A JP2809385B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体素子接続用配線基板および半導体素子接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294106A JP2809385B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体素子接続用配線基板および半導体素子接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153821A JPH08153821A (ja) | 1996-06-11 |
| JP2809385B2 true JP2809385B2 (ja) | 1998-10-08 |
Family
ID=17803372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6294106A Expired - Fee Related JP2809385B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体素子接続用配線基板および半導体素子接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809385B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI234210B (en) * | 2002-12-03 | 2005-06-11 | Sanyo Electric Co | Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet |
| JP4140012B2 (ja) * | 2004-02-06 | 2008-08-27 | ソニー株式会社 | チップ状電子部品、その製造方法及び実装構造 |
| JP5511155B2 (ja) * | 2008-06-25 | 2014-06-04 | パナソニック株式会社 | インターポーザ基板とその製造方法 |
| US8261618B2 (en) * | 2010-11-22 | 2012-09-11 | General Electric Company | Device for measuring properties of working fluids |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581592B2 (ja) * | 1988-09-16 | 1997-02-12 | 株式会社日立製作所 | フレキシブルピンキャリア及びそれを使用した半導体装置 |
-
1994
- 1994-11-29 JP JP6294106A patent/JP2809385B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153821A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524951C (zh) | 连接部件和安装体及其制造方法 | |
| KR100371877B1 (ko) | 배선기판과 배선기판의 제조방법 및 반도체 패키지 | |
| US5519176A (en) | Substrate and ceramic package | |
| US4970577A (en) | Semiconductor chip module | |
| US7849591B2 (en) | Method of manufacturing a printed wiring board | |
| CN102479725B (zh) | 具有散热座及增层电路的散热增益型半导体组件制备方法 | |
| JP3094481B2 (ja) | 電子回路装置とその製造方法 | |
| CN101896037B (zh) | 刚挠性电路板及其制造方法 | |
| EP1915037B1 (en) | Process for producing a bending-type rigid printed wiring board | |
| EP2911484B1 (en) | Printed circuit board and method of fabricating the same | |
| EP1814373A1 (en) | Multilayer printed wiring board and its manufacturing method | |
| KR20060018818A (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| EP0405482B1 (en) | Improved wire scribed circuit boards and methods of their manufacture | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2809385B2 (ja) | 半導体素子接続用配線基板および半導体素子接続構造 | |
| CN1331227C (zh) | 电路板及其制造方法 | |
| JPH1065047A (ja) | 半導体素子搭載用パッケージの製造方法 | |
| EP2813132B1 (en) | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module | |
| JP2000340907A (ja) | 配線基板およびその製造方法 | |
| US5763060A (en) | Printed wiring board | |
| US20240064907A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP2005079318A (ja) | コネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板 | |
| JP2000208946A (ja) | 多層配線板およびその製造方法 | |
| EP0420604A1 (en) | Selectively conductive adhesive device for simultaneous electrical and mechanical coupling | |
| US6750537B2 (en) | Substrate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |