JP5378643B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5378643B2
JP5378643B2 JP2006267963A JP2006267963A JP5378643B2 JP 5378643 B2 JP5378643 B2 JP 5378643B2 JP 2006267963 A JP2006267963 A JP 2006267963A JP 2006267963 A JP2006267963 A JP 2006267963A JP 5378643 B2 JP5378643 B2 JP 5378643B2
Authority
JP
Japan
Prior art keywords
resin body
lead
semiconductor device
electronic component
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006267963A
Other languages
English (en)
Other versions
JP2008091418A (ja
Inventor
俊彦 宇佐見
英宏 竹嶋
徹 嵯峨
文友 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2006267963A priority Critical patent/JP5378643B2/ja
Publication of JP2008091418A publication Critical patent/JP2008091418A/ja
Application granted granted Critical
Publication of JP5378643B2 publication Critical patent/JP5378643B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明はＢＧＡ（Ball Grid Array ）型及びＬＧＡ（Land Grid Array ）の半導体装置及びその製造方法に係わり、特に、一括モールド方式を採用する半導体装置の製造方法に適用して有効な技術に関する。
ＢＧＡ型の樹脂封止型半導体装置の製造方法の一つとして、いわゆる一括モールド方式を採用する半導体装置の製造方法が知られている。この方法は、一つの半導体装置が形成される製品形成部を整列配置した配線基板（配線母基板）を使用する。半導体装置の製造においては、最初に、配線基板（配線母基板）の各製品形成部に、半導体チップを固定するとともに、半導体チップの電極と配線を導電性のワイヤで接続する。つぎに、配線基板の一面に絶縁性樹脂からなる樹脂層を形成して各半導体チップ及びワイヤを被う。つぎに、配線基板の裏面に外部電極端子（ボール電極）を形成し、その後、配線基板を樹脂層共々縦横に切断して複数の半導体装置を製造する（例えば、特許文献１、２）。
特許文献１には、「配線基板上に１つの領域を封止樹脂により封止すると封止樹脂と配線基板が一体となった基板は配線基板、封止樹脂、半導体チップの物性値の違いにより反りが発生し、樹脂封止する領域が大きくなる程、配線基板全体の反りは大きくなる。」、旨記載されている。
特許文献２には、「複数の半導体素子を配線基板に搭載して封止を行うと、加熱時に封止体が反ってしまい、封止体の裏面の外部電極が平坦な位置からずれてしまうので、ボール電極を外部電極に高精度に搭載することが困難となる。」、旨記載されている。
特開２００１−４４２２９号公報 特開２００２−２５２２３７公報
ＢＧＡ型半導体装置の製造においては、製品形成部をマトリックス状に配置した配線基板（配線母基板）が使用される。この配線母基板は、絶縁性樹脂板からなる基材と、この基材に設ける配線とからなっている。配線の一部は、半導体チップ等の電子部品を固定するための固定用パッド、ワイヤを接続するためのワイヤ接続パッド、ボール電極等の外部電極端子を形成するための電極接続パッド等ともなる。配線母基板として多用されるものの一つとして、ガラス・エポキシ樹脂配線基板がある。このガラス・エポキシ樹脂配線基板は、ガラス・エポキシ樹脂板の表面等に配線が形成されている。配線は、例えば、ガラス・エポキシ樹脂板の表面に接着した銅箔をエッチングして形成される。
また、半導体装置の製造において、配線母基板の一面に半導体チップを固定し、かつこの半導体チップの電極と配線母基板の配線を電気的に接続し、さらに配線母基板の一面に半導体チップ等を被うように樹脂層を形成した段階では、材質の熱膨張係数の違いによって配線母基板が反り返ることがある。即ち、半導体装置を構成する配線母基板はガラス・エポキシ樹脂の基材であり、半導体チップはシリコン等の半導体であり、半導体チップを被う樹脂層はエポキシ樹脂等の樹脂である。このため、各部材の熱膨張係数の違いから、特許文献にも記載されているように樹脂層付きの配線母基板が反りやすくなる。また、一度に多数の半導体装置を製造するために、より多く製品形成部を配置した配線母基板では、その反りは大きくなる。従って、配線母基板の一面に樹脂層を形成した後、配線母基板の他の一面に治具を用いてボール電極（金属ボール）を一括して接続する際、配線母基板の反りによってボール電極接続位置のピッチが変化し、一部のボール電極が配線母基板の電極接続パッドに接続できなくなることもある。
一方、樹脂封止型半導体装置の製造においては、鉄−ニッケル系金属や銅等によるリードフレームが使用されている。リードフレームは、ガラス・エポキシ樹脂配線基板に比較して安価である。そこで、本発明者はリードフレームを樹脂で封止して形成する配線母基板を使用することによって半導体装置のコスト低減が可能になることに気が付き、既に特許出願をしている（特願2006-70180) 。
本願発明は既に提案している発明をさらに発展させたものである。即ち、本発明者は、リードフレームを樹脂で封止して形成したものを配線母基板とする半導体装置の製造方法において、前記配線母基板の樹脂内に、リードフレームの所定のリードに電極が接続される電子部品を埋め込んでおくことにより、製造される半導体装置をより高集積化できることに気が付き本発明をなした。
本発明の目的は半導体装置をより高集積化できかつ歩留りの高い半導体装置の製造技術を提供することにある。
本発明の他の目的は製造コストの低減が達成できる半導体装置の製造技術を提供することにある。
本発明の他の目的は、半導体装置の製造においてリードフレームと樹脂体からなる封止体部分の反りの発生を抑止して高歩留りに半導体装置を製造する技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体装置は、
第１の面及びこの第１の面の反対面となる第２の面を有する絶縁性樹脂で形成される四角形状の第１の樹脂体と、
第１の面及びこの第１の面の反対面となる第２の面を有し前記第２の面が前記第１の樹脂体の前記第１の面に一致して重ねられて一体となる絶縁性樹脂で形成される四角形状の第２の樹脂体と、
前記第１の樹脂体内に階段状に一段折れ曲がるように延在して位置し、先端部が前記第１の樹脂体の前記四角形状の内側に位置するとともに前記第１の樹脂体の前記第２の面に第２の面が露出し、他端部が前記第１の樹脂体の周面に位置するとともに前記第１の樹脂体の前記第１の面に第１の面が露出する複数の導電性のリードと、
前記第１の樹脂体内に位置し、複数の電極を有し、前記各電極が所定の前記リードに第１の接続手段を介して電気的に接続される少なくとも一つの第１の電子部品と、
前記第２の樹脂体内に位置し、複数の電極を有し、前記各電極が前記第１の樹脂体の前記第１の面に露出する所定の前記リード部分（リード）に第２の接続手段を介して電気的に接続される少なくとも一つの第２の電子部品と、
前記第１の樹脂体の前記第２の面に露出する前記リード部分に形成された外部電極端子とを有することを特徴とする。
前記外部電極端子として一定厚さの金属メッキ膜を形成する場合はＬＧＡ（Land Grid Array ）型の半導体装置とすることができる。また、前記外部電極端子としてバンプ電極等による突起電極を形成する場合はＢＧＡ（Ball Grid Array ）型の半導体装置とすることができる。
また、第１の電子部品の厚さ（高さ）の選択によって、第１の樹脂体の第１の面に露出することなく第１の樹脂体内に第１の電子部品を埋没させる構造、または第１の電子部品を第１の樹脂体の第１の面に露出させる構造が取り得る。
また、少なくとも一つ配置される前記第１の電子部品の一つは、第１の面に複数の電極を有する半導体チップ、絶縁性の封止体の周面から複数のリードを突出させる半導体装置及び絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つとすることができる。そして、第１の電子部品の電極と前記リードを接続する第１の接続手段は、導電性の接合材（接着剤）で構成され、第１の電子部品の電極がリードの先端部の第１の面に前記接合材を介して重ねて接続される構成になる。
また、少なくとも一つ配置される前記第２の電子部品の一つは、第１の面に複数の電極を有する半導体チップ又は絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つとすることができる。そして、第２の電子部品の電極と前記リードを接続する第２の接続手段は、第２の電子部品が半導体チップの場合は導電性のワイヤで構成され、ワイヤの一端が第２の電子部品の電極に接続され、他端が第１の樹脂体の第１の面に露出するリード部分の第１の面に接続される構成になる。また、第２の電子部品がチップ部品の場合は、第２の接続手段は導電性の接合材（接着剤）で構成され、第２の電子部品の各電極が第１の樹脂体の第１の面に露出する所定のリード部分の第１の面に接合材を介して重ねて接続される構成になる。
第１の電子部品が第１の樹脂体内に埋没する構造では、第１の樹脂体の第１の面に接合材を介して第２の電子部品を搭載することが可能である。この場合、第２の電子部品として半導体チップが電極を有する面を上にして第１の樹脂体の第１の面に接合材を介して固定することができる。
第１の電子部品が第１の樹脂体の第１の面に露出する構造の場合、第１の電子部品としてフリップ・チップ接続構造の半導体チップを使用することができる。半導体チップの各電極を所定リードの先端部の第１の面にフリップ・チップ接続する。この際、半導体チップは厚いものを使用することによって半導体チップを形成する半導体基板の上面（第２の面）を第１の樹脂体の第１の面に露出させることができる。従って、露出するこの半導体基板面に絶縁性の接合材（絶縁性あるいは導電性）によって第２の電子部品としての半導体チップを電極を有する第１の面を上面として固定することができる。第１の電子部品としての半導体チップはその半導体基板が半導体チップにおいて所定の電位を有する構造となるものが多い。そこで、第１の電子部品である半導体チップの半導体基板に第２の電子部品である半導体チップの半導体基板を固定する場合、固定のための接合材は絶縁性の接合材が使用されるが、電気的に支障がない場合は導電性の接合材で第１の電子部品である半導体チップに第２の電子部品である半導体チップを固定してもよい。
また、第１の樹脂体及び第２の樹脂体は同じ材質の絶縁性樹脂（物性値が同じとなる樹脂）で形成されている。
また、リードフレームにおいて、前記第１の接続手段及び前記第２の接続手段が接続される前記リードの表面には金属メッキ膜が形成され、前記外部電極端子が形成される前記リードの表面には金属メッキ膜が形成されている。これら金属メッキ膜によって接続性を良好にする。
また、リードの厚さは７５〜１００μｍ、第１の樹脂体の厚さは２５０〜３００μｍ、第２の樹脂体の厚さは３００〜４００μｍである。
このような半導体装置は以下の方法によって製造することができる。
半導体装置の製造方法は、
（ａ）第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となるリードフレームを準備する工程、
（ｂ）複数の電極を有する少なくとも一つの第１の電子部品を前記リードに固定する工程、
（ｃ）前記リードフレームの前記枠の第１の面から前記リードの先端部分の前記第２の面に至る厚さ部分を絶縁性の樹脂で被って第１の樹脂体を形成するとともに、前記第１の樹脂体の第１の面に前記枠及び枠に連なる前記リード部分を露出させ、前記第２の樹脂体の第２の面に前記リードの先端部分を露出させる工程、
（ｄ）前記各製品形成部において、複数の電極を有する少なくとも一つの第２の電子部品を前記リード部分または前記第１の樹脂体に固定するとともに、前記各電極を前記第１の樹脂体の前記第１の面に露出する前記リード部分に電気的に接続する工程、
（ｅ）前記リードフレームの前記第１の面に絶縁性の樹脂からなる第２の樹脂体を一定厚さ形成して前記各製品形成部の前記第２の電子部品を被う工程、
（ｆ）前記第１の樹脂体の前記第２の面に露出する前記リード表面に外部電極端子を形成する工程、
（ｇ）前記リードフレーム、前記第１の樹脂体及び前記第２の樹脂体を前記各製品形成部が分離されるように縦横に切断する工程、
とを有し、
前記工程（ｂ）では、前記第１の電子部品の前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続し、
前記工程（ｄ）では、
前記第２の電子部品が第１の面に複数の電極を有する半導体チップの場合は、前記半導体チップの前記第１の面の反対面となる第２の面を前記第１の樹脂体の第１の面に絶縁性の接合材を介して固定し、かつ前記各電極と前記リード部分を導電性のワイヤによって接続し、
前記第２の電子部品が絶縁性の封止体の両端にそれぞれ電極を有するチップ部品の場合は、前記チップ部品の前記各電極を導電性の接合材を介して前記リード部分に接続することを特徴とする。
前記工程（ａ）におけるリードフレームを準備する工程では、リードの厚さが７５〜１００μｍとなるものであり、かつ第１の接続手段及び第２の接続手段並びに外部電極端子が形成されるリードの表面に金属メッキ膜を形成したものを準備する。
前記工程（ｂ）では、少なくとも一つの第１の電子部品の各電極を導電性の接合材を介して所定のリードの先端部分の第１の面に接続するが、この少なくとも一つ接続される第１の電子部品の一つは、第１の面に複数の電極を有する半導体チップ、絶縁性の封止体の周面から複数のリードを突出させる半導体装置及び絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つを選択とすることができる。そして、第１の電子部品の電極とリードを接続する第１の接続手段は、導電性の接合材で構成され、第１の電子部品の電極がリードの先端部の第１の面に前記接合材を介して重ねて接続される構成になる。また、前記工程（ｂ）では、第１の電子部品の厚さ（高さ）を選択することによって、第１の樹脂体の第１の面に第１の電子部品を露出させることなく第１の樹脂体内に第１の電子部品を埋没させる構造、または第１の電子部品を第１の樹脂体の第１の面に露出させる構造とすることができる。
前記工程（ｃ）では、第１の樹脂体の厚さを２５０〜３００μｍに形成する。
前記工程（ｄ）では、少なくとも一つの第２の電子部品を第１の樹脂体の第１の面に露出するリード部分または第１の樹脂体に固定するが、この少なくとも一つ固定される第２の電子部品の一つは、第１の面に複数の電極を有する半導体チップ又は絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つとすることができる。そして、第２の電子部品が半導体チップの場合は、この半導体チップの第１の面の反対面となる第２の面を第１の樹脂体の第１の面に絶縁性の接合材を介して固定し、かつ各電極とリード部分を導電性のワイヤによって接続する。また、第２の電子部品がチップ部品の場合は、チップ部品の各電極を導電性の接合材を介してリード部分に接続する。
第１の電子部品が第１の樹脂体内に埋没する構造では、第１の樹脂体の第１の面に接合材を介して第２の電子部品を搭載することが可能である。この場合、第２の電子部品として第１の面に電極を有する半導体チップの前記第１の面の反対面となる第２の面を第１の樹脂体の第１の面に接合材を介して固定することができる。
第１の電子部品が第１の樹脂体の第１の面に露出する構造の場合、第１の電子部品としてフリップ・チップ接続構造の半導体チップを使用することができる。第１の電子部品としての半導体チップの各電極を所定リードの先端部の第１の面にフリップ・チップ接続する。この際、半導体チップは厚いものを使用することによって半導体チップを形成する半導体基板面（半導体チップの第２の面に相当）が第１の樹脂体の第１の面に露出する。従って、露出する半導体基板面に絶縁性の接合材によって第２の電子部品としての半導体チップの電極を有さない第２の面を接合材を用いて固定することができる。一般に、半導体チップはその半導体チップを構成する半導体基板が所定の電位を有する構造となるものが多い。そこで、第１の電子部品である半導体チップの半導体基板に第２の電子部品である半導体チップの半導体基板を固定する場合、固定のための接合材は絶縁性の接合材を使用する。しかし、電気的に支障がない構造の場合は導電性の接合材を使用してもよい。
前記工程（ｅ）では、第２の樹脂体の厚さを３００〜４００μｍに形成する。
前記工程（ｃ）及び前記工程（ｅ）では、第１の樹脂体及び第２の樹脂体を同じ材質の絶縁性樹脂（物性値が同じとなる樹脂）で形成する。
前記工程（ｆ）では、第１の樹脂体の第２の面に露出するリード表面に外部電極端子を形成する際、前記リード表面に一定厚さの金属メッキ膜を形成することによってＬＧＡ型の半導体装置とすることができる。また、第１の樹脂体の第２の面に露出するリード表面に外部電極端子を形成する際、前記リード表面にバンプ電極等によって突起電極を形成することによってＢＧＡ型の半導体装置とすることができる。
（２）上記（１）の半導体装置において、
前記第１の樹脂体内であって前記各リードの前記先端部に囲まれる領域に設けられるタブと、
前記第１の樹脂体内に階段状に一段折れ曲がるように延在して位置し、一端部が前記タブの周縁に連なり、他端部が前記第１の樹脂体の周面に位置しかつ前記第１の樹脂体の前記第１の面に第１の面が露出する複数のタブ吊りリードとをさらに有し、
前記第１の電子部品の少なくとも一つは第１の面に複数の電極を有する半導体チップからなり、前記半導体チップは前記第１の面の反対面となる第２の面が前記タブの前記第１の面に固定され、前記半導体チップの前記電極は前記第１の接続手段としての導電性のワイヤによって所定の前記リードに接続されていることを特徴とする。
このような半導体装置は、上記（１）の半導体装置の製造方法において、
前記工程（ａ）では、第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードと、前記各リードの前記先端部分に囲まれる領域に位置するタブと、前記タブを支持する前記枠から延在する複数のタブ吊りリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となり、前記タブ吊りリードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がり一端部で前記タブを支持する構造となるリードフレームを準備する。
そして、前記工程（ｂ）では、前記第１の電子部品として少なくとも前記タブに固定される第１の面に複数の電極を有する半導体チップを準備し、前記半導体チップの前記第１の面の反対面となる第２の面を前記タブの前記第１の面に固定し、前記半導体チップの前記電極と所定の前記リードを導電性のワイヤによって接続し、前記半導体チップ以外の前記第１の電子部品にあっては、前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続させることをさらに行うことを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）半導体装置の製造においては、リードフレームの各製品形成部に対して、少なくとも一つの第１の電子部品をリードに搭載した後第１の樹脂体を形成する。つぎに、第１の樹脂体から露出するリード部分または第１の樹脂体に少なくとも一つの第２の電子部品を搭載する。つぎに、第２の電子部品を第２の樹脂体で被う。つぎに、第１の樹脂体の第２の面に露出するリード部分に外部電極端子を形成する。さらに、リードフレーム及び第１の樹脂体並びに第２の樹脂体を縦横に切断して各製品形成部を分離させて複数の半導体装置を製造する。このようにして製造された半導体装置は、第１の樹脂体内に少なくとも一つの第１の電子部品を位置させ、第１の樹脂体に重ねて形成される第２の樹脂体内に少なくとも一つの第２の電子部品を位置させる構造となることから、半導体装置の高集積化が達成できる。
（ｂ）半導体装置は上記（ａ）に記載する方法で製造される。そして、第１の電子部品を搭載した後、第１の樹脂体を形成することから、リードフレームと第１の樹脂体は第１の電子部品を含んで一枚の封止体となるため、この封止体は機械強度が大きくなり、反り難くなる。この結果、製造された半導体装置は反り難くなり、半導体装置の下面に配置された外部電極端子の下端の高さが一定し、実装が良好に行える半導体装置（実装性能が高い半導体装置）となる。外部電極端子がＬＧＡ構造である半導体装置ではこの実装性能の良好さは重要である。
封止体が反り難くなる構成は幾つかある。その一つは、リードフレームにおいてマトリックス状に配置される四角形状の製品形成部では、第１の樹脂体との一体化によって封止体の下面（第１の樹脂体の第２の面）の前記四角形状の内側から封止体の上面（第１の樹脂体の第１の面）の前記四角形状の周縁に向かって複数のリードが延在する。これらリードは四角形状の中央よりの位置から四角形状の各辺に向かって傾斜して延在することから、各リードはすじかいの役割を果たし、封止体が反り難くなる。
他の一つは、製品形成部の内側に突出する各リードの先端部分には第１の電子部品の電極が接続されるため、先端が自由端となるリード部分は第１の電子部品によって支持される。第１の電子部品がチップ部品や半導体装置の場合は第１の電子部品の機械的強度が大きいことから、チップ部品や半導体装置によって連結される片持梁状に突出している各リードの機械的強度が向上し、封止体が反り難くなる。
他の一つは、厚さが２５０〜３００μｍとなる第１の樹脂体（封止体）に対して、封止体の１／３程度の７５〜１００μｍとなる厚さのリード（リードフレーム）が埋め込まれることから、リード（リードフレーム）は充分な強度部材となり、封止体の反りを抑止することができる。
（ｃ）前記（ｂ）で説明した反り難い構造の封止体に第２の電子部品を搭載し、さらに第２の樹脂体を形成した段階において、第１の樹脂体と第２の樹脂体との接着界面部分には、リードフレームの前記四角形状の枠と、この枠の内側から突出するリードが、第１の樹脂体と第２の樹脂体とから構成される樹脂部の中段（中層）の心材となるため、樹脂部は反り難くなる。即ち、第１の樹脂体の第１の面部分の高さ（中段）においては、リード部分の下側には２５０〜３００μｍの厚さに第１の樹脂体が重なり、リード部分の上側には３００〜４００μｍの厚さの第２の樹脂体が重なることになり、樹脂部の厚さ方向の樹脂のバランスが良好となり、金属のリードと樹脂体との熱膨張係数の違いによっても反り難くなる。
特に、第１の樹脂体と第２の樹脂体を同じ材質の樹脂で形成した場合には、樹脂部の中段に位置するリードフレーム部分の上下面側にそれぞれ同じ機械的強度を有する樹脂（第１の樹脂体及び第２の樹脂体）が位置することになり、樹脂部の反り発生がより一層抑えられることになる。
（ｄ）前記（ｃ）で説明したように、第１の樹脂体に第２の樹脂体を重ねて形成して樹脂部を形成した段階では樹脂部は反り難く、平坦を維持することから、第１の樹脂体の第２の面に外部電極端子を形成する場合、外部電極端子の形成部分であるリード部分の位置のズレがない、あるいは小さいので、外部電極端子を高精度に形成することができる。例えば、ボール電極を治具を使用して供給して、バンプ電極（突起電極）を形成する場合、樹脂部に反りがない場合、あるいは反りが小さい場合、治具を用いて供給する全てのボール電極は高精度に各リード部分に供給されることになり、接続の信頼性が高い外部電極端子を高歩留りに形成することができる。従って、品質の優れた半導体装置を高歩留りに製造することができ、半導体装置の製造コストの低減が達成できる。
（ｅ）樹脂部をリードフレーム共々切断（個片化）することによって半導体装置が複数製造される。製造された半導体装置の外周部分（四角形状の４辺部分）の第１の樹脂体と第２の樹脂体との接着面部分には、リード部分が密に配置されている。この密に配置されたリード部分は、四角形状の第１の樹脂体の周辺全体の機械的強度部材として作用すること、また第１の樹脂体と第２の樹脂体とからなる樹脂部の中段に位置することから、半導体装置の反りも防止することができる。従って、半導体装置の反りに伴う実装時の実装不良の発生を抑止することができる。
（ｆ）第１の樹脂体の第２の面に露出するリード部分に外部電極端子を形成する場合、一定厚さの金属メッキ膜を形成することによってＬＧＡ型の半導体装置を製造することができ、また、バンプ電極等による突起電極を形成することによってＢＧＡ型の半導体装置を製造することができる。
（ｇ）第１の電子部品の厚さ（高さ）を選択することによって、第１の樹脂体内に第１の電子部品を埋没させる構造とすることができる。この場合、第２の電子部品として半導体チップを接合材によって第１の樹脂体の第１の面に固定する構造が採用できる。半導体チップの各電極は所定のリードに導電性のワイヤで接続される。この構造の採用によって、半導体チップ及びチップを第２の電子部品として使用することができる。チップ部品の電極は第１の樹脂体の第１の面に露出するリード部分に接合材を介して接続される。この場合、露出するリード部分はチップ部品の電極に対応して幅広としておくことが望ましい。この構造によれば、第２の電子部品を第１の樹脂体上に搭載できるとともに、第１の樹脂体の第１の面に露出する複数のリード部分に第２の電子部品を搭載することができるため、半導体装置の高集積化が可能になる。
また、第１の電子部品を第１の樹脂体の第１の面に露出させる構造の場合には、第１の電子部品に第２の電子部品を搭載することができる。即ち、第１の電子部品として半導体チップの各電極を所定リードの先端部の第１の面にフリップ・チップ接続し、第１の樹脂体の第１の面に露出する半導体チップの半導体基板上に絶縁性の接合材によって半導体チップを固定する。そして、半導体チップの電極と第１の樹脂体の第１の面に露出するリード部分を導電性のワイヤで接続する。この構造によれば、薄型化、高集積化の効果を有する。
前記（２）の手段によれば、上記（ａ）乃至（ｇ）に記載の効果を得ることができるとともに、第１の樹脂体内に配置したタブの第１の面に第１の電子部品としての半導体チップを搭載することができる。この場合、半導体チップの電極とリード先端部は導電性のワイヤで接続されるが、ワイヤが接続されないリード先端部に他の第２の電子部品、例えば、チップ部品の電極を接合材を介して接続することもでき、半導体装置の高集積化も可能になる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１乃至図１６は本発明の実施例１である半導体装置及びその製造方法に係わる図である。図１及び図２は半導体装置の構造に係わる図であり、図３乃至図１６は半導体装置の製造方法に係わる図である。
実施例１においては、ＢＧＡ型の半導体装置及びその製造方法に本発明を適用した例について説明する。半導体装置１は図１及び図２に示すような構造になっている。図１は半導体装置の平面図であり、かつ底面に配置される外部電極端子、内部に配置されるリード、第１の電子部品及び第２の電子部品を透視して示す図である。図２は図１のＡ−Ａ線に沿う断面図である。
実施例１の半導体装置１は、図１及び図２に示すように、外観的には、四角形状（四角形）の第１の樹脂体２と、第１の樹脂体２の第１の面２ａ上に一致して重ねて形成された四角形状（四角形）の第２の樹脂体３と、第１の樹脂体２の第１の面２ａの反対面となる第２の面２ｂに取り付けられた複数の外部電極端子４とからなっている。
第１の樹脂体２は、第１の面２ａ及びこの第１の面２ａの反対面となる第２の面２ｂを有する絶縁性樹脂で形成される四角形状（四角形）となっている。第２の樹脂体３は第１の面３ａ及び第１の面３ａの反対面となる第２の面３ｂを有し前記第２の面３ｂが第１の樹脂体２の第１の面２ａに一致して重ねられて一体となる絶縁性樹脂で形成される四角形状（四角形）となっている。外部電極端子４は、特に限定はされないが、図１に示すように、四角形の第１の樹脂体２の各辺に沿って２列に配置された構造になっている。
第１の樹脂体２内には、図２に示すように導電性（金属）からなる複数のリード５が封止されている。リード５は、例えば、階段状に一段折れ曲がるように屈曲延在している。リード５の先端部５ｃは第１の樹脂体２の四角形状の内側に位置するとともに、リード５の先端部５ｃの第２の面は第１の樹脂体２の第２の面２ｂに露出している。また、リード５の他端部５ｄは第１の樹脂体２の周面にまで延在位置するとともに、リード５の他端部５ｄの第１の面は第１の樹脂体２の第１の面２ａに露出している。
第１の樹脂体２内には第１の電子部品６が位置している。本発明においては、第１の電子部品６としては、各種の電子部品を使用することができる。例えば、第１の面に複数の電極を有する半導体チップ、絶縁性の封止体の周面から複数のリードを突出させる半導体装置及び絶縁性の封止体の両端にそれぞれ電極を有するチップ部品を使用することができる。また、本発明では、第１の樹脂体２内に複数の電子部品を配置することが可能であるが、実施例１の場合は図２に示すように、半導体チップ７を一つ配置した例とする。実施例１の半導体チップ７は第１の面に複数の電極８を有するが、この電極８には突起電極９が設けられてフリップ・チップ接続構造になっている。電極８は第１の樹脂体２の第２の面２ｂに２列に配置される内側の１列の各リード５の先端部５ｃにフリップ・チップ接続されている。即ち、突起電極９は、例えば、半田ボール電極で形成され、リフロー（再加熱処理）によって突起電極９を溶融させて電極８とリード５の先端部５ｃを電気的に接続するようになっている。実施例１では、第１の電子部品６の電極８とリード５を接続する第１の接続手段は導電性の接合材（接着剤）、即ち、半田からなる突起電極９で形成されていることになる。
リード５において、外部電極端子４が接続されるリード表面部分、電極８が重ねて接続されるリード表面部分及び第１の樹脂体２の第１の面２ａに露出するリード部分の表面にはそれぞれ金属メッキ膜１０が形成されている。これら金属メッキ膜１０はいずれも同じものであってもよく、また異なっていてもよい。接続するものが良好に接続される材質のものであればよい。例えば、外部電極端子４を形成する場合、及び電極を接合材（半田等）を使用して重ねてリードに接続する場合は、金属メッキ膜１０は厚さ５．０μｍのＮｉ層（下層）と、厚さ０．５μｍのＡｕ層からなっている。ワイヤを接続する場合には、金属メッキ膜１０は厚さ１．０μｍのＣｕ層（下層）と、厚さ１．５μｍのＡｇ層からなっている。
実施例１では、半導体チップ７は第１の面に配列した各電極８をリード５の先端部５ｃにフリップ・チップ接続することによってリード５に搭載されている。半導体チップ７の第２の面は第１の樹脂体２の第１の面２ａに露出する構造となっている。半導体チップ７は、半導体基板の第１の面側に各種回路素子を形成することから、半導体チップ７の第１の面の反対面となる第２の面は半導体基板面となる。一般に、半導体チップを構成する半導体基板は所定の電位を有する構造となるものが多い。そこで、第１の電子部品６である半導体チップ７の半導体基板に、第２の電子部品１６である半導体チップ１７を絶縁性の接合材１５によって搭載する。実施例１の半導体チップ１７は第１の面に複数の電極１８を有し、第１の面の反対面となる第２の面が半導体基板面となる半導体チップである。このため、半導体チップ１７の第２の面が接合材１５によって半導体チップ７の第２の面に固定される。
図２に示すように、半導体チップ１７の第１の面の各電極１８と、第１の樹脂体２の第１の面２ａに露出するリード部分は導電性のワイヤ１９で電気的に接続されている。
半導体装置１においては、第１の樹脂体２は厚さ２５０〜３００μｍのエポキシ樹脂で形成され、第２の樹脂体３は厚さ３００〜４００μｍのエポキシ樹脂で形成され、リード５は厚さ７５〜１００μｍの銅で形成される。実施例１では、第１の樹脂体２の厚さは３００μｍであり、第２の樹脂体３の厚さは４００μｍであり、リード５の厚さは１００μｍである。外部電極端子４は、例えば、０．２５ｍｍの直径のボール電極で形成されている。外部電極端子４のピッチは０．４ｍｍである。ボール電極（金属ボール）は鉛を含まない半田ボール、あるいは鉛を含む半田ボールのいずれでもよい。
つぎに、実施例１の半導体装置１の製造方法について、図３乃至図１６を参照して説明する。実施例１の半導体装置は、図３のフローチャートで示すように、リードフレーム準備（Ｓ１０１）、第１の電子部品搭載（Ｓ１０２）、第１の樹脂体形成（Ｓ１０３）、第２の電子部品搭載（Ｓ１０４）、第２の樹脂体形成（Ｓ１０５）、外部電極端子形成（Ｓ１０６）、個片化（Ｓ１０７）の各工程を経て製造される。図４（ａ）〜（ｇ）は半導体装置の製造方法における各工程での製造品の模式的断面図である。
半導体装置１の製造においては、図４（ａ）及び図５に示すように、最初にリードフレーム２５を準備する（Ｓ１０１）。一括モールド方式で使用するリードフレーム２５は、半導体装置を製造する製品形成部２６をマトリックス状に配列した構造になっていて、製造の最終段階で樹脂体とリードフレーム２５を縦横に切断して複数の半導体装置１を製造する。
図５はリードフレーム２５の平面図である。図６はリードフレーム２５の製品形成部２６の拡大平面図、図７は図６のＢ−Ｂ線に沿う断面図である。リードフレーム２５は、鉄−ニッケル系合金、あるいは銅等、半導体装置の製造に用いる金属が使用される。実施例では銅系の金属からなるリードフレームを使用する。リードフレームも厚さ７５〜１００μｍ程度のものを使用するが、実施例では１００μｍの厚さのリードフレームを使用する。リードフレーム２５は一定厚さの金属板を精密プレスあるいはエッチングによってパターニングして所定のリードパターンを有する製品形成部２６を形成する。
リードフレーム２５は、図５に示すように、単位リードパターンからなる製品形成部２６を縦横にマトリックス状に整列配置した構造になっている。また、リードフレーム２５の外周枠２７部分には、リードフレーム２５を移送したり、位置決めしたりする際使用するガイド孔２８が所定箇所にそれぞれ設けられている。また、外周枠２７には樹脂部付きのリードフレーム２５を切断する際の目印になる切断マーク２９ａ，２９ｂが設けられている。
製品形成部２６を構成する単位リードパターンは図６に示すようになっている。製品形成部２６は四角形枠からなる枠３１と、枠３１の内側から枠内側に片持ち梁状に突出する複数のリード５とからなっている。実施例１では、リード５は四角形枠の各辺内側からそれぞれ四角形枠の内側に向かって突出する構造となっているが、例えば、対面する一対の辺の内側からそれぞれリードを突出させる構造でもよい。枠３１の各辺は隣接する製品形成部２６の枠を構成している。従って、隣接する製品形成部２６同士の境界線は枠３１の中心線ということになる。しかしながら、製品状態ではこの枠３１は除去され、各リード５は分離状態となる。
リードフレーム２５は、図５乃至図７に示すように、第１の面２５ａと、この第１の面２５ａの反対面となる第２の面２５ｂを有する平板となっている。また、各製品形成部２６において、前記枠３１の各辺の内側から枠内に片持ち梁状に突出するリード５は、図７に示すように、途中から階段状に一段折れ曲がる屈曲構造となるとともに、リード５の先端部５ｃは再び第１の面に平行な面となり、かつ図６に示すように、ボール電極等の外部電極端子４を接続できるような円形のパターンになっている。前記階段状の折れ曲がりは、例えば、プレス機械による折り曲げによって形成される。また、一部のリード５に対して一部のリード５は長く延在し、先端部５ｃが枠３１の各辺に沿って２列に並んで位置するようになっている。リード５の先端部５ｃを２列にするため、一部のリード５は平面的にも屈曲している。実施例では外部電極端子を形成する先端部５ｃは２列であるが、さらに多列とすることも可能である。
なお、既に説明した半導体装置１におけるリード５の呼称部分と一致させるため、枠３１から突出するリード部分、即ち、枠３１の付け根部分のリード部分を他端部５ｄとも呼称する。また、当然のことであるが、リードフレーム２５の第１の面２５ａはリード５の第１の面になり、リードフレーム２５の第２の面２５ｂはリード５の第２の面になる。
前記リード５の他端部５ｄの第１の面は、枠３１の第１の面と同じ平面上に位置し、リードフレーム２５の第１の面２５ａとなる。リード５の一段下がった先端部５ｃの第２の面（下面）から前記枠３１の第１の面までの高さ（厚さ）は３００μｍになっている。
リードフレーム２５においては、電極やワイヤを接続するリード５の表面には金属メッキ膜１０が形成されている。実施例１では、金属メッキ膜１０は、図７に示すように、２列の先端部５ｃにおいて内側の列の先端部５ｃでは表裏面（第１・第２の面）に設けられている。また、外側の列の先端部５ｃでは下面（第２の面）に設けられている。さらにリード５の他端部５ｄでは上面（第１の面）に設けられている。実施例１では、先端部５ｃの下面には外部電極端子４が接続されて形成され、内側の列の先端部５ｃの上面にはフリップ・チップ接続構造の半導体チップの突起電極が接続される。この電極が重ねて接続される部分の金属メッキ膜１０は、例えば、０．５μｍの厚さのＮｉ層と、このＮｉ層上に設けられる厚さ０．５μｍのＡｕ層とからなっている。また、このＮｉ層とＡｕ層とからなる金属メッキ膜１０の場合、一定厚さの金属メッキ膜を形成してＬＧＡ用の外部電極端子を形成する際にも使用できる。また、リード５の他端部５ｄの上面には導電性のワイヤ（金線）が接続される。従って、リード５の他端部５ｄの上面の金属メッキ膜１０は、厚さ１．０μｍのＣｕ層（下層）と、厚さ１．５μｍのＡｇ層からなっている。実施例１では使用しないが、他の実施例で使用する、両端に電極を有するチップ部品、パッケージの周囲から金属製のリード（電極）を突出させる半導体装置をリードに搭載するときは前記Ｎｉ層とＡｕ層からなる金属メッキ膜１０をリード５の表面に形成する。なお、図４では金属メッキ膜は省略してある。また、他の図でも一部で金属メッキ膜１０を示すのみであり、多くの図で省略してある。
つぎに、図４（ｂ）、図８及び図９に示すように、各製品形成部２６に第１の電子部品６を搭載する（Ｓ１０２）。図８は製品形成部２６の拡大平面図であり、図９は図８のＣ−Ｃ線に沿う断面図である。実施例では第１の電子部品６として各製品形成部２６の内側の先端部５ｃにフリップ・チップ接続構造の半導体チップ７を搭載する。この半導体チップ７は第１の面に複数の電極３３を有するとともに、この電極３３に重ねて突起電極３４を形成した構造になっている。突起電極３４はリフロー（一次加熱処理）によって溶融する半田で形成されている。リード５の内側の先端部５ｃは半導体チップ７の突起電極３４に対応するように形成されている。そこで、半導体チップ７の突起電極３４を内側の先端部５ｃの第１の面に重ね、リフローすることによって半導体チップ７をリード５に搭載することができる。半導体チップ７をリード５に搭載する際、半導体チップ７の第２の面が枠３１の第１の面と同じ面となるように搭載を行う。
つぎに、図４（ｃ）及び図１１に示すように、各製品形成部２６に第１の樹脂体２を形成する（Ｓ１０３）。即ち、半導体チップ７を搭載したリードフレーム２５を、図１０（ａ）に示すように、トランスファモールディング装置の下型３５と上型３６とからなる成形金型３７に弾力性のあるシート３８，３９を介して型締めする。その後、図１０（ｂ）に示すように、ゲート４０から下型３５と上型３６によって形成されたキャビティ４１内に樹脂４２（エポキシ樹脂）を圧入させ、かつ樹脂をキュアーさせることによって硬化した第１の樹脂体２を形成する。このモールディング（封止）では、図１４に示すように、第１の樹脂体２の第１の面２ａにリード５の他端部５ｄの第１の面を露出させるとともに、半導体チップ７の第２の面も露出させ、かつ、第１の樹脂体２の第２の面２ｂに先端部５ｃの第２の面を露出させる。トランスファモールディングでは、シートを使用するシートモールディングであることから、第１の樹脂体２の第１及び第２の面に露出するリード表面及び半導体チップ７の表面には樹脂が付着しなくなる。
このように、半導体チップ７（第１の電子部品６）を搭載した後、第１の樹脂体２を形成することから、第２の面２５ｂと第１の樹脂体２は半導体チップ７を含んで一枚の封止体となるため、金属からなるリードフレーム２５、半導体からなる半導体チップ７、樹脂からなる第１の樹脂体２の熱膨張係数の違いによる熱応力に対しても封止体はその構造上機械強度が大きくなり、反り難くなる。
即ち、第２の面２５ｂにおいてマトリックス状に配置される四角形状の製品形成部２６では、第１の樹脂体２との一体化によって封止体の下面（第１の樹脂体２の第２の面２ｂ）の前記四角形状の内側から封止体の上面（第１の樹脂体２の第１の面２ａ）の前記四角形状の周縁に向かって複数のリード５が延在する。これらリード５は四角形状の中央よりの位置から四角形状の各辺に向かって傾斜して延在することから、各リード５はすじかいの役割を果たし、封止体が反り難くなる。
また、厚さが３００μｍとなる第１の樹脂体２（封止体）に対して、封止体の１／３程度の１００μｍとなる厚さのリード５（リードフレーム２５）が埋め込まれることから、リード５（リードフレーム２５）は充分な強度部材となり、封止体の反りを抑止することができる。
つぎに、図４（ｄ）及び図１５に示すように、第１の樹脂体２の第１の面２ａ及び半導体チップ７の第２の面に絶縁性の接合材１５を介して第２の電子部品１６である半導体チップ１７を固定し、かつワイヤボンディングを行う（Ｓ１０４）。半導体チップ１７は第１の面に複数の電極１８を有していることから、第１の面の反対面となる電極が存在しない第２の面を接合材１５で半導体チップ７の第２の面及び第１の樹脂体２の第１の面に固定する。半導体チップ１７を固定した後、半導体チップ１７の電極１８と第１の樹脂体２の第１の面２ａに露出するリード部分、即ち、他端部５ｄを導電性のワイヤ１９で電気的に接続する。ワイヤ１９は、例えば、直径２５μｍの金線を使用する。
つぎに、図４（ｅ）及び図１６に示すように、第１の樹脂体２の第１の面２ａ側に第２の樹脂体３を形成する（Ｓ１０５）。第２の樹脂体３は、例えばトランスファモールディング装置によって全ての製品形成部２６を被うように形成される。各製品形成部２６の半導体チップ１７及びワイヤ１９はエポキシ樹脂からなる第２の樹脂体３によって被われる。このエポキシ樹脂は、第１の樹脂体２を形成する樹脂と同じ樹脂、即ち、同じ物性値を有する樹脂である。
この第２の樹脂体３の形成においても、第１の樹脂体２が形成されたリードフレーム２５が前述のように機械的強度が高いことから、第１の樹脂体２及び第２の樹脂体３が形成されたリードフレーム２５は反り難くなる。また、反りが発生した場合でもその反り量は小さい（例えば、１００ｍｍ当たり１〜２ｍｍ程度以下の反り）。なお、リードフレーム２５、第１の樹脂体２及び第２の樹脂体３が一体化したものを積層封止体４４と呼称する。
つぎに、図４（ｆ）に示すように、各製品形成部２６の第１の樹脂体２の第２の面２ｂに露出する先端部５ｃ（第２の面）に外部電極端子４を形成する（Ｓ１０６）。即ち、図４（ｆ）に示すように、第２の樹脂体３の第１の面にダイシングテープ４５を接着し、ダイシングテープ４５によって積層封止体４４を支持する。その後、第１の樹脂体２の第２の面２ｂに露出するリード５の先端部５ｃに外部電極端子４を形成する。例えば、先端部５ｃの第２の面にボール電極（半田）を供給して外部電極端子４を形成し、ＢＧＡの半導体装置を製造するようにする。積層封止体４４は、上述のように反りがないあるいは反りが小さいことから、第１の樹脂体２の第２の面２ｂに露出する先端部５ｃの位置関係は大きくずれることがない。従って、ボール電極を治具を使用して積層封止体４４に供給した場合、積層封止体４４の各先端部５ｃにボール電極は適正に供給できることになり、良好に外部電極端子４を形成することができる。
なお、第１の樹脂体２の第２の面２ｂに露出するリード部分（先端部５ｃの第２の面）に、メッキによって一定厚さ（例えば、０．２ｍｍ程度）の金属メッキ膜を形成することによって、外部電極端子４をＬＧＡ構造とする半導体装置１を製造することができる。
つぎに、図４（ｇ）に示すように、ダイシングテープ４５に固定された積層封止体４４を図示しないダイシングブレードで縦横に切断して積層封止体４４を個片化して、複数の半導体装置１を形成する（Ｓ１０７）。ダイシングブレードによる切断によって形成される切断溝４６の底はダイシングテープ４５の表面または途中深さまでとされる。これにより、個片化された半導体装置１はダイシングテープ４５に支持されることになる。そこで、ダイシング終了後、ダイシングテープ４５を剥がすことによって、図１及び図２に示す半導体装置１を複数製造することができる。リードフレーム２５の枠３１は切断除去され、第１の樹脂体２内には独立したリード５が位置する。
図１７（ａ），（ｂ）は実施例１の半導体装置の製造方法の変形例を示す図であり、第１の樹脂体２に埋め込まれた半導体チップ７の第２の面を第１の樹脂体２の第１の面２ａに露出させる方法を示す断面図である。この変形例の製造方法では、図１７（ａ）に示すように、第１の樹脂体２で半導体チップ７を完全に被うようにする。その後、第１の樹脂体２の第１の面２ａを研削することによって半導体チップ７の第２の面を露出させる。この場合、半導体チップ７の第２の面を併せて所定厚さ研削すれば半導体チップ７の薄型化が図れ、半導体装置１の薄型化も図ることができる。
実施例１の半導体装置の製造技術によれば、以下の効果を有する。
（１）半導体装置１の製造においては、リードフレーム２５の各製品形成部２６に対して、第１の電子部品６（半導体チップ７）をリード５の先端部５ｃに搭載した後第１の樹脂体２を形成する。つぎに、第１の樹脂体２の第１の面２ａ及び第１の電子部品６に第２の電子部品（半導体チップ７）を搭載する。つぎに、第１の電子部品６（半導体チップ７）を第２の樹脂体３で被う。つぎに、第１の樹脂体２の第２の面２ｂに露出するリード部分（他端部５ｄ）に外部電極端子４を形成する。さらに、リードフレーム２５及び第１の樹脂体２並びに第２の樹脂体３を縦横に切断して各製品形成部２６を分離させて複数の半導体装置１を製造する。
このようにして製造された半導体装置１は、第１の樹脂体２内に第１の電子部品６を位置させ、第１の樹脂体２に重ねて形成される第２の樹脂体３内に第２の電子部品１６を位置させる構造となることから、半導体装置１の高集積化が達成できる。
（２）半導体装置１は上記（１）に記載する方法で製造される。そして、第１の電子部品６（半導体チップ７）を搭載した後、第１の樹脂体２を形成することから、リードフレーム２５と第１の樹脂体２は第１の電子部品６（半導体チップ７）を含んで一枚の封止体となるため、この封止体は機械強度が大きくなり、反り難くなる。この結果、製造された半導体装置１は反り難くなり、半導体装置１の下面に配置された外部電極端子の下端の高さが一定し、実装が良好に行える半導体装置（実装性能が高い半導体装置）となる。外部電極端子４がＬＧＡ構造である半導体装置１ではこの実装性能の良好さは重要である。
封止体が反り難くなる構成は幾つかある。その一つは、リードフレーム２５においてマトリックス状に配置される四角形状の製品形成部２６では、第１の樹脂体２との一体化によって封止体の下面（第１の樹脂体２の第２の面２ｂ）の前記四角形状の内側から封止体の上面（第１の樹脂体２の第１の面２ａ）の前記四角形状の周縁に向かって複数のリード５が延在する。これらリード５は四角形状の中央よりの位置から四角形状の各辺に向かって傾斜して延在することから、各リード５はすじかいの役割を果たし、封止体が反り難くなる。
他の一つは、製品形成部２６の内側に突出する各リード５の先端部分（先端部５ｃ）には第１の電子部品６（半導体チップ７）の電極８が突起電極９を介して接続されるため、先端が自由端となるリード部分（先端部５ｃ）は第１の電子部品６（半導体チップ７）によって支持される。第１の電子部品６がチップ部品や半導体装置の場合は第１の電子部品６の機械的強度が大きいことから、チップ部品や半導体装置によって連結される片持梁状に突出している各リードの機械的強度が向上し、封止体が反り難くなる。応力に対して比較的脆弱な半導体チップ７であっても効果はある。
他の一つは、厚さが２５０〜３００μｍとなる第１の樹脂体２（封止体）に対して、封止体の１／３程度の７５〜１００μｍとなる厚さのリード５（リードフレーム２５）が埋め込まれることから、リード５（リードフレーム２５）は充分な強度部材となり、封止体の反りを抑止することができる。
（３）前記（２）で説明した反り難い構造の封止体に第２の電子部品１６（半導体チップ１７）を搭載し、さらに第２の樹脂体３を形成した段階において、第１の樹脂体２と第２の樹脂体３との接着界面部分には、リードフレーム２５の前記四角形状の枠３１と、この枠３１の内側から突出するリード５が、第１の樹脂体２と第２の樹脂体３とから構成される樹脂部の中段（中層）の心材となるため、樹脂部は反り難くなる。即ち、第１の樹脂体２の第１の面２ａ部分の高さ（中段）においては、リード部分の下側には３００μｍの厚さに第１の樹脂体２が重なり、リード部分の上側には４００μｍの厚さの第２の樹脂体３が重なることになり、樹脂部の厚さ方向の樹脂の厚さバランスが良好となり、金属のリード５と樹脂体との熱膨張係数の違いによっても反り難くなる。
特に、第１の樹脂体２と第２の樹脂体３を同じ材質の樹脂で形成した場合には、樹脂部の中段に位置するリードフレーム部分の上下面側にそれぞれ同じ機械的強度を有する樹脂（第１の樹脂体２及び第２の樹脂体３）が位置することになり、樹脂部の反り発生がより一層抑えられることになる。
（４）前記（３）で説明したように、第１の樹脂体２に第２の樹脂体３を重ねて形成して樹脂部を形成した段階では樹脂部は反り難く、平坦を維持することから、第１の樹脂体２の第２の面２ｂに外部電極端子４を形成する場合、外部電極端子４の形成部分であるリード部分（先端部５ｃ）の位置のズレがない、あるいは小さいので、外部電極端子４を高精度に形成することができる。例えば、ボール電極を治具を使用して供給して、バンプ電極（突起電極）を形成する際、樹脂部に反りがない、あるいは反りが小さい場合、治具を用いて供給する全てのボール電極は高精度に各リード部分（先端部５ｃ）に供給されることになり、接続の信頼性が高い外部電極端子４を高歩留りに形成することができる。従って、品質の優れた半導体装置１を高歩留りに製造することができる。
また、樹脂部が反りがないあるいは小さいので、前記樹脂部の切断も良好に行うことができる。これにより外形寸法が高精度な半導体装置を製造することができる。
（５）樹脂部をリードフレーム２５共々切断（個片化）することによって半導体装置１が複数製造される。製造された半導体装置１の外周部分（四角形状の４辺部分）の第１の樹脂体２と第２の樹脂体３との接着面部分には、リード部分（他端部５ｄ）が密に配置されている。この密に配置されたリード部分（他端部５ｄ）は、四角形状の第１の樹脂体２の周辺全体の機械的強度部材として作用すること、また第１の樹脂体２と第２の樹脂体３とからなる樹脂部の中段に位置することから、半導体装置１の反りも防止することができる。従って、半導体装置１の反りに伴う実装時の実装不良の発生を抑止することができる。
（６）半導体装置１は、第１の電子部品６を第１の樹脂体２の第１の面２ａに露出させる構造としている。この構造の場合には、第１の電子部品６に第２の電子部品１６を搭載することができる。即ち、第１の電子部品６として半導体チップ７の各電極を所定リードの先端部５ｃの第１の面にフリップ・チップ接続し、第１の樹脂体２の第１の面２ａに露出する半導体チップ７の半導体基板上に絶縁性の接合材１５によって半導体チップ１７を固定する。そして、半導体チップ１７の電極１８と第１の樹脂体２の第１の面２ａに露出するリード部分（他端部５ｄ）を導電性のワイヤ１９で接続する。この構造によれば、薄型化、高集積化の効果を有する。
図１８乃至図２４は本発明の実施例２である半導体装置及びその製造方法に係わる図である。図１８は半導体装置の断面図であり、図１９乃至図２４は実施例２の半導体装置の製造方法に係わる図である。
実施例２の半導体装置１は、実施例１の半導体装置１において、第１の電子部品６を実施例１の半導体チップ７に代えてチップ部品５０としたものである。また、第２の電子部品１６は実施例１と同様に第１の接続手段がワイヤとなる半導体チップ１７である。半導体装置１は、図１８に示すように、四角形状の第１の樹脂体２の各辺に沿って２列に先端部５ｃを配列するリード５群において、内側の列の隣接する一対の先端部５ｃにチップ部品５０が搭載される構造になっている。
実施例２の半導体装置１について、図１８の半導体装置１の断面図と、図１９乃至図２４の半導体装置の製造方法を説明する図を用いて説明する。半導体装置１は、図１８に示すように、四角形状の第１の樹脂体２の各辺に沿って２列に先端部５ｃを配列するリード５群において、内側の列の隣接する一対の先端部５ｃにチップ部品５０が搭載される構造になっている。
半導体装置１は実施例１と同様に図３のフローチャートに従って製造される。半導体装置１の製造においては、図１９に製品形成部２６を示すリードフレーム２５が準備される。このリードフレーム２５は実施例１で用いたリードフレーム２５と同じパターンである。図１９は半導体装置の製造に用いるリードフレームの製品形成部の拡大平面図であり、図２０は図１９のＥ−Ｅ線に沿う断面図である。
つぎに、図１９及び図２０に示すように、各製品形成部２６の内側の先端部５ｃの第１の面にチップ部品５０の両端の電極５１を導電性の接合材５２によって接続する。先端部５ｃの第１の面には金属メッキ膜１０（図１８参照）が形成されていることから、例えば、先端部５ｃの第１の面にクリーム半田等の接合材５２を塗布しておき、チップ部品５０を位置決めして先端部５ｃ上に載置し、かつリフローすることによってチップ部品５０の電極５１を先端部５ｃに固定することができる。
実施例２では、図１９に示すように、６個のチップ部品５０がリード５に搭載される。チップ部品５０は、チップコンデンサ、チップ抵抗、チップインダクタ等の電子部品である。
また、チップ部品５０の寸法によっては１本乃至数本のリード５を跨ぐようにしてそれぞれ所定の先端部５ｃに電極５１を固定するような実装構造でもよい。
つぎに、実施例１と同様に第１の樹脂体２を形成する。図２１は前記チップ部品を封止する第１の樹脂体を形成した製品形成部の拡大平面図、図２２は図２１のＦ−Ｆ線に沿う断面図である。第１の樹脂体２の第１の面２ａには、図２１に示すように、リードフレーム２５の枠３１（第１の面）及びこの枠３１から突出するリード５の他端部５ｄ（第１の面）が露出し、第１の樹脂体２の第２の面２ｂには、図２２に示すように、リード５の先端部５ｃの第２の面が露出する。第１の電子部品６であるチップ部品５０は第１の樹脂体２内に埋没する。
つぎに、図２３に示すように、絶縁性樹脂からなる第１の樹脂体２の第１の面２ａに絶縁性の接合材１５によって半導体チップ１７の第２の面を固定する。その後、半導体チップ１７の第１の面に設けられた各電極１８と第１の樹脂体２の第１の面２ａに露出するリード５の他端部５ｄを導電性のワイヤ１９で接続する。他端部５ｄの第１の面には金属メッキ膜１０が設けられていることから、ワイヤ１９は良好に接続されることになる。ワイヤ１９のループ高さも第２の樹脂体３の第１の面に露出しないように低く形成する。
つぎに、図２４に示すように、実施例１と同様に半導体チップ１７及びワイヤ１９等を被うように第２の樹脂体３を形成する。
つぎに、図示はしないが、実施例１と同様に第１の樹脂体２の第２の面２ｂに露出するリード５の先端部５ｃの第２の面に外部電極端子４を形成した後、第１の樹脂体２、リードフレーム２５及び第２の樹脂体３と重なる積層封止体４４を縦横に切断分離して、図１８に示す半導体装置１を複数製造する。
実施例２によれば、実施例１の効果に加えてチップ部品５０を多数組み込むことができることから、半導体装置１の多機能化及び高集積化が達成できる。実施例２の半導体装置１は、複数のチップ部品５０を使用する構造であることからシステムインパッケージも可能になる。
実施例２は第１の電子部品６を第１の樹脂体２内に埋没させる構造の半導体装置の製造方法である。図２５は実施例２の変形例であり、実施例１の半導体装置１において、第１の樹脂体２内の半導体チップ７を薄い構造のものとして半導体チップ７を第１の樹脂体２内に埋没させたものである。この構造でも、実施例２と同様に半導体チップ１７を第１の樹脂体２の第１の面２ａに接合材１５によって固定することができる。
図２６乃至図３０は本発明の実施例３である半導体装置及びその製造方法に係わる図である。図２６は半導体装置の断面図であり、図２７乃至図３０は半導体装置の製造方法に係わる図である。実施例３の半導体装置１について、図２６の半導体装置１の断面図と、図２７乃至図３０の半導体装置の製造方法を説明する図を用いて説明する。
半導体装置１は、実施例１の半導体装置１において、図２６に示すように、中央に四角形状のタブ５５を配置し、かつこのタブ５５上に第１の電子部品６としてワイヤ接続構造の半導体チップ７を搭載した構造になっている。タブ５５は、図２７の半導体装置の製造方法に使用するリードフレーム２５における製品形成部２６に示すように、枠３１の内側から突出する細いタブ吊りリード５６で支持されている。リードフレーム２５は、実施例１で使用するリードフレーム２５において、２列に配置されるリード５の先端部５ｃを外側の１列だけとし、その内側に四角形状のタブ５５を配置した構造になっている。タブ５５の半導体チップ７を固定する第１の面には金属メッキ膜１０が設けられている。タブ吊りリード５６は、リード５と同様に、半導体装置の製造の最終段階で行われる個片化時に切断されて枠３１から分離される。また、半導体チップ７の第１の面に設けられた各電極８とリード５の先端部５ｃは導電性のワイヤ１９によって電気的に接続されている。
半導体装置１は実施例１と同様に図３のフローチャートに従って製造される。半導体装置１の製造においては、図２７に製品形成部２６を示すリードフレーム２５が準備される。このリードフレーム２５は前述のように、実施例１で用いたリードフレーム２５において、内側の先端部５ｃを有するリード５を廃止し、その代わりにタブ５５及びこのタブ５５を支持するタブ吊りリード５６を有する構造になっている。タブ５５の高さはタブ５５の外側に位置する先端部５ｃと同じ高さである。また、タブ５５の第１の面（上面）には、半導体チップ７を固定するため金属メッキ膜１０（図２８参照）が設けられている。図２７は半導体装置の製造に用いるリードフレームの製品形成部の拡大平面図であり、図２８は図２７のＧ−Ｇ線に沿う断面図である。
つぎに、図２７及び図２８に示すように、各製品形成部２６のタブ５５の上面（第１の面）に接合材１５ａを介して第１の電子部品６としての半導体チップ７が固定される。接合材１５ａは導電性または絶縁性のものが使用される。タブ５５の第１の面には金属メッキ膜１０が形成されていることから半導体チップ７はタブ５５に良好に接続される。
つぎに、半導体チップ７の第１の面（上面）の各電極８と所定のリード５の先端部５ｃ（第１の面）を導電性のワイヤ１９で電気的に接続する。
つぎに、実施例１と同様に第１の樹脂体２を形成する。図２９は半導体チップ７及びワイヤ１９を封止する第１の樹脂体２を形成した製品形成部２６の拡大平面図、図３０は図２９のＨ−Ｈ線に沿う断面図である。第１の樹脂体２の第１の面２ａには、図２９に示すように、リードフレーム２５の枠３１（第１の面）及びこの枠３１から突出するリード５の他端部５ｄ（第１の面）が露出し、第１の樹脂体２の第２の面２ｂには、図３０に示すように、リード５の先端部５ｃの第２の面が露出する。第１の電子部品６である半導体チップ７、ワイヤ１９及びタブ５５は第１の樹脂体２内に埋没する。
つぎに、実施例２と同様に、図示はしないが、第１の樹脂体２の第１の面２ａに第２の電子部品１６としての半導体チップ１７を固定するとともに、半導体チップ１７の電極１８とリード５の他端部５ｄをワイヤ１９で接続し、ついで半導体チップ１７及びワイヤ１９を第２の樹脂体３で被う。その後、外部電極端子形成（Ｓ１０６）及び個片化（Ｓ１０７）を行って、図２６に示す半導体装置１を複数製造する。
実施例３の半導体装置１及びその製造方法によれば、実施例１の効果に加えて下記の効果がある。即ち、実施例３の半導体装置１は、タブ５５を有し、このタブ５５上に半導体チップ７を搭載する構造となっている。従って、メモリＩＣ等において、同一チップ（半導体チップ）を複数搭載し、上下のチップで共通ピン（リード、外部電極端子）を共通化できる。このため、半導体装置１のメモリ容量の増大を図ることができる。
また、半導体装置１は、タブ５５の下には第１の樹脂体２を構成する樹脂が薄く存在するだけであることから（金属メッキ膜１０の厚さ分）、放熱性が高い。また、第１の樹脂体２を形成する際、タブ５５の第２の面（下面）を成形金型３７の下型３５のキャビティ（窪み）の底面に押し付けてトランスファモールディングすれば、第１の樹脂体２の第２の面２ｂ（下面）にタブ５５の第２の面（下面）を露出させることができる。この場合は、半導体装置１はさらに放熱性が良好なものとなる。下型３５のキャビティ（窪み）の底面にタブ５５を押し付ける方法としては、例えば、下型３５のキャビティの底に真空吸引用の孔を設ける方法がある。この方法では、トランスファモールディング時真空吸引によって下型３５のキャビティの底面にタブ５５を吸いつける。
図３１は本発明の実施例４である半導体装置の断面図であり、図３２は実施例４の半導体装置の第１の電子部品の配置状態を示す模式的平面図である。
実施例４の半導体装置１は、実施例２の半導体装置１において、第１の樹脂体２内に第１の電子部品６として、チップ部品５０及び半導体装置６０を組み込んだ構造である。半導体装置６０は絶縁性の封止体６１と、この封止体６１の周面から突出する複数のリード６２とを有している。リード６２は表面実装が可能なガルウィング構造となっている。図示はしないが、封止体６１の内部には所定の回路が形成された半導体チップが組み込まれているとともに、半導体チップの電極とリード６２の内端は接続手段を介して電気的に接続されているものである。
半導体装置６０は、図３１及び図３２に示すように、２列に配置される内側の列の所定の先端部５ｃの第１の面にリード６２の先端部分を載置しかつ導電性の接合材１５ｄによって固定されている。
また、実施例４の半導体装置１では、外側の列の各一対の先端部５ｃにチップ部品５０を搭載してある。実施例２の半導体装置１では、チップ部品５０は内側の列の各一対の先端部５ｃにチップ部品５０を搭載してあるが、特定されるものではない。
実施例４によれば、実施例１の効果に加えて半導体装置６０及びチップ部品５０を組み込むことができることから、半導体装置１の多機能化及び高集積化が達成できる。実施例４の半導体装置１は、複数のチップ部品５０と半導体装置６０を使用する構造であることからシステムインパッケージも可能になる。
図３３は本発明の実施例５である半導体装置の断面図であり、図３４は実施例５の半導体装置において、第２の電子部品の配置状態を示す模式的平面図である。
実施例５の半導体装置１は、実施例２の半導体装置１において、第２の樹脂体３内に位置する第２の電子部品１６として、ワイヤ接続構造の複数の半導体チップ１７と複数のチップ部品５０を配置した例である。第１の樹脂体２内に配置する第１の電子部品６は実施例２の半導体装置１のままである。
半導体装置１は、図３３及び図３４に示すように、第１の樹脂体２の第１の面２ａに細長い４個の半導体チップ１７を四角形状の第１の樹脂体２の各辺に沿って延在するように固定し、かつ各半導体チップ１７の各電極１８とリード５の他端部５ｄを導電性のワイヤ１９で接続した構造になっている。また、四角形状の第２の面２ｂの４隅に位置する隣接するリード５の他端部５ｄを幅広い電極固定部６５とし、これら一対の電極固定部６５にチップ部品５０の両端の電極５１を図示しない接合材５２で電気的に接続した構造になっている。
実施例５によれば、実施例１の効果に加えて複数の半導体チップ１７、複数のチップ部品５０を組み込むことができることから、半導体装置１の多機能化及び高集積化が達成できる。これにより、実施例５の半導体装置１はシステムインパッケージもさらに可能になる。
図３５は本発明の実施例６の半導体装置の平面図であり、第２の電子部品の配置状態を示す模式図である。
実施例６の半導体装置１は、実施例３の半導体装置１において、第１の樹脂体２内に位置する第１の電子部品６である半導体チップ７は対面する一対の辺には電極を配置しない構造としたものである。さらに、この電極を配置しない辺（図３５において上辺と下辺）に対応して延在するリード５の一対の先端部５ｃにチップ部品５０を搭載したものである。図示はしないが、第２の樹脂体３内には実施例２の半導体装置１と同様にワイヤ接続構造の半導体チップ１７が位置している。
実施例６によれば、実施例１の効果に加えて複数の半導体チップ１７、複数のチップ部品５０を組み込むことができることから、半導体装置１の多機能化及び高集積化が達成できる。これにより、実施例６の半導体装置１はシステムインパッケージもさらに可能になる。
図３６は本発明の実施例７である半導体装置の断面図である。
実施例７の半導体装置１は、実施例２の半導体装置１において、第２の樹脂体３内に位置する第２の電子部品１６を実施例１のようなフリップ・チップ接続構造の半導体チップ７としたものである。実施例７の半導体装置１の半導体チップ７は、実施例１の半導体チップ７に比較して大型となり、半導体チップ７の第１の面の電極８に設けた突起電極９が第１の樹脂体２の第１の面２ａに露出するリード５の他端部５ｄに直接重なって電気的に接続される構造になっている。
実施例７によれば、実施例１の効果に加えて複数の半導体チップ１７、複数のチップ部品５０を組み込むことができること、また大型の半導体チップ７を組み込むことができることから、半導体装置１のさらなる多機能化及び高集積化が達成できる。これにより、実施例７の半導体装置１はシステムインパッケージもさらに可能になる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例１である半導体装置の模式的平面図である。 図１のＡ−Ａ線に沿う拡大断面図である。 実施例１の半導体装置の製造方法を示すフローチャートである。 実施例１の半導体装置の製造方法における各工程での製造品の模式的断面図である。 実施例１の半導体装置の製造で用いるリードフレームの平面図である。 前記リードフレームの製品形成部の拡大平面図である。 図６のＢ−Ｂ線に沿う断面図である。 前記製品形成部のリードに第１の電子部品である半導体チップをフリップ・チップ接続によって搭載した状態を示す拡大平面図である。 図８のＣ−Ｃ線に沿う断面図である。 前記リードフレームに第１の樹脂体を形成する方法を示す模式的断面図である。 前記第１の樹脂体を形成したリードフレームの模式的平面図である。 前記第１の樹脂体を形成したリードフレームの製品形成部を示す拡大平面図である。 前記第１の樹脂体を形成したリードフレームの製品形成部を示す拡大底面図である。 図１２のＤ−Ｄ線に沿う断面図である。 第１の電子部品上に接合材を介して第２の電子部品である半導体チップを搭載し、かつワイヤ接続を行った状態を示す製品形成部の断面図である。 第２の電子部品及びワイヤを第１の樹脂体で被った状態を示す製品形成部の断面図である。 実施例１の半導体装置の製造方法の変形例を示す図であり、第１の樹脂体に埋め込まれた半導体チップの第２の面を第１の樹脂体の第１の面に露出させる方法を示す断面図である。 本発明の実施例２である半導体装置の断面図である。 実施例２の半導体装置の製造に用いるリードフレームの製品形成部にチップ部品を搭載した状態を示す拡大平面図である。 図１９のＥ−Ｅ線に沿う断面図である。 前記チップ部品を封止する第１の樹脂体を形成した製品形成部の拡大平面図である。 図２１のＦ−Ｆ線に沿う断面図である。 第１の樹脂体上に接合材を介して第２の電子部品である半導体チップを搭載し、かつワイヤ接続を行った状態を示す製品形成部の断面図である。 第２の電子部品及びワイヤを第２の樹脂体で封止した状態を示す製品形成部の断面図である。 実施例２の半導体装置の製造方法の変形例によって製造された半導体装置の断面図である。 本発明の実施例３である半導体装置の断面図である。 実施例３の半導体装置の製造に用いるリードフレームの製品形成部のタブ上に半導体チップを搭載しかつワイヤ接続を行った状態を示す拡大平面図である。 図２７のＧ−Ｇ線に沿う断面図である。 前記半導体チップ及びワイヤを封止する第１の樹脂体を形成した製品形成部の拡大平面図である。 図２９のＨ−Ｈ線に沿う断面図である。 本発明の実施例４である半導体装置の断面図である。 実施例４の半導体装置の第１の電子部品の配置状態を示す模式的平面図である。 本発明の実施例５である半導体装置の断面図である。 実施例５の半導体装置において、第２の電子部品の配置状態を示す模式的平面図である。 本発明の実施例６の半導体装置の平面図であり、第２の電子部品の配置状態を示す模式図である。 本発明の実施例７である半導体装置の断面図である。
符号の説明
１…半導体装置、２…第１の樹脂体、２ａ…第１の面、２ｂ…第２の面、３…第２の樹脂体、３ａ…第１の面、３ｂ…第２の面、４…外部電極端子、５…リード、５ｃ…先端部、５ｄ…他端部、６…第１の電子部品、７…半導体チップ、８…電極、９…突起電極、１０…金属メッキ膜、１５、１５ａ、１５ｄ…接合材、１６…第２の電子部品、１７…半導体チップ、１８…電極、１９…ワイヤ、２５…リードフレーム、２６…製品形成部、２７…外周枠、２８…ガイド孔、２９ａ，２９ｂ…切断マーク、３１…枠、３３…電極、３４…突起電極、３５…下型、３６…上型、３７…成形金型、３８，３９…シート、４０…ゲート、４１…キャビティ、４２…樹脂、４４…積層封止体、４５…ダイシングテープ、４６…切断溝、５０…チップ部品、５１…電極、５２…接合材、５５…タブ、５６…タブ吊りリード、６０…半導体装置、６１…封止体、６２…リード。

Claims (32)

  1. 第１の面及びこの第１の面の反対面となる第２の面を有する絶縁性樹脂で形成される四角形状の第１の樹脂体と、
    第１の面及びこの第１の面の反対面となる第２の面を有し前記第２の面が前記第１の樹脂体の前記第１の面に一致して重ねられて一体となる絶縁性樹脂で形成される四角形状の第２の樹脂体と、
    前記第１の樹脂体内に階段状に一段折れ曲がるように延在して位置し、先端部が前記第１の樹脂体の前記四角形状の内側に位置するとともに前記第１の樹脂体の前記第２の面に第２の面が露出し、他端部が前記第１の樹脂体の周面に位置するとともに前記第１の樹脂体の前記第１の面に第１の面が露出する複数の導電性のリードと、
    前記第１の樹脂体内に位置し、複数の電極を有し、前記各電極が所定の前記リードに第１の接続手段を介して電気的に接続される少なくとも一つの第１の電子部品と、
    前記第２の樹脂体内に位置し、複数の電極を有し、前記各電極が前記第１の樹脂体の前記第１の面に露出する所定の前記リード部分に第２の接続手段を介して電気的に接続される少なくとも一つの第２の電子部品と、
    前記第１の樹脂体の前記第２の面に露出する前記リード部分に形成された外部電極端子と、を有することを特徴とする半導体装置。
  2. 前記外部電極端子は一定厚さの金属メッキ膜からなり、前記半導体装置はＬＧＡ型の半導体装置を構成することを特徴とする請求項１に記載の半導体装置。
  3. 前記外部電極端子は突起電極からなり、前記半導体装置はＢＧＡ型の半導体装置を構成することを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の接続手段は導電性の接合材で構成され、前記第１の電子部品の前記電極が前記リードの前記先端部の前記第１の面に前記接合材を介して重ねて接続されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の接続手段は導電性のワイヤで構成され、前記ワイヤの一端が前記第２の電子部品の前記電極に接続され、他端が前記第１の樹脂体の前記第１の面に露出する前記リード部分の前記第１の面に接続されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第２の接続手段は導電性の接合材で構成され、前記第２の電子部品の前記電極が前記第１の樹脂体の前記第１の面に露出する前記リード部分の前記第１の面に前記接合材を介して重ねて接続されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１の電子部品は、第１の面に複数の電極を有する半導体チップ、絶縁性の封止体の周面から複数のリードを突出させる半導体装置及び絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つであることを特徴とする請求項１に記載の半導体装置。
  8. 前記第２の電子部品は、第１の面に複数の電極を有する半導体チップ及び絶縁性の封止体の両端にそれぞれ電極を有するチップ部品のうちのいずれか一つであることを特徴とする請求項１に記載の半導体装置。
  9. 前記第２の電子部品は前記第１の電子部品に絶縁性の接合材を介して固定されていることを特徴とする請求項１に記載の半導体装置。
  10. 前記第１の電子部品は前記第１の樹脂体の前記第１の面に露出することなく前記第１の樹脂体内に埋没していることを特徴とする請求項１に記載の半導体装置。
  11. 前記第１の電子部品は前記第１の樹脂体の前記第１の面に露出することなく前記第１の樹脂体内に埋没し、前記第２の電子部品は前記第１の樹脂体の前記第１の面に接合材を介して固定されていることを特徴とする請求項１に記載の半導体装置。
  12. 前記第１の樹脂体及び前記第２の樹脂体は同じ材質の絶縁性樹脂で形成されていることを特徴とする請求項１に記載の半導体装置。
  13. 前記第１の接続手段及び前記第２の接続手段が接続される前記リードの表面には金属メッキ膜が形成され、前記外部電極端子が形成される前記リードの表面には金属メッキ膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  14. 前記リードの厚さは７５〜１００μｍ、前記第１の樹脂体の厚さは２５０〜３００μｍ、前記第２の樹脂体の厚さは３００〜４００μｍであることを特徴とする請求項１に記載の半導体装置。
  15. 第１の面及びこの第１の面の反対面となる第２の面を有する絶縁性樹脂で形成される四角形状の第１の樹脂体と、
    第１の面及びこの第１の面の反対面となる第２の面を有し前記第２の面が前記第１の樹脂体の前記第１の面に一致して重ねられて一体となる絶縁性樹脂で形成される四角形状の第２の樹脂体と、
    前記第１の樹脂体内に階段状に一段折れ曲がるように延在して位置し、先端部が前記第１の樹脂体の前記四角形状の内側に位置するとともに前記第１の樹脂体の前記第２の面に第２の面が露出し、他端部が前記第１の樹脂体の周面に位置するとともに前記第１の樹脂体の前記第１の面に第１の面が露出する複数の導電性のリードと、
    前記第１の樹脂体内であって前記各リードの前記先端部に囲まれる領域に設けられるタブと、
    前記第１の樹脂体内に階段状に一段折れ曲がるように延在して位置し、一端部が前記タブの周縁に連なり、他端部が前記第１の樹脂体の周面に位置しかつ前記第１の樹脂体の前記第１の面に第１の面が露出する複数のタブ吊りリードと、
    前記第１の樹脂体内に位置し、複数の電極を有し、前記各電極が所定の前記リードに第１の接続手段を介して電気的に接続される少なくとも一つの第１の電子部品と、
    前記第２の樹脂体内に位置し、複数の電極を有し、前記各電極が前記第１の樹脂体の前記第１の面に露出する所定の前記リード部分に第２の接続手段を介して電気的に接続される少なくとも一つの第２の電子部品と、
    前記第１の樹脂体の前記第２の面に露出する前記リード部分に形成された外部電極端子と、を有し、
    前記第１の電子部品の少なくとも一つは第１の面に複数の電極を有する半導体チップからなり、前記半導体チップは前記第１の面の反対面となる第２の面が前記タブの前記第１の面に固定され、前記半導体チップの前記電極は前記第１の接続手段としての導電性のワイヤによって所定の前記リードに接続されていることを特徴とする半導体装置。
  16. （ａ）第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となるリードフレームを準備する工程、
    （ｂ）複数の電極を有する少なくとも一つの第１の電子部品を前記リードに固定する工程、
    （ｃ）前記リードフレームの前記枠の第１の面から前記リードの先端部分の前記第２の面に至る厚さ部分を絶縁性の樹脂で被って第１の樹脂体を形成するとともに、前記第１の樹脂体の第１の面に前記枠及び枠に連なる前記リード部分を露出させ、前記第２の樹脂体の第２の面に前記リードの先端部分を露出させる工程、
    （ｄ）前記各製品形成部において、複数の電極を有する少なくとも一つの第２の電子部品を前記リード部分または前記第１の樹脂体に固定するとともに、前記各電極を前記第１の樹脂体の前記第１の面に露出する前記リード部分に電気的に接続する工程、
    （ｅ）前記リードフレームの前記第１の面に絶縁性の樹脂からなる第２の樹脂体を一定厚さ形成して前記各製品形成部の前記第２の電子部品を被う工程、
    （ｆ）前記第１の樹脂体の前記第２の面に露出する前記リード表面に外部電極端子を形成する工程、
    （ｇ）前記リードフレーム、前記第１の樹脂体及び前記第２の樹脂体を前記各製品形成部が分離されるように縦横に切断する工程、とを有し、
    前記工程（ｂ）では、前記第１の電子部品の前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続し、
    前記工程（ｄ）では、
    前記第２の電子部品が第１の面に複数の電極を有する半導体チップの場合は、前記半導体チップの前記第１の面の反対面となる第２の面を前記第１の樹脂体の第１の面に絶縁性の接合材を介して固定し、かつ前記各電極と前記リード部分を導電性のワイヤによって接続し、
    前記第２の電子部品が絶縁性の封止体の両端にそれぞれ電極を有するチップ部品の場合は、前記チップ部品の前記各電極を導電性の接合材を介して前記リード部分に接続することを特徴とする半導体装置の製造方法。
  17. 前記工程（ｂ）では、前記枠の第１の面から前記リードの低くなった前記先端部分の前記第１の面に至る厚さよりも薄い前記第１の電子部品を前記リードに固定して前記第１の電子部品を前記第１の樹脂体内に埋没させることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記工程（ｂ）では、前記第１の電子部品として前記第１の樹脂体の前記第１の面に露出するような厚さのものを前記リードに固定し、
    前記工程（ｄ）では、前記第２の電子部品を絶縁性の接合材を介して前記第１の電子部品に重ねて固定することを特徴とする請求項１６に記載の半導体装置の製造方法。
  19. 前記工程（ｃ）及び前記工程（ｆ）では、同じ材質の絶縁性樹脂を使用して、前記第１の樹脂体及び前記第２の樹脂体を形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
  20. 前記工程（ａ）では、前記リードの厚さが７５〜１００μｍになる前記リードフレームを準備し、
    前記工程（ｃ）では、前記第１の樹脂体の厚さを２５０〜３００μｍに形成し、
    前記工程（ｅ）では、前記第２の樹脂体の厚さを３００〜４００μｍに形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
  21. （ａ）第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となるリードフレームを準備する工程、
    （ｂ）複数の電極を有する少なくとも一つの第１の電子部品を前記リードに固定する工程、
    （ｃ）前記リードフレームの前記枠の第１の面から前記リードの先端部分の前記第２の面に至る厚さ部分を絶縁性の樹脂で被って第１の樹脂体を形成するとともに、前記第１の樹脂体の第１の面に前記枠及び枠に連なる前記リード部分を露出させ、前記第２の樹脂体の第２の面に前記リードの先端部分を露出させる工程、
    （ｄ）前記各製品形成部において、複数の電極を有する少なくとも一つの第２の電子部品を前記リードに固定する工程、
    （ｅ）前記リードフレームの前記第１の面に絶縁性の樹脂からなる第２の樹脂体を一定厚さ形成して前記各製品形成部の前記第２の電子部品を被う工程、
    （ｆ）前記第１の樹脂体の前記第２の面に露出する前記リード表面に外部電極端子を形成する工程、
    （ｇ）前記リードフレーム、前記第１の樹脂体層及び前記第２の樹脂体を前記各製品形成部が分離されるように縦横に切断する工程、とを有し、
    前記工程（ｂ）では、前記第１の電子部品の前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続し、
    前記工程（ｄ）では、前記第２の電子部品の前記各電極を導電性の接合材を介して前記第１の樹脂体の前記第１の面に露出する所定の前記リード部分に接続することを特徴とする半導体装置の製造方法。
  22. 前記工程（ｂ）では、前記枠の第１の面から前記リードの低くなった前記先端部分の前記第１の面に至る厚さよりも薄い前記第１の電子部品を前記リードに固定して前記第１の電子部品を前記第１の樹脂体内に埋没させることを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 前記工程（ｃ）及び前記工程（ｅ）では、同じ材質の絶縁性樹脂を使用して、前記第１の樹脂体及び前記第２の樹脂体を形成することを特徴とする請求項２１に記載の半導体装置の製造方法。
  24. 前記工程（ａ）では、前記リードの厚さが７５〜１００μｍになる前記リードフレームを準備し、
    前記工程（ｃ）では、前記第１の樹脂体の厚さを２５０〜３００μｍに形成し、
    前記工程（ｅ）では、前記第２の樹脂体の厚さを３００〜４００μｍに形成することを特徴とする請求項２１に記載の半導体装置の製造方法。
  25. （ａ）第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードと、前記各リードの前記先端部分に囲まれる領域に位置するタブと、前記タブを支持する前記枠から延在する複数のタブ吊りリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となり、前記タブ吊りリードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がり一端部で前記タブを支持する構造となるリードフレームを準備する工程、
    （ｂ）複数の電極を有する少なくとも一つの第１の電子部品を前記リードに固定する工程、
    （ｃ）前記リードフレームの前記枠の第１の面から前記リードの先端部分の前記第２の面に至る厚さ部分を絶縁性の樹脂で被って第１の樹脂体を形成するとともに、前記第１の樹脂体の第１の面に前記枠及び枠に連なる前記リード部分を露出させ、前記第２の樹脂体の第２の面に前記リードの先端部分を露出させる工程、
    （ｄ）前記各製品形成部において、複数の電極を有する少なくとも一つの第２の電子部品を前記リード部分または前記第１の樹脂体に固定するとともに、前記各電極を前記第１の樹脂体の前記第１の面に露出する前記リード部分に電気的に接続する工程、
    （ｅ）前記リードフレームの前記第１の面に絶縁性の樹脂からなる第２の樹脂体を一定厚さ形成して前記各製品形成部の前記第２の電子部品を被う工程、
    （ｆ）前記第１の樹脂体の前記第２の面に露出する前記リード表面に外部電極端子を形成する工程、
    （ｇ）前記リードフレーム、前記第１の樹脂体及び前記第２の樹脂体を前記各製品形成部が分離されるように縦横に切断する工程、とを有し、
    前記工程（ｂ）では、
    前記第１の電子部品として少なくとも前記タブに固定される第１の面に複数の電極を有する半導体チップを準備し、前記半導体チップの前記第１の面の反対面となる第２の面を前記タブの前記第１の面に固定し、前記半導体チップの前記電極と所定の前記リードを導電性のワイヤによって接続し、
    前記半導体チップ以外の前記第１の電子部品にあっては、前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続させ、
    前記工程（ｄ）では、
    前記第２の電子部品が第１の面に複数の電極を有する半導体チップの場合は、前記半導体チップの前記第１の面の反対面となる第２の面を前記第１の樹脂体の第１の面に絶縁性の接合材を介して固定し、かつ前記各電極と前記リード部分を導電性のワイヤによって接続し、
    前記第２の電子部品が絶縁性の封止体の両端にそれぞれ電極を有するチップ部品の場合は、前記チップ部品の前記各電極を導電性の接合材を介して前記リード部分に接続することを特徴とする半導体装置の製造方法。
  26. 前記工程（ｂ）では前記枠の第１の面から前記タブの第１の面に至る厚さよりも薄い前記半導体チップを前記タブに固定し、前記ワイヤの高さを低くして前記半導体チップ及び前記ワイヤを前記第１の樹脂体内に埋没させることを特徴とする請求項２５に記載の半導体装置の製造方法。
  27. 前記工程（ｃ）及び前記工程（ｅ）では、同じ材質の絶縁性樹脂を使用して、前記第１の樹脂体及び前記第２の樹脂体を形成することを特徴とする請求項２５に記載の半導体装置の製造方法。
  28. 前記工程（ａ）では、前記リードの厚さが７５〜１００μｍになる前記リードフレームを準備し、
    前記工程（ｃ）では、前記第１の樹脂体の厚さを２５０〜３００μｍに形成し、
    前記工程（ｅ）では、前記第２の樹脂体の厚さを３００〜４００μｍに形成することを特徴とする請求項２５に記載の半導体装置の製造方法。
  29. （ａ）第１の面及びこの第１の面の反対面となる第２の面を有し、かつ前記第１の面に製品形成部をマトリックス状に複数配置した金属からなるリードフレームであり、前記製品形成部は、四角形枠からなる平坦な枠と、前記枠の内側から突出し先端部分を前記枠の内側に突出する複数のリードと、前記各リードの前記先端部分に囲まれる領域に位置するタブと、前記タブを支持する前記枠から延在する複数のタブ吊りリードとからなり、前記突出する各リードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がる構造となり、前記タブ吊りリードは途中から前記第１の面から前記第２の面に向かって階段状に一段低く折れ曲がり一端部で前記タブを支持するリードフレームを準備する工程、
    （ｂ）複数の電極を有する少なくとも一つの第１の電子部品を前記リードに固定する工程、
    （ｃ）前記リードフレームの前記枠の第１の面から前記リードの先端部分の前記第２の面に至る厚さ部分を絶縁性の樹脂で被って第１の樹脂体を形成するとともに、前記第１の樹脂体の第１の面に前記枠及び枠に連なる前記リード部分を露出させ、前記第２の樹脂体の第２の面に前記リードの先端部分を露出させる工程、
    （ｄ）前記各製品形成部において、複数の電極を有する少なくとも一つの第２の電子部品を前記リードに固定する工程、
    （ｅ）前記リードフレームの前記第１の面に絶縁性の樹脂からなる第２の樹脂体を一定厚さ形成して前記各製品形成部の前記第２の電子部品を被う工程、
    （ｆ）前記第１の樹脂体の前記第２の面に露出する前記リード表面に外部電極端子を形成する工程、
    （ｇ）前記リードフレーム、前記第１の樹脂体及び前記第２の樹脂体を前記各製品形成部が分離されるように縦横に切断する工程、とを有し、
    前記工程（ｂ）では、
    前記第１の電子部品として少なくとも前記タブに固定される第１の面に複数の電極を有する半導体チップを準備し、前記半導体チップの前記第１の面の反対面となる第２の面を前記タブの前記第１の面に固定し、前記半導体チップの前記電極と所定の前記リードを導電性のワイヤによって接続し、
    前記半導体チップ以外の前記第１の電子部品にあっては、前記各電極を導電性の接合材を介して所定の前記リードの先端部分の前記第１の面に接続させ、
    前記工程（ｄ）では、前記第２の電子部品の前記各電極を導電性の接合材を介して前記第１の樹脂体の前記第１の面に露出する所定の前記リード部分に接続することを特徴とする半導体装置の製造方法。
  30. 前記工程（ｂ）では前記枠の第１の面から前記タブの第１の面に至る厚さよりも薄い前記半導体チップを前記タブに固定し、前記ワイヤの高さを低くして前記半導体チップ及び前記ワイヤを前記第１の樹脂体内に埋没させることを特徴とする請求項２９に記載の半導体装置の製造方法。
  31. 前記工程（ｃ）及び前記工程（ｅ）では、同じ材質の絶縁性樹脂を使用して、前記第１の樹脂体及び前記第２の樹脂体を形成することを特徴とする請求項２９に記載の半導体装置の製造方法。
  32. 前記工程（ａ）では、前記リードの厚さが７５〜１００μｍになる前記リードフレームを準備し、
    前記工程（ｃ）では、前記第１の樹脂体の厚さを２５０〜３００μｍに形成し、
    前記工程（ｅ）では、前記第２の樹脂体の厚さを３００〜４００μｍに形成することを特徴とする請求項２９に記載の半導体装置の製造方法。
JP2006267963A 2006-09-29 2006-09-29 半導体装置及びその製造方法 Expired - Fee Related JP5378643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006267963A JP5378643B2 (ja) 2006-09-29 2006-09-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267963A JP5378643B2 (ja) 2006-09-29 2006-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008091418A JP2008091418A (ja) 2008-04-17
JP5378643B2 true JP5378643B2 (ja) 2013-12-25

Family

ID=39375307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267963A Expired - Fee Related JP5378643B2 (ja) 2006-09-29 2006-09-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5378643B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207896B2 (ja) * 2008-09-18 2013-06-12 新光電気工業株式会社 半導体装置及びその製造方法
JP2011040602A (ja) 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
JP5924110B2 (ja) 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
JP5968827B2 (ja) * 2013-04-25 2016-08-10 アオイ電子株式会社 半導体パッケージおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144269A (ja) * 1990-10-05 1992-05-18 Nec Corp 混成集積回路装置
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2008091418A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US6545366B2 (en) Multiple chip package semiconductor device
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP2001015679A (ja) 半導体装置及びその製造方法
JP2007123595A (ja) 半導体装置及びその実装構造
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
JP2009212315A (ja) 半導体装置及びその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
EP3221887A1 (en) Flat no-leads package with improved contact pins
CN212182312U (zh) 半导体封装件
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP2005191158A (ja) 半導体装置及びその製造方法
JP4030363B2 (ja) 半導体装置
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JPH10154768A (ja) 半導体装置及びその製造方法
JP2011061055A (ja) 半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP3398556B2 (ja) 半導体装置の製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees