JP5924110B2 - 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 - Google Patents

半導体装置、半導体装置モジュールおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP5924110B2
JP5924110B2 JP2012110099A JP2012110099A JP5924110B2 JP 5924110 B2 JP5924110 B2 JP 5924110B2 JP 2012110099 A JP2012110099 A JP 2012110099A JP 2012110099 A JP2012110099 A JP 2012110099A JP 5924110 B2 JP5924110 B2 JP 5924110B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor element
external connection
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012110099A
Other languages
English (en)
Other versions
JP2013239500A (ja
Inventor
隆司 埜本
隆司 埜本
米田　義之
義之 米田
中村　公一
公一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012110099A priority Critical patent/JP5924110B2/ja
Priority to US13/849,248 priority patent/US9041186B2/en
Priority to CN201310150913.7A priority patent/CN103390612B/zh
Publication of JP2013239500A publication Critical patent/JP2013239500A/ja
Application granted granted Critical
Publication of JP5924110B2 publication Critical patent/JP5924110B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本願の開示する技術は、半導体装置、半導体装置モジュールおよび半導体装置の製造方法に関する。
下記特許文献１、２には、配線基板上に搭載された高出力半導体素子または高周波半導体素子の上に他の半導体素子を積層搭載したものが提案されている。高出力半導体素子または高周波半導体素子は、配線基板の貫通ビアを介して配線基板の底面に設けられた外部接続端子に接続されている。
下記特許文献３には、高出力半導体素子の上面に接する放熱用部材を設けるとともに、下面に信号用バンプと同じ大きさの放熱用のダミーバンプを設けることにより、高出力半導体素子の上下両面からの放熱を行っている。
下記特許文献４には、配線基板の開口内に配設され絶縁層により封止されたチップの下面の端子を、該絶縁層内の配線を介して、パッケージの下面に表出させたものが開示されている。
下記特許文献５には、封止樹脂内に第１及び第２のチップを配設し、下側のチップ下面の電極を、樹脂に埋め込まれたリードを介してパッケージ下面に表出する端子に接続している。
特開２００５−３２７８０５号公報 特開２００７−２３４６８３号公報 特開２００９−１７６８３９号公報 特開２００９−２１２２５０号公報 特開２００８−９１４１８号公報
本願の開示する技術の一目的は、少なくとも２つの半導体素子を積層搭載した構造の半導体装置であって、大きい電流を流すことができ、効果的に放熱することができる半導体装置、半導体装置モジュールおよび半導体装置の製造方法を提供することにある。
本願の開示する技術の第１の態様によれば、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間を流れる電流を制御する制御電極と、を第１の面に有する第１の半導体素子と、前記第１の電極、前記第２の電極および前記制御電極の各々の直下に設けられ且つ前記第１の電極、前記第２の電極および前記制御電極の各々に接続された突起電極と、前記第１の半導体素子の前記第１の面とは反対側の第２の面の全体が接合されたダイステージと、前記突起電極が延在する面内に接続部を有する複数のリードを含み、前記複数のリードのうちの少なくとも１つが前記ダイステージに直結されたリードフレームと、前記ダイステージの前記第１の半導体素子が接合された面とは反対側の面に接合され、前記複数のリードのいずれかに接続された第２の半導体素子と、前記突起電極および前記複数のリードの前記接続部を露出させるように前記第１の半導体素子および前記第２の半導体素子を封止する封止部材と、を備える半導体装置が提供される。
本願の開示する技術の第２の態様によれば、上記半導体装置と、前記突起電極および前記複数のリードの各々に接続された配線基板と、を備える半導体装置モジュールが提供される。
本願の開示する技術の第３の態様によれば、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間を流れる電流を制御する制御電極と、を第１の面に有する第１の半導体素子と、前記第１の電極、前記第２の電極および前記制御電極の各々の直下に設けられ且つ前記第１の電極、前記第２の電極および前記制御電極の各々に接続された突起電極と、前記第１の半導体素子の前記第１の面とは反対側の第２の面の全体が接合されたダイステージと、前記突起電極が延在する面内に接続部を有する複数のリードを含み、前記複数のリードのうちの少なくとも１つが前記ダイステージに直結されたリードフレームと、前記ダイステージの前記第１の半導体素子が接合された面とは反対側の面に接合され、前記複数のリードのいずれかに接続された第２の半導体素子と、を備える組立体を準備する工程と、前記突起電極を保護シートで覆った状態で、少なくとも前記第１の半導体素子および前記第２の半導体素子を封止部材で封止する工程と、前記保護シートを剥がして、前記突起電極を露出させる工程と、を備える半導体装置の製造方法が提供される。
本願の開示する技術によれば、大きい電流を流すことができ、放熱効率の良い半導体装置、半導体装置モジュールおよび半導体装置の製造方法が提供される。
図１（Ａ）は、第１〜第３の実施の形態の半導体装置および半導体装置モジュールに好適に用いられるＧａＮチップを説明するための概略平面図である。図１（Ｂ）は、第１〜第４の実施の形態の半導体装置および半導体装置モジュールに好適に用いられる制御チップを説明するための概略平面図である。 図２は、第１〜第４の実施の形態の半導体装置および半導体装置モジュールに好適に用いられるＧａＮチップの一例を説明するための概略縦断面図である。 図３は、第１〜第４の実施の形態の半導体装置および半導体装置モジュールに好適に用いられるＧａＮチップの他の例を説明するための概略縦断面図である。 図４は、第１の実施の形態の半導体装置および半導体装置モジュールを説明するための概略縦断面図である。 図５は、第２の実施の形態の半導体装置および半導体装置モジュールを説明するための概略縦断面図である。 図６は、第３の実施の形態の半導体装置および半導体装置モジュールを説明するための概略縦断面図である。 図７は、第１〜第３の実施の形態の半導体装置の製造方法を説明するためのフローチャートである。 図８は、第１の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図９は、第１の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図１０は、第３の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図１１は、第３の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図１２は、ＱＦＰタイプのパッケージを説明するための、一部切り欠き概略斜視図である。 図１３は、ＱＦＮタイプのパッケージを説明するための、一部切り欠き概略斜視図である。 図１４は、第４の実施の形態の半導体装置および半導体装置モジュールを説明するための概略縦断面図である。 図１５は、第４の実施の形態の半導体装置を説明するための概略縦断面図である。 図１６は、第４の実施の形態の半導体装置の製造方法を説明するためのフローチャートである。 図１７は、第４の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図１８は、第４の実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。
上述したように、配線基板上に搭載された高出力半導体素子または高周波半導体素子の上に他の半導体素子を積層搭載した半導体装置が提案されている。これらの半導体装置では、高出力半導体素子または高周波半導体素子は、配線基板の貫通ビアを介して配線基板の底面に設けられた外部接続端子に接続されている。
本発明者達は、この構造の半導体装置を鋭意研究した結果、次の問題点があることを見出した。高出力半導体素子または高周波半導体素子は、貫通ビアを介して外部接続端子に接続されており、貫通ビアの抵抗値を十分に低くすることが困難なため、大電流を流すことが困難である。また、貫通ビアのインダクタンスを十分に低くすることが困難なため、高速動作をさせることが困難である。本願の開示する技術は、このような知見に基づいて、本願発明者達が案出したものである。
次に、本願の開示する技術の好ましい実施の形態について図面を参照して説明する。
図１（Ａ）を参照すれば、第１〜第３の実施の形態の半導体装置に好適に用いられるＧａＮチップ１０は、窒化ガリウム（ＧａＮ）基板１１と、ＧａＮ基板１１の表面２０上に形成されたソース電極１２、ドレイン電極１３と、ゲート電極１４とを備えている。尚、ソース電極１２、ドレイン電極１３は、ゲート電極１４よりも面積が大きい。ＧａＮ基板１１の表面には、ＡｌＧａＮ層（図示せず）が設けられている。ＡｌＧａＮ層は、ＧａＮ基板とヘテロ接合を形成している。ＧａＮチップ１０は、このＡｌＧａＮとＧａＮとの間のヘテロ接合界面に発生する２次元電子ガスを利用する半導体素子であり、ＨＥＭＴ（High Electron Mobility Transistor）型の構造を備えている。ＧａＮチップ１０は、２次元電子ガスの高い移動度により高周波半導体素子として機能する。また、ＧａＮはバンドギャップが大きく、破壊電圧強度が大きいので、ＧａＮチップ１０は、高出力半導体素子として用いられる。従って、ＧａＮチップ１０は、ＡｌＧａＮとＧａＮとのヘテロ接合を備える窒化ガリウム系高周波高出力半導体素子として用いられる。ソース電極１２とドレイン電極１３との間にゲート（図示せず）が設けられている。ゲート（図示せず）はＧａＮ基板１１上のゲート配線（図示せず）を介してゲート電極１４に接続されている。ゲート電極１４は、ソース電極１２とドレイン電極１３との間を流れる電流を制御する制御電極として機能する。
図２を参照すれば、ＧａＮチップ１０には、半田バンプ２２、２３、２４が設けられている。ＧａＮ基板１１の表面２０上に形成されたソース電極１２と、ドレイン電極１３と、ゲート電極１４を覆ってＳｉＯ２膜１５が設けられている。ＳｉＯ２膜１５上には有機保護膜１６が設けられている。有機保護膜１６としては、例えば、ポリイミド樹脂やエポキシ樹脂が好適に用いられる。ＳｉＯ２膜１５および有機保護膜１６には、ソース電極１２、ドレイン電極１３およびゲート電極１４をそれぞれ露出する貫通孔１７、１８、１９が形成されている。貫通孔１７、１８、１９にはＣｕ電極２５、２６、２７がそれぞれ形成されている。ソース電極１２、ドレイン電極１３とおよびゲート電極１４には、半田バンプ２２、２３、２４がＣｕ電極２５、２６、２７をそれぞれ介してそれぞれ接続されている。半田バンプ２２、２３、２４は、突起電極の一例であり、外部接続端子の一例である。半田バンプ２２、２３は外部接続副端子の一例であり、半田バンプ２４は、外部接続制御端子の一例である。半田バンプ２２、２３、２４によってＧａＮチップ１０は、表面実装される。
図３を参照して、他の表面実装の形態のＧａＮチップ１０を説明する、ＧａＮチップ１０には、半田ボール３５、３６、３７が設けられている。ＧａＮ基板１１の表面２０上に形成されたソース電極１２と、ドレイン電極１３と、ゲート電極１４を覆ってＳｉＯ２膜１５および有機保護膜１６が設けられている。有機保護膜１６としては、例えば、ポリイミド樹脂が好適に用いられる。ＳｉＯ２膜１５および有機保護膜１６には、ソース電極１２、ドレイン電極１３およびゲート電極１４をそれぞれ露出する貫通孔１７、１８、１９が形成されている。貫通孔１７、１８、１９にはＣｕ電極２５、２６、２７がそれぞれ形成されている。Ｃｕ電極２５、２６、２７上には、Ｃｕポスト３２、３３、３４がそれぞれ形成されている。Ｃｕポスト３２、３３、３４、Ｃｕ電極２５、２６、２７および有機保護膜１６を覆って樹脂封止層３１が設けられている。樹脂封止層３１としては、例えば、エポキシ樹脂が好適に用いられる。Ｃｕポスト３２、３３、３４上には半田ボール３５、３６、３７がそれぞれ形成されている。ソース電極１２には、半田ボール３５がＣｕ電極２５およびＣｕポスト３２を介して接続されている。ドレイン電極１３には、半田ボール３６がＣｕ電極２６およびＣｕポスト３３を介して接続されている。ゲート電極１４には、半田ボール３７がＣｕ電極２７およびＣｕポスト３４を介して接続されている。半田ボール３５、３６、３７は、突起電極の一例であり、外部接続端子の一例である。半田ボール３５、３６は外部接続副端子の一例であり、半田ボール３７は、外部接続制御端子の一例である。半田ボール３５、３６、３７によってＧａＮチップ１０は、表面実装される。
図１（Ｂ）を参照すれば、第１〜第４の実施の形態の半導体装置および半導体装置モジュールに好適に用いられる制御チップ（ロジックチップ）４０は、周辺に複数の端子４１が設けられている。制御チップ４０は、ＧａＮチップ１０の動作を制御する制御用半導体素子の一例である。制御チップ４０は、ＧａＮチップ１０の動作を制御するためのゲートドライバーを内蔵している。複数の端子４１のうちの一つの端子４１ａが、ＧａＮチップ１０のゲート電極１４に接続される。
（第１の実施の形態）
次に、図４を参照して、第１の実施の形態の半導体装置１および半導体装置モジュール１０１について説明する。半導体装置１は、ＧａＮチップ１０と、制御チップ４０と、リードフレーム５０と、封止樹脂７０とを備えている。ＧａＮチップ１０と制御チップ４０とが１パッケージ化されている。半導体装置モジュール１０１は、半導体装置１と、マザーボード８０とを備えている。マザーボード８０は配線基板の一例である。
本実施の形態の半導体装置１は、図１２に示すような、ＱＦＰ（Quad Flat Package）型のパッケージを使用している。チップ４０をダイステージ５１上に搭載し、チップ４０の端子をリード端子５４の内側部分５６にボンディングワイヤ６８で接続している。リード端子５４は途中で曲げられ、リード端子５４の外側部分５５は、ＱＦＰを搭載する配線基板の表面と平行になっている。リード端子５４は、パッケージの４辺に設けられている。チップ４０、ダイステージ５１、リード端子５４の内側部分５６は、モールド樹脂等の封止部材７０で封止されている。リード端子５４の外側部分５５が、配線基板の配線と接続される。
再び、図４を参照すれば、ＧａＮチップ１０は、その表面２０に、外部接続端子４５を備えている。外部接続端子４５は、外部接続副端子４２、４３と外部接続制御端子４４とを有している。外部接続副端子４２はソース電極１２（図１、２、３参照）に接続されている。外部接続副端子４３はドレイン電極１３（図１、２、３参照）に接続されている。外部接続制御端子４４はゲート電極１４（図１、２、３参照）に接続されている。外部接続副端子４２、４３および外部接続制御端子４４は、例えば、半田バンプ２２、２３、２４（図２参照）、半田ボール３５、３６、３７（図３参照）によって好適に形成される。半田バンプ２２、２３、２４や半田ボール３５、３６、３７は、半田に代えてＣｕ／Ｎｉ等で形成してもよい。
リードフレーム５０は、ダイステージ５１と、複数のリード端子５４とを備えている。ＧａＮチップ１０は、ダイステージ５１の下面５２にダイボンディング材６５によって搭載されている。ダイボンディング材６５は導電性である。ＧａＮチップ１０の裏面２１がダイステージ５１の下面５２と面しており、ＧａＮチップ１０の表面２０と外部接続端子４５はダイステージ５１とは反対側を向いている。このように、ＧａＮチップ１０は、ダイステージ５１の下面５２にファイスダウン搭載されている。
制御チップ４０は、ダイステージ５１の上面５３にダイボンディング材６６によって搭載されている。ダイボンディング材６６は導電性である。制御チップ４０の端子４１は、リード端子５４の内側部分５６にボンディングワイヤ６８で接続されている。ボンディングワイヤ６８には、例えば、金線が好適に用いられる。
ＧａＮチップ１０、制御チップ４０およびダイステージ５１は封止樹脂７０で封止されている。ボンディングワイヤ６８も封止樹脂７０で封止されている。リード端子５４の内側部分５６は封止樹脂７０で封止されている。リード端子５４の外側部分５５は封止樹脂７０から露出している。ＧａＮチップ１０の外部接続端子４５は封止樹脂７０の裏面７１から露出している。
リード端子５４は途中で曲げられ、リード端子５４の外側部分５５の下面５５ｓは、ＧａＮチップ１０の外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓとほぼ同じ高さである。
マザーボード８０は、基板８１とその上面８３上に形成された配線８２とを有している。リード端子５４の外側部分５５は半田６７を介して配線８２に接続されている。制御チップ４０はリード端子５４を介してマザーボード８０に接続されて、マザーボード８０に実装されている。ＧａＮチップ１０の外部接続端子４５（外部接続副端子４２、４３および外部接続制御端子４４）は、配線８２に接続されている。ＧａＮチップ１０は外部接続端子４５を介して、マザーボード８０に直接接続されて、マザーボード８０に実装されている。
ゲート電極１４（図１、２、３参照）は、外部接続制御端子４４、マザーボード８０の配線８２ａ、リード端子５４ａおよびボンディングワイヤ６８ａを介して、制御チップ４０のゲート接続用端子４１ａに接続されている。
ダイステージ５１は、複数のリード端子５４のうちの１本のリード端子５４ｂまたは複数本のリード端子５４ｂと直結されている。
本実施の形態では、ＧａＮチップ１０と、制御チップ４０とを上下に積層して１パッケージ化しているので、実装面積を小さくできる。
また、ＧａＮチップ１０と、制御チップ４０とを１パッケージ化しているので、組み立て工程が簡略化される。
リード端子５４の下面５５ｓは、ＧａＮチップ１０の外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓとほぼ同じ高さであるので、リード端子５４と、ＧａＮチップ１０の外部接続端子４５はマザーボード８０に共に接続される。
外部接続端子４５（外部接続副端子４２、４３および外部接続制御端子４４）が、封止樹脂７０の裏面７１から露出している。そして、ＧａＮチップ１０は外部接続端子４５を介して、マザーボード８０に直接接続されているので、大電流を流すことができる。また、放熱板を設けることなくＧａＮチップ１０の熱を、外部接続端子４５から直接マザーボード８０に効果的に放熱することができる。また、外部接続副端子４２、４３の面積、即ち放熱面積を大きくすることで、ＧａＮチップ１０の熱を、効果的に放熱することができる。その結果、本実施の形態の半導体装置１は、ＧａＮチップ１０等の高出力半導体素子に好適に適用される。また、外部接続端子４５のインダクタンスを十分に低くすることができるので、高速動作をさせることができる。従って、本実施の形態の半導体装置１は、ＧａＮチップ１０等の高周波半導体素子に好適に適用される。
特に、ソース電極１２（図１、２、３参照）に接続されている外部接続副端子４２およびドレイン電極１３（図１、２、３参照）に接続されている外部接続副端子４３がマザーボード８０に直接接続される。従って、ソース、ドレインの配線インダクタンスを大幅に軽減でき、余計なワイヤやリード、基板の配線を介さないので高速スイッチングが可能で且つ容易に大電流を流すことができる。
また、ゲート電極１４（図１、２、３参照）に接続されている外部接続制御端子４４も、マザーボード８０に直接接続される。そして、マザーボード８０の配線８２ａ、リード端子５４ａおよびボンディングワイヤ６８ａを介して、制御チップ４０のゲート接続用端子４１ａに接続されている。このように、ＧａＮチップ１０のゲートとそれを制御する制御チップ４０とをマザーボード８０を介して接続できるのでシンプルな構造となっている。
ＧａＮチップ１０と、制御チップ４０とを１パッケージ化するのに、リードフレーム５０を用いているので、安価に半導体装置１を製造できる。
ＧａＮチップ１０の裏面２１は、ダイステージ５１に導電性のダイボンディング材６５によって接続されている。そして、ダイステージ５１は、複数のリード端子５４のうちの１本のリード端子５４ｂまたは複数本のリード端子５４ｂと直結されている。従って、ＧａＮチップ１０の裏面２１の電位を容易に確保できる。また、ＧａＮチップ１０の裏面２１側の熱もリード端子５４ｂを介して容易に逃がすことができる。
次に、図７および図８、９を参照して、第１の実施の形態の半導体装置１の製造方法の一例を説明する。
まず、パワーデバイスの一例としての、ＧａＮとヘテロ接合を形成するＡｌＧａＮ層を備え、ソース電極、ドレイン電極およびゲート電極を備えるＧａＮ系高周波高出力半導体素子をＧａＮウエハに複数形成する（図７、ステップＳ１０１参照）。
次に、ソース電極、ドレイン電極およびゲート電極にそれぞれ接続される半田バンプや半田ボールを形成して、表面実装用の外部接続端子を形成する（図７、ステップＳ１０２参照）。なお、半田バンプや半田ボールの形成に代えて、ウェハレベルパッケージ（ＷＬＣＳＰ：Wafer Level Chip Size package）化してもよい。
次に、ダイシング処理をして、ＧａＮウエハを複数のＧａＮチップ１０（図２、３参照）に切断する（図７、ステップＳ１０３参照）。
これらの工程は別に、制御（ロジック）用の半導体素子をシリコンウエハに複数形成する（図７、ステップＳ２０１参照）。
次に、ダイシング処理をして、シリコンウエハを複数の制御チップ４０（図１（Ｂ）参照）に切断する（図７、ステップＳ２０２参照）。
さらにこれらの工程とは別に、リードフレームを製造する（図７、ステップＳ３０１参照）。
次に、パワーデバイスの一例としてのＧａＮチップ１０を、リードフレーム５０のダイステージ５１の下面５２にダイボンディング材６５によってフェイスダウンで搭載する（図７のステップＳ１０４、図８（Ａ）参照）。ＧａＮチップ１０の裏面２１がダイステージ５１の下面５２と面しており、ＧａＮチップ１０の表面２０と外部接続端子４５はダイステージ５１とは反対側を向いている。
次に、制御チップ４０を、ダイステージ５１の上面５３にダイボンディング材６６によってフェイスアップで搭載する（図７のステップＳ１０５、図８（Ｂ）参照）。
次に、制御チップ４０の端子４１を、リード端子５４の内側部分５６にボンディングワイヤ６８で接続する（図７のステップＳ１０６、図８（Ｃ）参照）。なお、ＧａＮチップ１０はワイヤボンディングしない。
次に、封止金型（図示せず）の下型に耐圧性の保護シート９０をセットし、保護シート９０と共にモールド封止を施す（図７のステップＳ１０７、図８（Ｄ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５や表面２０は保護シート９０で覆われる。ＧａＮチップ１０、制御チップ４０、ダイステージ５１、ボンディングワイヤ６８およびリード端子５４の内側部分５６を封止樹脂７０で封止する。保護シート９０としては、例えば、ＰＴＦＥが好適に使用される。保護シート９０は、ＧａＮチップ１０の表面２０や外部接続端子４５に封止樹脂７０が回り込むのを防止したり、ＧａＮチップ１０の表面２０や外部接続端子４５を保護するために使用される。
モールド封止完了後に、保護シート９０を剥がし、パッケージ底面にＧａＮチップ１０の表面２０を露出させる（図７のステップＳ１０８、図９（Ａ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５が露出する。このように保護シート９０を使用すれば、保護シート９０を設ける工程と、剥がす工程とを追加するだけで、容易にＧａＮチップ１０の外部接続端子４５を露出させることができる。
次に、リード端子５４を途中で曲げ加工する（図７のステップＳ１０９、図９（Ｂ）参照）。この加工により、リード端子５４の外側部分５５の下面５５ｓを、ＧａＮチップ１０の外部接続端子４５の下面（外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓ）とほぼ同じ高さにする。
以上のようにして、パッケージを完成して、半導体装置１を作成する（図７のステップＳ１１０参照）。
（第２の実施の形態）
次に、図５を参照して、第２の実施の形態の半導体装置２および半導体装置モジュール１０２について説明する。
本実施の形態の半導体装置２および半導体装置モジュール１０２は、第１の実施の形態の半導体装置１および半導体装置モジュール１０１とは、次の点で異なるが、他の点は同じであるので、同じ点の構造および作用効果の説明は省略する。
第１の実施の形態の半導体装置１では、ＱＦＰ（Quad Flat Package）型のパッケージを使用している。パッケージの４辺にリード端子５４が設けられている。リード端子５４は途中で曲げられ、リード端子５４の外側部分５５の下面５５ｓは、ＧａＮチップ１０の外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓとほぼ同じ高さである。第１の実施の形態の半導体装置モジュール１０１では、リード端子５４の下面５５ｓは、ＧａＮチップ１０の外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓと共に、マザーボード８０の配線８２上に半田６７で接続されている。これに対して、本実施の形態では、半導体装置２は、ＤＩＰ（Dual Inline Package）型のパッケージを使用している。パッケージの対向する２辺にリード端子５４が設けられている。リード端子５４は途中で９０°曲げられ、リード端子５４の外側部分５５は、封止樹脂７０の裏面７１とほぼ垂直である。マザーボード８０は、基板８１とその上面８３上に形成された配線８２と、下面８６上に形成された配線８５と、配線８２と配線８５との間の基板８１に設けられたスルーホール８４と、スルーホール８４の側面に設けられたメタル層８６とを有している。第２の実施の形態の半導体装置モジュール１０２では、リード端子５４の外側部分５５は、スルーホール８４に挿入され、基板８１の上面８３の配線８２および下面８６の配線８５と半田６７、６９でそれぞれ接続されている。本実施の形態では、スルーホール８４を介して半導体装置２をマザーボード８０に実装しているので、リード端子５４の高さの調整が容易である。
本実施の形態の半導体装置２の製造方法は、図７の保護シート剥離工程（ステップＳ１０８）までは、第１の実施の形態の半導体装置１の製造方法とほぼ同じである。その後、リード加工工程（ステップＳ１０９）で、リード端子５４を途中で９０°曲げ、リード端子５４の外側部分５５を、封止樹脂７０の裏面７１とほぼ垂直にする。以上のようにして、パッケージを完成して、半導体装置２を作成する（図７のステップＳ１１０参照）。
（第３の実施の形態）
次に、図６を参照して、第３の実施の形態の半導体装置３および半導体装置モジュール１０３について説明する。
本実施の形態の半導体装置３および半導体装置モジュール１０３は、第１の実施の形態の半導体装置１および半導体装置モジュール１０１とは、次の点で異なるが、他の点は同じであるので、同じ点の構造および作用効果の説明は省略する。
第１の実施の形態の半導体装置１では、ＱＦＰ（Quad Flat Package）型のパッケージを使用している。パッケージの４辺にリード端子５４が設けられている。リード端子５４は、その内側部分５６は封止樹脂７０で封止されているが、途中から封止樹脂７０から露出し、マザーボード８０の配線８２と接続される外側部分５５は、封止樹脂７０から突き出されて完全に露出している。これに対して、本実施の形態の半導体装置３は、図１３に示すような、ＱＦＮ（Quad Flat Non-lead Package）型のパッケージを使用している。パッケージの４辺にリード端子５５が設けられている。チップ４０の端子４１をリード端子５５にボンディングワイヤ６８で接続している。図６、図１３を参照すれば、リード端子５５は、ＱＦＮを搭載する配線基板８０の上面８３と平行になっている。リード端子５５は、封止樹脂７０に封止されているが、リード端子５５の下面５５ｓは、封止樹脂７０の裏面７１から露出している。リード端子５５の下面５５ｓは、ＧａＮチップ１０の外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓとほぼ同じ高さである。本実施の形態の半導体装置モジュール１０３では、リード端子５５と、ＧａＮチップ１０の外部接続端子４５（外部接続副端子４２、４３および外部接続制御端子４４）は、半田６７を介してマザーボード８０の配線８２に接続されている。本実施の形態では、リードがパッケージの中に入っているので、リードを短くすることができる。その結果、より高速なスイッチング動作が可能となり、また、パッケージを小型化できる。なお、第１の実施の形態の半導体装置１では、ＧａＮチップ１０は、ダイステージ５１の下面５２にダイボンディング材６５によって搭載されている。本実施の形態では、ＧａＮチップ１０は、ダイステージ５１の下面５２に導電ペーストもしくは半田６５‘によって搭載されている。
次に、図７および図１０、１１を参照して、第３の実施の形態の半導体装置３の製造方法の一例を説明する。
まず、パワーデバイスの一例としての、ＧａＮとヘテロ接合を形成するＡｌＧａＮ層を備え、ソース電極、ドレイン電極およびゲート電極を備えるＧａＮ系高周波高出力半導体素子をＧａＮウエハに複数形成する（図７、ステップＳ１０１参照）。
次に、ソース電極、ドレイン電極およびゲート電極にそれぞれ接続される半田バンプや半田ボールを形成して、表面実装用の外部接続端子を形成する（図７、ステップＳ１０２参照）。なお、半田バンプや半田ボールの形成に代えて、ウェハレベルパッケージ（ＷＬＣＳＰ：Wafer Level Chip Size package）化してもよい。
次に、ダイシング処理をして、ＧａＮウエハを複数のＧａＮチップ１０（図２、３参照）に切断する（図７、ステップＳ１０３参照）。
これらの工程は別に、制御（ロジック）用の半導体素子をシリコンウエハに複数形成する（図７、ステップＳ２０１参照）。
次に、ダイシング処理をして、シリコンウエハを複数の制御チップ４０（図１（Ｂ）参照）に切断する（図７、ステップＳ２０２参照）。
さらにこれらの工程とは別に、リードフレームを製造する（図７、ステップＳ３０１参照）。このとき、図１０（Ａ）に示すように、リードフレーム５０を逆曲げ（逆曲げディプレス）して、リード端子５５をダイステージ５１よりも低くする。
次に、パワーデバイスの一例としてのＧａＮチップ１０を、リードフレーム５０のダイステージ５１の下面５２に導電ペーストもしくは半田６５‘によってフェイスダウンで搭載する（図７のステップＳ１０４、図１０（Ａ）参照）。ＧａＮチップ１０の裏面２１がダイステージ５１の下面５２と面しており、ＧａＮチップ１０の表面２０と外部接続端子４５はダイステージ５１とは反対側を向いている。
次に、制御チップ４０を、ダイステージ５１の上面５３にダイボンディング材６６によってフェイスアップで搭載する（図７のステップＳ１０５、図１０（Ｂ）参照）。
次に、制御チップ４０の端子４１を、リード端子５５にボンディングワイヤ６８で接続する（図７のステップＳ１０６、図１０（Ｃ）参照）。なお、ＧａＮチップ１０はワイヤボンディングしない。
次に、封止金型（図示せず）の下型に耐圧性の保護シート９０をセットし、保護シート９０と共にモールド封止を施す（図７のステップＳ１０７、図１０（Ｄ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５や表面２０およびリード端子５５の下面５５ｓは、保護シート９０で覆われる。ＧａＮチップ１０、制御チップ４０、ダイステージ５１、ボンディングワイヤ６８およびリード端子５５を封止樹脂７０で封止する。保護シート９０としては、例えば、ＰＴＦＥが好適に使用される。保護シート９０は、ＧａＮチップ１０の表面２０や外部接続端子４５およびリード端子５５の下面５５ｓに封止樹脂７０が回り込むのを防止したり、ＧａＮチップ１０の表面２０や外部接続端子４５およびリード端子５５の下面５５ｓを保護するために使用される。
モールド封止完了後に、保護シート９０を剥がし、パッケージ底面にＧａＮチップ１０の表面２０を露出させる（図７のステップＳ１０８、図１１（Ａ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５やリード端子５５の下面５５ｓが露出する。このように保護シート９０を使用すれば、保護シート９０を設ける工程と、剥がす工程とを追加するだけで、容易にＧａＮチップ１０の外部接続端子４５の下面やリード端子５５の下面５５ｓを露出させることができる。リード端子５５の下面５５ｓは、ＧａＮチップ１０の外部接続端子４５の下面（外部接続副端子４２、４３および外部接続制御端子４４の下面４２ｓ、４３ｓ、４４ｓ）とほぼ同じ高さである（図１１（Ｂ）参照）。なお、本実施の形態では、リード端子５４を途中で曲げ加工する等のリード加工工程（図７のステップＳ１０９参照）は不要である。
以上のようにして、パッケージを完成して、半導体装置３を作成する（図７のステップＳ１１０参照）。
（第４の実施の形態）
次に、図１４、１５を参照して、第４の実施の形態の半導体装置４および半導体装置モジュール１０４について説明する。半導体装置４は、ＧａＮチップ１０と、制御チップ４０と、インターポーザ（薄型配線基板）９０と、封止樹脂７０とを備えている。ＧａＮチップ１０と制御チップ４０とが１パッケージ化されている。半導体装置モジュール１０４は、半導体装置４と、マザーボード８０とを備えている。インターポーザ９０は中継基板の一例である。マザーボード８０は配線基板の一例である。
ＧａＮチップ１０は、その表面２０に、外部接続端子４５を備えている。外部接続端子４５は、外部接続副端子４２、４３と外部接続制御端子４４とを有している。外部接続副端子４２はソース電極１２（図１、２、３参照）に接続されている。外部接続副端子４３はドレイン電極１３（図１、２、３参照）に接続されている。外部接続制御端子４４はゲート電極１４（図１、２、３参照）に接続されている。外部接続副端子４２、４３および外部接続制御端子４４は、例えば、半田バンプ２２、２３、２４（図２参照）、半田ボール３５、３６、３７（図３参照）によって好適に形成される。半田バンプ２２、２３、２４や半田ボール３５、３６、３７は、半田に代えてＣｕ／Ｎｉ等で形成してもよい。
インターポーザ９０では、樹脂基板９１の表面９５に半田ボール９３が格子状に配置されている。樹脂基板９１の裏面９４には端子９２や配線（図示せず）が配置されている。半田ボール９３と端子９２は、樹脂基板９１内に設けられたスルーホール（図示せず）や樹脂基板９１の裏面９４の配線（図示せず）や樹脂基板９１内に設けられた配線（多層基板の場合）（図示せず）によって接続されている。インターポーザ９０の中央部には開口９６が形成されている。半田ボール９３は、開口９６を除いた樹脂基板９１の４辺の表面９５に設けられている。
本実施の形態の半導体装置４は、ＢＧＡ（Ball Grid Array）型のパッケージとして構成されている。インターポーザ９０の中央部にＧａＮチップ１０と制御チップ４０とが配置されている。インターポーザ９０の中央部の開口９６内にＧａＮチップ１０が配置されている。ＧａＮチップ１０の表面２０が下向きに配置され、ＧａＮチップ１０は、フェイスダウン搭載されている。ＧａＮチップ１０の裏面２１と制御チップ４０の裏面４７が接着剤６４で接着されている。ＧａＮチップ１０の裏面２１に制御チップ４０がフェイスアップで搭載されている。制御チップ４０の表面４６の端子４１は、インターポーザ９０の裏面９４の端子９２にボンディングワイヤ６８で接続されている。ボンディングワイヤ６８には、例えば、金線が好適に用いられる。
ＧａＮチップ１０、制御チップ４０およびインターポーザ９０は封止樹脂７０で封止されている。ボンディングワイヤ６８も封止樹脂７０で封止されている。ＧａＮチップ１０の表面２０および外部接続端子４５ならびにインターポーザ９０の表面９５および半田ボール９３は、封止樹脂７０から露出している。ＧａＮチップ１０の外部接続端子４５およびインターポーザ９０の半田ボール９３は、ほぼ同じ高さである。
マザーボード８０は、基板８１とその上面８３上に形成された配線８２とを有している。インターポーザ９０の半田ボール９３は、配線８２に接続されている。制御チップ４０はインターポーザ９０を介してマザーボード８０に接続されて、マザーボード８０に実装されている。ＧａＮチップ１０の外部接続端子４５（外部接続副端子４２、４３および外部接続制御端子４４）は、配線８２に接続されている。ＧａＮチップ１０は外部接続端子４５を介して、マザーボード８０に直接接続されて、マザーボード８０に実装されている。
ゲート電極１４（図１、２、３参照）は、外部接続制御端子４４、マザーボード８０の配線８２ａ、半田ボール９３ａおよびボンディングワイヤ６８ａを介して、制御チップ４０のゲート接続用端子４１ａに接続されている。
本実施の形態では、ＧａＮチップ１０と、制御チップ４０とを上下に積層して１パッケージ化しているので、実装面積を小さくできる。
また、ＧａＮチップ１０と、制御チップ４０とを１パッケージ化しているので、組み立て工程が簡略化される。
ＧａＮチップ１０の外部接続端子４５およびインターポーザ９０の半田ボール９３は、ほぼ同じ高さであるので、半田ボール９３と、ＧａＮチップ１０の外部接続端子４５はマザーボード８０に共に接続される。
外部接続端子４５（外部接続副端子４２、４３および外部接続制御端子４４）が、封止樹脂７０の裏面７１から露出している。そして、ＧａＮチップ１０は外部接続端子４５を介して、マザーボード８０に直接接続されているので、大電流を流すことができる。また、放熱板を設けることなくＧａＮチップ１０の熱を、外部接続端子４５から直接マザーボード８０に効果的に放熱することができる。また、外部接続副端子４２、４３の数を多くして合計の面積、即ち放熱面積を大きくすることで、ＧａＮチップ１０の熱を、効果的に放熱することができる。その結果、本実施の形態の半導体装置４は、ＧａＮチップ１０等の高出力半導体素子に好適に適用される。また、外部接続端子４５のインダクタンスを十分に低くすることができるので、高速動作をさせることができる。従って、本実施の形態の半導体装置４は、ＧａＮチップ１０等の高周波半導体素子に好適に適用される。
特に、ソース電極１２（図１、２、３参照）に接続されている外部接続副端子４２およびドレイン電極１３（図１、２、３参照）に接続されている外部接続副端子４３がマザーボード８０に直接接続される。従って、ソース、ドレインの配線インダクタンスを大幅に軽減でき、余計なワイヤやリード、基板の配線を介さないので高速スイッチングが可能で且つ容易に大電流を流すことができる。
また、ゲート電極１４（図１、２、３参照）に接続されている外部接続制御端子４４も、マザーボード８０に直接接続される。そして、マザーボード８０の配線８２ａ、半田ボール９３ａおよびボンディングワイヤ６８ａ等を介して、制御チップ４０のゲート接続用端子４１ａに接続されている。このように、ＧａＮチップ１０のゲートとそれを制御する制御チップ４０とをマザーボード８０を介して接続できるのでシンプルな構造となっている。
次に、図１６および図１７、１８を参照して、第４の実施の形態の半導体装置４の製造方法の一例を説明する。
まず、パワーデバイスの一例としての、ＧａＮとヘテロ接合を形成するＡｌＧａＮ層を備え、ソース電極、ドレイン電極およびゲート電極を備えるＧａＮ系高周波高出力半導体素子をＧａＮウエハに複数形成する（図１６、ステップＳ４０１参照）。
次に、ソース電極、ドレイン電極およびゲート電極にそれぞれ接続される半田バンプ２２、２３、２４（図２参照）や半田ボール３５、３６、３７（図３参照）を形成して、表面実装用の外部接続端子を形成する（図１６、ステップＳ４０２参照）。なお、半田バンプや半田ボールの形成に代えて、ウェハレベルパッケージ（ＷＬＣＳＰ：Wafer Level Chip Size package）化してもよい。
次に、ダイシング処理をして、ＧａＮウエハを複数のＧａＮチップ１０（図２、３参照）に切断する（図１６、ステップＳ４０３参照）。
これらの工程は別に、制御（ロジック）用の半導体素子をシリコンウエハに複数形成する（図１６、ステップＳ５０１参照）。
次に、ダイシング処理をして、シリコンウエハを複数の制御チップ４０（図１（Ｂ）参照）に切断する（図１６、ステップＳ５０２参照）。
さらにこれらの工程とは別に、インターポーザ９０を製造する（図１６、ステップＳ６０１、図１７（Ａ）参照）。インターポーザ９０は、多数個取りのシート状である。シート状のインターポーザ９０には、複数の開口９６が設けられている（図１７（Ａ）参照）。次に、インターポーザ９０の表面９５に粘着フィルム９９を貼り付ける（（図１６、ステップＳ６０２、図１７（Ａ）参照）。粘着フィルム９９は、ＧａＮチップ１０の外部接続端子４５が埋め込まれる柔軟な接着層（図示せず）を備えている。なお、このとき、ＧａＮチップ１０の表面１０には、実装可能な半田バンプ２２、２３、２４（図２参照）や半田ボール３５、３６、３７（図３参照）が未だ形成されていなくてもよい。
次に、パワーデバイスの一例としてのＧａＮチップ１０を、インターポーザ９０の開口９６に挿入して、ＧａＮチップ１０を、インターポーザ９０にフェイスダウンで搭載する（図１６のステップＳ４０４、図１７（Ｂ）参照）。このとき、外部接続端子４５が設けられたＧａＮチップ１０の表面２０が下側となり、裏面２１が上側となる。ＧａＮチップ１０の外部接続端子４５が粘着フィルム９９の柔軟な接着層（図示せず）に埋め込まれる
次に、制御チップ４０の表面（回路面）４６を上側として、制御チップ４０の裏面４７を、ＧａＮチップ１０の裏面２１に設けられた接着剤６４を介して貼り合わせる（図１６のステップＳ４０５、図１７（Ｃ）参照）。制御チップ４０をＧａＮチップ１０上にフェイスアップで搭載する。なお、接着剤６４は、ペースト状の接着剤またはフィルム状の接着剤のいずれのものも使用することができる。
次に、制御チップ４０の端子４１を、インターポーザ９０の所定の端子９２にボンディングワイヤ６８で接続する（図１６のステップＳ４０６、図１７（Ｄ）参照）。なお、ＧａＮチップ１０はワイヤボンディングしない。
次に、封止樹脂７０を形成してモールド封止する（図１６のステップＳ４０７、図１８（Ａ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５や表面２０およびインターポーザ９０の表面９５は、粘着フィルム９９で覆われたままである。ＧａＮチップ１０、制御チップ４０、インターポーザ９０およびボンディングワイヤ６８を封止樹脂７０で封止する。粘着フィルム９９としては、例えば、ポリイミド系フィルムが好適に使用される。粘着フィルム９９は、モールド封止時の熱に耐えられるものを使用する。また、加熱することによって粘着力を弱くすることができるものを好適には使用する。粘着フィルム９９は、ＧａＮチップ１０の表面２０や外部接続端子４５およびインターポーザ９０の表面９５に封止樹脂７０が回り込むのを防止したり、ＧａＮチップ１０の表面２０や外部接続端子４５およびインターポーザ９０の表面９５を保護するためにも使用される。
モールド封止完了後に、粘着フィルム９９を剥がし、ＧａＮチップ１０の表面２０およびインターポーザ９０の表面９５を露出させる（図１６のステップＳ４０８、図１８（Ｂ）参照）。このとき、ＧａＮチップ１０の外部接続端子４５が露出する。
次に、インターポーザ９０の表面９５に半田ボール９３を形成する（図１６のステップＳ４０９、図１８（Ｃ）参照）。なお、ＧａＮチップ１０の表面１０に、外部接続端子４５としての、半田バンプ２２、２３、２４（図２参照）や半田ボール３５、３６、３７（図３参照）が形成されていない場合には、半田バンプ２２、２３、２４（図２参照）または半田ボール３５、３６、３７（図３参照）を形成する。半田バンプ２２、２３、２４、半田ボール９３、半田ボール３５、３６、３７は、半田メッキ、半田印刷法、ボール搭載法で形成する。
その後、ダイシングブレード２００等により個片化して（図１６のステップＳ４１０、図１８（Ｃ）参照）、パッケージを完成して、半導体装置４を作成する（図１６のステップＳ４１１、図１８（Ｄ）参照）。なお、個片化は、金型等を使用して打抜きで行ってもよい。
以上の各実施の形態では、ＧａＮチップ１０を高周波高出力半導体素子の一例として使用したが、ＧａＮ系だけでなく他の材料を使用した高周波高出力半導体素子も、ＧａＮチップ１０に代えて好適に使用することができる。また、電界効果トランジスタのみならず、バイポーラトランジスタもＧａＮチップ１０に代えて好適に使用することができる。また、高周波動作ではない高出力半導体素子、例えば、ＳｉＣ系高出力半導体素子もＧａＮチップ１０に代えて好適に使用することができる。また、高出力ではない、高周波半導体素子、ＧａＡｓ系高周波半導体素子もＧａＮチップ１０に代えて好適に使用することができる。
以上の第１〜第４の実施の形態を含む実施の形態に関し、さらに以下の付記を開示する。
（付記１）
前記第１の半導体素子は、高出力半導体素子または高周波半導体素子である請求項１〜７のいずれか一項に記載の半導体装置。
（付記２）
前記第１の半導体素子は、高周波高出力半導体素子である付記１記載の半導体装置。
（付記３）
前記第１の半導体素子は、窒化ガリウム系高周波高出力半導体素子である付記２記載の半導体装置。
（付記４）
前記第１の半導体素子は、ＡｌＧａＮとＧａＮとのヘテロ接合を備える窒化ガリウム系高周波高出力半導体素子である付記３記載の半導体装置。
（付記５）
前記第２の半導体素子は、前記第１の半導体素子の動作を制御する制御用半導体素子である請求項１〜７および付記１〜４のいずれかに記載の半導体装置。
（付記６）
前記第１の外部接続端子は、突起電極である請求項１〜７および付記１〜５のいずれかに記載の半導体装置。
（付記７）
前記突起電極は、バンプまたはボールである付記６記載の半導体装置。
（付記８）
前記第２の半導体素子と第２の外部接続端子はワイヤで接続されている請求項１〜７および付記１〜７のいずれかに記載の半導体装置。
（付記９）
前記半導体装置は、ＱＦＰ型である請求項１〜５のいずれかに記載の半導体装置。
（付記１０）
前記半導体装置は、ＤＩＰ型である請求項１〜５のいずれかに記載の半導体装置。
（付記１１）
前記半導体装置は、ＱＦＮ型である請求項１〜５のいずれかに記載の半導体装置。
（付記１２）
前記半導体装置は、ＢＧＡである請求項１〜３、６および７のいずれかに記載の半導体装置。
以上、本願の開示する技術の典型的な実施の形態を説明してきたが、本願の開示する技術はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
１、２、３、４ 半導体装置
１０ ＧａＮチップ
１１ ＧａＮ基板
１２ ソース電極
１３ ドレイン電極
１４ ゲート電極
１５ ＳｉＯ２膜
１６ 有機保護膜
１７、１８、１９ 貫通孔
２０ 表面
２１ 裏面
２２、２３、２４ 半田バンプ
２５、２６、２７ Ｃｕ電極
３１ 樹脂封止層
３２、３３、３４ Ｃｕポスト
３５、３６、３７ 半田ボール
４０ 制御チップ
４１ 端子
４２、４３ 外部接続副端子
４４ 外部接続制御端子
４２ｓ、４３ｓ、４４ｓ 下面
４５ 外部接続端子
４７ 裏面
５０ リードフレーム
５１ ダイステージ
５２ 下面
５３ 上面
５４、５５ リード端子
５５ｓ 下面
６４ 接着剤
６５、６６ ダイボンディング材
６５‘ 導電ペーストもしくは半田
６７、６９ 半田
６８ ボンディングワイヤ
７０ 封止樹脂
７１ 裏面
８０ マザーボード
８１ 基板
８２、８５ 配線
８３ 上面
９０ インターポーザ
９１ 樹脂基板
９３ 半田ボール
９２ 端子
９４ 裏面
９５ 表面
９６ 開口
１０１、１０２、１０３、１０４ 半導体装置モジュール

Claims (5)

  1. 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間を流れる電流を制御する制御電極と、を第１の面に有する第１の半導体素子と、
    前記第１の電極、前記第２の電極および前記制御電極の各々の直下に設けられ且つ前記第１の電極、前記第２の電極および前記制御電極の各々に接続された突起電極と、
    前記第１の半導体素子の前記第１の面とは反対側の第２の面の全体が接合されたダイステージと、前記突起電極が延在する面内に接続部を有する複数のリードを含み、前記複数のリードのうちの少なくとも１つが前記ダイステージに直結されたリードフレームと、
    前記ダイステージの前記第１の半導体素子が接合された面とは反対側の面に接合され、前記複数のリードのいずれかに接続された第２の半導体素子と、
    前記突起電極および前記複数のリードの前記接続部を露出させるように前記第１の半導体素子および前記第２の半導体素子を封止する封止部材と、
    を備える半導体装置。
  2. 前記第１の電極および前記第２の電極は、前記制御電極よりも大きい
    請求項１記載の半導体装置。
  3. 請求項１または請求項２に記載の半導体装置と、前記突起電極および前記複数のリードの各々に接続された配線基板と、を備える半導体装置モジュール。
  4. 前記第２の半導体素子は、前記第１の半導体素子の動作を制御する制御用半導体素子であり、前記制御電極は、前記リードフレームの前記リードおよび前記配線基板の配線を介して前記第２の半導体素子に接続されている
    請求項３記載の半導体装置モジュール。
  5. 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間を流れる電流を制御する制御電極と、を第１の面に有する第１の半導体素子と、前記第１の電極、前記第２の電極および前記制御電極の各々の直下に設けられ且つ前記第１の電極、前記第２の電極および前記制御電極の各々に接続された突起電極と、前記第１の半導体素子の前記第１の面とは反対側の第２の面の全体が接合されたダイステージと、前記突起電極が延在する面内に接続部を有する複数のリードを含み、前記複数のリードのうちの少なくとも１つが前記ダイステージに直結されたリードフレームと、前記ダイステージの前記第１の半導体素子が接合された面とは反対側の面に接合され、前記複数のリードのいずれかに接続された第２の半導体素子と、を備える組立体を準備する工程と、
    前記突起電極を保護シートで覆った状態で、少なくとも前記第１の半導体素子および前記第２の半導体素子を封止部材で封止する工程と、
    前記保護シートを剥がして、前記突起電極を露出させる工程と、
    を備える半導体装置の製造方法。
JP2012110099A 2012-05-11 2012-05-11 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 Expired - Fee Related JP5924110B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012110099A JP5924110B2 (ja) 2012-05-11 2012-05-11 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US13/849,248 US9041186B2 (en) 2012-05-11 2013-03-22 Encapsulated semiconductor chips with wiring including controlling chip and method of making the same
CN201310150913.7A CN103390612B (zh) 2012-05-11 2013-04-26 半导体器件、半导体器件模块以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110099A JP5924110B2 (ja) 2012-05-11 2012-05-11 半導体装置、半導体装置モジュールおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013239500A JP2013239500A (ja) 2013-11-28
JP5924110B2 true JP5924110B2 (ja) 2016-05-25

Family

ID=49534836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110099A Expired - Fee Related JP5924110B2 (ja) 2012-05-11 2012-05-11 半導体装置、半導体装置モジュールおよび半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9041186B2 (ja)
JP (1) JP5924110B2 (ja)
CN (1) CN103390612B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
WO2015042181A2 (en) * 2013-09-18 2015-03-26 Suprasensor Technologies, Llc Molecular receptor-based chemical field-effect transistor (chemfet) devices, systems, and methods for in-situ nitrate monitoring in field soils
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
JP2015173225A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置およびその製造方法
IT201700088362A1 (it) * 2017-08-01 2019-02-01 Hike S R L Componente elettronico integrato.
FR3083920A1 (fr) * 2018-07-13 2020-01-17 Linxens Holding Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
US11490517B2 (en) * 2019-07-31 2022-11-01 ABB Power Electronics, Inc. Interposer printed circuit boards for power modules
US11495511B2 (en) * 2020-08-28 2022-11-08 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP7379301B2 (ja) * 2020-09-09 2023-11-14 株式会社東芝 半導体装置
US20220115304A1 (en) * 2020-10-13 2022-04-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216940A (ja) * 2005-01-07 2006-08-17 Toshiba Corp 半導体装置
WO2006100768A1 (ja) * 2005-03-23 2006-09-28 Fujitsu Limited 半導体装置及びその製造方法
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7443014B2 (en) * 2005-10-25 2008-10-28 Infineon Technologies Ag Electronic module and method of assembling the same
JP2007234683A (ja) 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
KR100833183B1 (ko) * 2006-09-21 2008-05-28 삼성전자주식회사 적층형 반도체 패키지
JP5378643B2 (ja) 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP4332567B2 (ja) * 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
JP2009176839A (ja) 2008-01-22 2009-08-06 Mitsubishi Electric Corp 半導体素子の放熱構造
JP5115241B2 (ja) 2008-03-03 2013-01-09 日本電気株式会社 電子部品の実装方法
JP5207896B2 (ja) * 2008-09-18 2013-06-12 新光電気工業株式会社 半導体装置及びその製造方法
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8399912B2 (en) * 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
CN102176418B (zh) * 2011-03-22 2013-02-20 南通富士通微电子股份有限公司 扇出系统级封装方法
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing

Also Published As

Publication number Publication date
CN103390612B (zh) 2017-03-22
CN103390612A (zh) 2013-11-13
US20130299845A1 (en) 2013-11-14
JP2013239500A (ja) 2013-11-28
US9041186B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
JP5924110B2 (ja) 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
US8389336B2 (en) Semiconductor device package and method of assembly thereof
KR101037246B1 (ko) 멀티 칩 리드 프레임 패키지
US6917097B2 (en) Dual gauge leadframe
TWI495055B (zh) 半導體晶片封裝體及其製造方法
US7482679B2 (en) Leadframe for a semiconductor device
US8994161B2 (en) Semiconductor device package and methods for producing same
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN213601865U (zh) 半导体封装件
US10658277B2 (en) Semiconductor package with a heat spreader and method of manufacturing thereof
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JP6245485B2 (ja) スタックダイパッケージを製造する方法
JP6747304B2 (ja) 電力用半導体装置
JP2004207764A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR101120718B1 (ko) 듀얼 게이지 리드프레임
JP2005175512A (ja) 半導体装置
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム
JP2005229010A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5924110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees