JP6747304B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6747304B2
JP6747304B2 JP2017005136A JP2017005136A JP6747304B2 JP 6747304 B2 JP6747304 B2 JP 6747304B2 JP 2017005136 A JP2017005136 A JP 2017005136A JP 2017005136 A JP2017005136 A JP 2017005136A JP 6747304 B2 JP6747304 B2 JP 6747304B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
power semiconductor
surface electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017005136A
Other languages
English (en)
Other versions
JP2018116960A (ja
Inventor
祥久 内田
祥久 内田
山口　義弘
義弘 山口
藤野　純司
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017005136A priority Critical patent/JP6747304B2/ja
Priority to CN201820126994.5U priority patent/CN208593200U/zh
Publication of JP2018116960A publication Critical patent/JP2018116960A/ja
Application granted granted Critical
Publication of JP6747304B2 publication Critical patent/JP6747304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、板状の電極端子を用いた電力用半導体装置に関する。
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの電力用半導体チップを用いた電力用半導体装置では大電流化が進んでいる。このため、半導体チップと回路基板及び外部電極との接続にＡｌワイヤを用いる従来の方法に代わって、板状の電極端子を電力用半導体チップの表面電極にはんだ付けする方法が用いられている（例えば、特許文献１参照）。
特開２００５−２３６１０８号公報
ＩＧＢＴの場合、エミッタ電極は電極端子とはんだ付けされるが、ゲート配線とセンス用配線は基板上の信号配線用パターンにワイヤ接続する。このため、基板上に信号配線用パターンのスペースが必要となり小型化に限界があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は小型化を実現することができる電力用半導体装置を得るものである。
本発明に係る電力用半導体装置は、基板と、前記基板に実装され、メイン電極及び信号パッドを有する半導体チップと、板状の電極端子と、前記半導体チップ及び前記電極端子を封止する封止材とを備え、前記電極端子は、前記メイン電極と接合材により接合された下面電極と、前記下面電極の上に形成された絶縁層と、前記絶縁層の上に形成され、前記信号パッドと金属ワイヤにより接続された上面電極とを有し、前記電極端子は、前記下面電極と前記メイン電極とが接合される領域において下側に凸状の変形部を有することを特徴とする。
本発明では、下面電極、絶縁層及び上面電極を順に積層した電極端子を用い、その電極端子の下面電極を半導体チップのメイン電極に接合し、上面電極と信号パッドとをワイヤ接続する。これにより、基板上に信号配線用のパターンを形成する必要が無いため、小型化を実現することができる。
本発明の実施の形態１に係る電力用半導体装置を示す断面図である。 比較例に係る電力用半導体装置を示す断面図である。 本発明の実施の形態２に係る電力用半導体装置を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置を示す平面図である。 本発明の実施の形態３に係る電力用半導体装置の変形例を示す平面図である。
本発明の実施の形態に係る電力用半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る電力用半導体装置を示す断面図である。セラミックからなる絶縁基板１の上面に上面パターン２が形成され、下面に下面パターン３が形成されている。なお、これに限らず、パターニングされたリードフレーム、又は樹脂により絶縁された基板を用いてもよい。
上面パターン２に半導体チップ４，５の下面電極がそれぞれダイボンド材６，７により接合されている。半導体チップ４はＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、半導体チップ５はＦＷＤｉ（Free Wheel Diode）である。半導体チップ４は、互いに分離して上面に形成されたエミッタ電極８及び信号パッド９を有する。半導体チップ５は上面にアノード電極１０を有する。なお、半導体チップ４はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でもよく、その場合にはエミッタ電極８の代わりにソース電極となる。
板状の電極端子１１は、下から順に積層された下面電極１２、絶縁層１３及び上面電極１４を有する。下面電極１２はＣｕを主材料とし、厚さは１ｍｍである。絶縁層１３はポリイミドフィルムからなる。上面電極１４はＣｕを主材料とし、厚さは０．５ｍｍである。なお、下面電極１２及び上面電極１４の厚さは、これに限らず、電極に流れる電流によって電極が過度に発熱しない電流密度となるように設定すればよい。
下面電極１２はエミッタ電極８及びアノード電極１０とそれぞれ接合材１５，１６により接合されている。接合材１５，１６ははんだである。エミッタ電極８及びアノード電極１０の表面はＮｉ／Ａｕめっき処理されている。これにより、接合材１５，１６との接合性が向上する。これに限らず、エミッタ電極８及びアノード電極１０の表面にＣｕ、Ａｇ、Ｐｄなどの膜を形成してもよい。形成方法は限定されず、例えばスパッタ法、蒸着法、ＣＶＤ法、電気めっき法、無電解めっき法などである。
上面電極１４は、信号パッド９と金属ワイヤ１７により接続されている。具体的には、直径２００μｍのＡｌを主材料とする金属ワイヤ１７の両端がそれぞれ信号パッド９と上面電極１４にウェッジボンドされている。これに限らず、例えば、Ａｕを主材料とする金属ワイヤを信号パッド９にボールボンドし、上面電極１４にステッチボンドしてもよい。ウェッジボンドの場合は直径が５０〜５００μｍのＡｌ、Ｃｕ、Ａｇの何れかを主材料とする金属ワイヤ、ボールボンドの場合は直径が２０〜５０μｍのＡｕ、Ｃｕ、Ａｇの何れかを主材料とする金属ワイヤを用いればよい。より細い金属ワイヤ１７を信号パッド９に接続する方が小型化の効果が得られやすくなる。
電極端子１１は図示しない外部電極と接続されている。また、絶縁基板１、半導体チップ４，５、電極端子１１は図示しないケースに収納され、保護のために封止材１８により封入されている。
続いて、本実施の形態の効果を比較例と比較して説明する。図２は、比較例に係る電力用半導体装置を示す断面図である。絶縁基板１上に信号配線用パターン１９が形成されている。電極端子２０が信号配線用パターン１９に接続されている。半導体チップ４の信号パッド９は信号配線用パターン１９にワイヤ接続されている。このように比較例では絶縁基板１上に信号配線用パターン１９のスペースが必要となり小型化に限界がある。
これに対して、本実施の形態では、下面電極１２、絶縁層１３及び上面電極１４を順に積層した電極端子１１を用い、その電極端子１１の下面電極１２を半導体チップ４のエミッタ電極８に接合し、上面電極１４に信号パッド９をワイヤ接続する。これにより、絶縁基板１上に信号配線用パターンを形成する必要が無いため、小型化を実現することができる。さらに、予め下面電極１２、絶縁層１３及び上面電極１４を積層した電極端子１１を形成しておくことで、組立工程の工数を削減することができる。
また、エミッタ電極８に接続された下面電極１２は、大電流が流れるため、厚みを厚くする必要がある。一方、信号パッド９に接続された上面電極１４には小電流の信号が流れるだけである。このため、上面電極１４の厚みは下面電極１２の厚みより薄くてもよい。これにより、電極端子１１の材料コストを低減することができる。
また、下面電極１２及び上面電極１４はＣｕを主材料とし、絶縁層１３はポリイミドフィルムからなる。これにより、両面にパターンを形成したガラスエポキシ基板を用いた場合よりも電力用半導体装置の動作時に生じる温度サイクルに対して実装時の過熱による熱膨張を低減でき、ガラスエポキシ基板を用いた場合に生じるパターン剥離の問題を回避できる。また、上面電極１４は信号用の小電流が流れるだけであるため、ポリイミドフィルムでの絶縁で十分であり、電極端子１１の形成が容易である。
実施の形態２．
図３は、本発明の実施の形態２に係る電力用半導体装置を示す断面図である。電極端子１１は、下面電極１２とエミッタ電極８及びアノード電極１０とが接合される領域のみにおいて下側に凸状の変形部２１を有する。変形部２１の高さは０．３ｍｍである。ポリイミドフィルムからなる絶縁層１３は変形部２１の段差に追従して破断していない。その他の構成は実施の形態１と同様である。
絶縁層１３がポリイミドフィルムであるため、下面電極１２、絶縁層１３、上面電極１４を積層させて予め一体化した電極端子１１の一部を半抜き加工（エンボス加工）することで、下面電極１２と上面電極１４との絶縁を維持したまま、凸状の変形部２１を容易に形成することができる。変形部２１を設けることで半導体チップ４と電極端子１１との間に封止材１８が浸入しやすくなり、絶縁性能を確保することができる。封止材１８にエポキシ樹脂を用いた場合には、電力用半導体装置の動作時に生じる熱によるひずみを低減でき、ダイボンド材６，７及び接合材１５，１６の劣化を抑制することができる。
さらに、変形部２１を設けることで、半導体チップ４，５の端部と電極端子１１との距離を拡大させることができるため、絶縁性能が向上する。また、接合材１５，１６としてはんだを用いた場合にはフィレット形状が安定し、接合部寿命の向上が期待できる。
なお、変形部２１の高さは０．３ｍｍに限定されるものではなく、変形部２１の高さを大きくするほど上記効果は大きくなるが、絶縁層１３が破断しやすくなる。このトレードオフを考慮して変形部２１の高さを決定すればよい。
実施の形態３．
図４は、本発明の実施の形態３に係る電力用半導体装置を示す平面図である。信号パッド９は、ゲートパッド９ａとエミッタセンスパッド９ｂを有する。上面電極１４は、互いに平行に配置されたゲート配線用パターン１４ａとエミッタセンス用パターン１４ｂを有する。金属ワイヤ１７は、ゲートパッド９ａとゲート配線用パターン１４ａに接続される金属ワイヤ１７ａと、エミッタセンスパッド９ｂとエミッタセンス用パターン１４ｂに接続される金属ワイヤ１７ｂとを有する。下面電極１２は、金属ワイヤ１７ａが接合されるゲートパッド９ａの接合部とゲート配線用パターン１４ａの接合部との間に切り欠き２２ａを有し、金属ワイヤ１７ｂが接合されるエミッタセンスパッド９ｂの接合部とエミッタセンス用パターン１４ｂの接合部との間に切り欠き２２ｂを有する。その他の構成は実施の形態１と同様である。
切り欠き２２ａ，２２ｂを設けることで、金属ワイヤ１７ａ，１７ｂをワイヤボンドする際にワイヤボンド装置のツールが下面電極１２と干渉するのを防ぐことができる。このため、電極端子１１をゲートパッド９ａ及びエミッタセンスパッド９ｂに近づけることができる。この結果、エミッタ電極８と下面電極１２の接合面積を拡大することができる。
また、上面電極１４として複数のパターンを平行に配置することでインダクタンスを低減することができる。特に、上面電極１４としてゲート配線用パターン１４ａ及びエミッタセンス用パターン１４ｂを平行に配置すると効果的である。
また、ゲート配線用パターン１４ａ及びエミッタセンス用パターン１４ｂは信号用の電流が流れるだけであるため、細いパターンで十分である。そこで、ゲート配線用パターン１４ａ及びエミッタセンス用パターン１４ｂの合計の面積が下面電極１２の面積より小さくなるようにゲート配線用パターン１４ａ及びエミッタセンス用パターン１４ｂの幅を狭めている。温度センス、電流センス等の信号パッドが追加され、上面電極の本数が増えた場合でも同様にパターン幅を調整する。これにより、電極端子１１の幅を半導体チップ４，５よりも大きくする必要が無くなる。
図５は、本発明の実施の形態３に係る電力用半導体装置の変形例を示す平面図である。このように切り欠き２２ａ，２２ｂの代わりに、金属ワイヤ１７ａ，１７ｂが接合されるゲートパッド９ａ及びエミッタセンスパッド９ｂの接合部の上に貫通穴２３を設け、貫通穴２３にワイヤボンドツールを挿入しワイヤ接合してもよい。
なお、ダイボンド材６，７及び接合材１５，１６ははんだに限らず、焼結性のＡｇ又はＣｕ粒子を含む接合材でもよい。焼結性の接合材を用いることで、はんだ接合の場合より接合部寿命を向上させることができる。特に、高温での動作が可能となるＳｉＣ基材を用いた半導体チップ４，５を用いる場合、焼結材を用いた接合部寿命の向上が有効である。
また、半導体チップ４，５の基材は、Ｓｉによって形成されたものに限らず、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＩｎＧａＡｓなどであっても同様の効果が得られる。特に、Ｓｉに比べてバンドギャップが大きい２ｅＶ以上のワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、ＳｉＣ、ＧａＮ系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップ４，５は、耐電圧性と許容電流密度が高いため、小型化できる。この小型化された半導体チップ４，５を用いることで、この半導体チップ４，５を組み込んだ電力用半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、電力用半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、電力用半導体装置を高効率化できる。なお、半導体チップ４，５の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、何れか一方の素子がワイドバンドギャップ半導体によって形成されていてもよく、この実施の形態に記載の効果を得ることができる。
１ 絶縁基板、４ 半導体チップ、８ エミッタ電極（メイン電極）、９ 信号パッド、９ａ ゲートパッド、９ｂ エミッタセンスパッド、１１ 電極端子、１２ 下面電極、１３ 絶縁層、１４ 上面電極、１４ａ ゲート配線用パターン、１４ｂ エミッタセンス用パターン、１５ 接合材、１７，１７ａ，１７ｂ 金属ワイヤ、１８ 封止材、２１ 変形部、２２ａ，２２ｂ 切り欠き、２３ 貫通穴

Claims (8)

  1. 基板と、
    前記基板に実装され、メイン電極及び信号パッドを有する半導体チップと、
    板状の電極端子と、
    前記半導体チップ及び前記電極端子を封止する封止材とを備え、
    前記電極端子は、
    前記メイン電極と接合材により接合された下面電極と、
    前記下面電極の上に形成された絶縁層と、
    前記絶縁層の上に形成され、前記信号パッドと金属ワイヤにより接続された上面電極とを有し、
    前記電極端子は、前記下面電極と前記メイン電極とが接合される領域において下側に凸状の変形部を有することを特徴とする電力用半導体装置。
  2. 前記上面電極の厚みは前記下面電極の厚みより薄いことを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記上面電極の面積は前記下面電極の面積より小さいことを特徴とする請求項１又は２に記載の電力用半導体装置。
  4. 前記下面電極は、前記金属ワイヤがそれぞれ接合される前記信号パッドの接合部と前記上面電極の接合部との間に切り欠きを有することを特徴とする請求項１〜３の何れか１項に記載の電力用半導体装置。
  5. 前記下面電極は、前記金属ワイヤが接合される前記信号パッドの接合部の上に貫通孔を有することを特徴とする請求項１〜３の何れか１項に記載の電力用半導体装置。
  6. 前記上面電極は、互いに平行に配置された複数のパターンを有することを特徴とする請求項１〜５の何れか１項に記載の電力用半導体装置。
  7. 前記下面電極及び前記上面電極はＣｕを主材料とし、前記絶縁層はポリイミドフィルムからなることを特徴とする請求項１〜６の何れか１項に記載の電力用半導体装置。
  8. 前記半導体チップの基材はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜７の何れか１項に記載の電力用半導体装置。
JP2017005136A 2017-01-16 2017-01-16 電力用半導体装置 Active JP6747304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017005136A JP6747304B2 (ja) 2017-01-16 2017-01-16 電力用半導体装置
CN201820126994.5U CN208593200U (zh) 2017-01-16 2018-01-25 白板组装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005136A JP6747304B2 (ja) 2017-01-16 2017-01-16 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2018116960A JP2018116960A (ja) 2018-07-26
JP6747304B2 true JP6747304B2 (ja) 2020-08-26

Family

ID=62985343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005136A Active JP6747304B2 (ja) 2017-01-16 2017-01-16 電力用半導体装置

Country Status (2)

Country Link
JP (1) JP6747304B2 (ja)
CN (1) CN208593200U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749633B2 (en) 2019-04-18 2023-09-05 Hitachi Energy Switzerland Ag Power semiconductor module with laser-welded leadframe
CN112724731B (zh) * 2020-12-29 2022-04-19 苏州德达材料科技有限公司 一种磁吸书写墙及其制备工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062191B2 (ja) * 2003-07-03 2008-03-19 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
JP2013105789A (ja) * 2011-11-10 2013-05-30 Sumitomo Electric Ind Ltd 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
DE112015000513T5 (de) * 2014-01-27 2016-11-10 Mitsubishi Electric Corporation Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie

Also Published As

Publication number Publication date
JP2018116960A (ja) 2018-07-26
CN208593200U (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US6621152B2 (en) Thin, small-sized power semiconductor package
US8466548B2 (en) Semiconductor device including excess solder
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2013069782A (ja) 半導体装置
JPH04293259A (ja) 半導体装置およびその製造方法
JP2017107937A (ja) 電力用半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
KR102199360B1 (ko) 반도체 패키지
US20100123243A1 (en) Flip-chip chip-scale package structure
JP6747304B2 (ja) 電力用半導体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
WO2013172139A1 (ja) 半導体デバイス
JP2016086003A (ja) パワー半導体装置の製造方法
JP5083294B2 (ja) 電力用半導体装置
KR200483254Y1 (ko) 반도체 패키지
JP2015037151A (ja) 半導体装置
CN109564918B (zh) 半导体装置
JP4207791B2 (ja) 半導体装置
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
JP2013239659A (ja) 半導体デバイス
WO2021220357A1 (ja) 半導体装置
US20230028808A1 (en) Semiconductor device
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250