JP2013239659A - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP2013239659A
JP2013239659A JP2012112989A JP2012112989A JP2013239659A JP 2013239659 A JP2013239659 A JP 2013239659A JP 2012112989 A JP2012112989 A JP 2012112989A JP 2012112989 A JP2012112989 A JP 2012112989A JP 2013239659 A JP2013239659 A JP 2013239659A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012112989A
Other languages
English (en)
Inventor
Mitsuaki Uchida
光亮 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012112989A priority Critical patent/JP2013239659A/ja
Priority to US13/865,721 priority patent/US9123710B2/en
Publication of JP2013239659A publication Critical patent/JP2013239659A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップをリードに接続する配線同士が接触し難い半導体デバイスを提供する。
【解決手段】半導体デバイス１０は、少なくとも１つの半導体チップ１４と、第１のリード１８と、第２のリード２０とを備える。第１のリードは、半導体チップに第１の配線２２ａを介して接続される第１の部分１８ａを有する。第２のリードは、半導体チップに第２の配線２２ｂを介して接続される第１の部分２０ａを有する。第１のリードの第１の部分及び第２のリードの第１の部分は、第１の方向に沿って延びている。第１のリードの第１の部分は、第２のリードの第１の部分に対向配置される。半導体チップは、第１のリードの第１の部分と第２のリードの第１の部分との間に配置される。
【選択図】図１

Description

本発明は、半導体デバイスに関する。
半導体デバイスの例として、ケース型の半導体デバイス及び樹脂封止型の半導体デバイスが知られている（非特許文献１参照）。樹脂封止型の半導体デバイスでは、ダイパッドに搭載された半導体チップが、それぞれワイヤを介して複数のリードに接続される。
「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」株式会社技術情報協会出版、２０１１年７月２９日、ｐ．１６３、ｐ．２６３
しかし、上記半導体デバイスでは、ワイヤ同士が比較的近接している。そのため、ワイヤ同士が接触する可能性は未だ十分に低減されていない。
本発明は、半導体チップをリードに接続する配線同士が接触し難い半導体デバイスを提供することを目的とする。
本発明の一側面に係る半導体デバイスは、少なくとも１つの半導体チップと、前記少なくとも１つの半導体チップに第１の配線を介して接続される第１の部分を有する第１のリードと、前記少なくとも１つの半導体チップに第２の配線を介して接続される第１の部分を有する第２のリードと、を備え、前記第１のリードの前記第１の部分及び前記第２のリードの前記第１の部分は、第１の方向に沿って延びており、前記第１のリードの前記第１の部分は、前記第２のリードの前記第１の部分に対向配置され、前記少なくとも１つの半導体チップは、前記第１のリードの前記第１の部分と前記第２のリードの前記第１の部分との間に配置される。
この半導体デバイスでは、第１の配線と第２の配線とが互いに離間し得るので、第１の配線と第２の配線とが接触し難い。
上記半導体デバイスは、前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するダイパッドと、前記ダイパッドと前記第１のリードとの間に配置された絶縁部材と、を更に備えてもよい。この場合、第１のリードが絶縁部材によってダイパッドから絶縁される。
前記少なくとも１つの半導体チップが複数の半導体チップであり、前記複数の半導体チップが、前記第１の方向に沿って配列されてもよい。この場合、半導体チップの個数が増えても、半導体チップとリードとの間の配線同士が交差しない。
前記第１の配線及び前記第２の配線が、前記第１の方向と交差する第２の方向に沿って延びてもよい。この場合、第１の配線と第２の配線とが互いに最も離間する。
前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含んでもよい。この場合、シリコンからなる半導体チップに比べて大きな電流を第１の配線及び第２の配線に流すことが可能になる。
前記第１のリードがＬ字型であってもよい。この場合、第１のリードの向きが調整され得る。
本発明によれば、半導体チップをリードに接続する配線同士が接触し難い半導体デバイスが提供され得る。
第１実施形態に係る半導体デバイスを模式的に示す平面図である。 第２実施形態に係る半導体デバイスを模式的に示す平面図である。 第３実施形態に係る半導体デバイスを模式的に示す平面図である。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体デバイスを模式的に示す平面図である。図１にはＸＹＺ直交座標系が示されている。図１に示される半導体デバイス１０は、樹脂封止型の半導体デバイスである。半導体デバイス１０は、複数の半導体チップ１４と、第１のリード１８と、第２のリード２０とを備える。
半導体デバイス１０は、半導体チップ１４が搭載されるチップ搭載面１２ａを有するダイパッド１２を備え得る。ダイパッド１２は、半導体チップ１４と電気的に接続され得る。ダイパッド１２は例えば板状を呈している。チップ搭載面１２ａは、例えば長方形である。ダイパッド１２の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成され得る。貫通孔２６は、例えば螺子によって半導体デバイス１０を他の部材（例えばヒートシンク等）に固定する際に、螺子を通すための孔である。
半導体デバイス１０は、第３のリード１６を備えてもよい。リード１６，１８，２０は、Ｙ方向に沿って延びており、Ｘ方向に沿って配列される。リード１６は、リード１８，２０の間に位置する。リード１６，１８、２０及びダイパッド１２は、リードフレームを構成し得る。半導体デバイス１０は、例えば電源等に使用されるパワー半導体デバイスである。半導体デバイス１０のパッケージ形態の例は一般的なＴＯシリーズである。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
リード１８は、半導体チップ１４に配線２２ａ（第１の配線）を介して接続される第１の部分１８ａを有する。リード１８は、第１の部分１８ａに接続される第２の部分１８ｂを有してもよい。第１の部分１８ａはＸ方向（第１の方向）に沿って延びている。第２の部分１８ｂはＹ方向（第１の方向と交差する第２の方向）に沿って延びている。リード１８は例えばＬ字型である。
リード２０は、半導体チップ１４に複数の配線２２ｂ（第２の配線）を介して接続される第１の部分２０ａを有する。半導体チップ１４は、単一の配線２２ｂを介して第１の部分２０ａに接続されてもよい。リード２０は、第１の部分２０ａに接続される第２の部分２０ｂを有してもよい。第１の部分２０ａはＸ方向に沿って延びている。第２の部分２０ｂはＹ方向に沿って延びている。リード２０は例えばＬ字型である。
リード１８の第１の部分１８ａは、リード２０の第１の部分２０ａに対向配置される。半導体チップ１４は、リード１８の第１の部分１８ａとリード２０の第１の部分２０ａとの間に配置される。半導体チップ１４は、Ｘ方向に沿って配列され得る。リード１８の第２の部分１８ｂは、リード２０の第２の部分２０ｂに対向配置され得る。配線２２ａ及び２２ｂはＹ方向に沿って延びてもよい。
半導体チップ１４は、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４の例は、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。半導体チップ１４は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料から構成される接着層を介してチップ搭載面１２ａに実装され得る。半導体チップ１４の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。
半導体チップ１４は、電極パッドＧＰ及びＳＰを有し得る。電極パッドＧＰは、配線２２ａを介してリード１８に接続される。電極パッドＳＰは、配線２２ｂを介してリード２０に接続される。半導体チップ１４がＭＯＳ−ＦＥＴを含む場合、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはソース電極パッドに対応する。半導体チップ１４がＩＧＢＴを含む場合、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはエミッタ電極パッドに対応する。半導体チップ１４の裏面全体には、例えばドレイン電極パッド又はコレクタ電極パッド等の更なる電極パッドが形成され得る。
半導体デバイス１０は、ダイパッド１２とリード１８及び２０との間に配置された絶縁部材３８を備え得る。絶縁部材３８は、Ｚ方向（第１の方向及び第２の方向と交差する第２の方向）においてダイパッド１２とリード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａとの間に介在する。絶縁部材３８は、例えば絶縁基板又は絶縁層である。絶縁部材３８の材料の例は、エポキシ樹脂等の樹脂又はセラミックスを含む。ダイパッド１２と絶縁部材３８とリード１８及び２０とは互いに接着剤により接続され得る。絶縁部材３８には開口３８ａが形成されている。開口３８ａ内には、半導体チップ１４が配置される。
リード１６の内側端部は、ダイパッド１２に機械的に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されている。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。
半導体チップ１４がＭＯＳ−ＦＥＴを含む場合、リード１６はドレイン電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はソース電極端子に対応する。半導体チップ１４がＩＧＢＴを含む場合、リード１６はコレクタ電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はエミッタ電極端子に対応する。リード１８，２０の材料の例は、銅及び銅合金等の金属を含む。配線２２ａ及び２２ｂは、ワイヤ又はリボンであってもよい。配線２２ａ及び２２ｂの材料の例は、アルミニウム、金、銅等の金属を含む。配線２２ａ及び２２ｂは、例えば超音波や加圧等を用いたワイヤボンディングによりリード１８，２０及び半導体チップ１４に接続される。
ダイパッド１２、半導体チップ１４、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａは、樹脂部２４によって覆われ得る。リード１６，１８，２０の内側端部は、樹脂部２４に挿入される。リード１６，１８，２０のうち樹脂部２４の内側の部分は、いわゆるインナーリード部である。リード１６，１８，２０のうち樹脂部２４の外側の部分は、アウターリード部である。樹脂部２４の外形形状の一例は、略直方体である。樹脂部２４の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部２４は、ダイパッド１２及び半導体チップ１４を熱可塑性樹脂でモールドすることによって形成され得る。樹脂部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔２８が形成されている。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
半導体デバイス１０では、配線２２ａと配線２２ｂとが互いに離間し得るので、配線２２ａと配線２２ｂとが接触し難い。リード１８の第１の部分１８ａと半導体チップ１４との間の距離が小さくなり得るので、配線２２ａの長さが短くなる。リード２０の第１の部分２０ａと半導体チップ１４との間の距離が小さくなり得るので、配線２２ｂの長さが短くなる。配線２２ａ及び２２ｂの長さが短くなると、大きな電流が流れても配線２２ａ及び２２ｂが切れ難くなる。そのため、配線２２ａ及び２２ｂの本数が少なくても大きな電流を流すことが可能になるので、製造コストが低減される。さらに、リード１８の第１の部分１８ａの長さを長くすると、配線２２ａの本数が多くなっても、リード１８の第１の部分１８ａにおいて配線２２ａが密集し難い。リード２０の第１の部分２０ａの長さを長くすると、配線２２ｂの本数が多くなっても、リード２０の第１の部分２０ａにおいて配線２２ｂが密集し難い。このため、配線２２ａ及び２２ｂ同士が接触する可能性が低減される。配線２２ａ及び２２ｂの本数を増やすことによって、より大きな電流を流すことが可能になる。さらに、ボンディング時のミス及び接着不良に起因する半導体デバイス１０の製造歩留まりの低下が抑制され得る。
半導体チップ１４の材料がワイドバンドギャップ半導体を含む場合、シリコンからなる半導体チップ１４に比べて大きな電流を配線２２ａ及び２２ｂに流すことが可能になる。そのため、配線同士の接触の回避、配線を短くすること等の効果が顕著になる。
半導体デバイス１０が絶縁部材３８を備える場合、リード１８，２０が絶縁部材３８によってダイパッド１２から絶縁される。リード１８，２０は、絶縁部材３８を介してダイパッド１２により支持され得る。その結果、半導体デバイス１０の構造が安定化される。
通常、複数の半導体チップは、ゲート用のリードとソース用のリードにワイヤを介して接続される。この場合、１つの半導体チップとソース用のリードとの間の配線が、もう１つの半導体チップとゲート用のリードとの間の配線と交差するおそれがある。一方、半導体デバイス１０では、複数の半導体チップ１４がＸ方向に沿って配列される場合、半導体チップ１４の個数が増えても、半導体チップ１４とリード１８及び２０との間の配線２２ａ及び２２ｂ同士が交差しない。
配線２２ａ及び２２ｂがＹ方向に沿って延びると、配線２２ａと配線２２ｂとが互いに最も離間する。その結果、配線２２ａと配線２２ｂとが接触する可能性を更に低減できる。配線２２ａ及び２２ｂの長さは最小化され得る。
リード１８及び２０がＬ字型である場合、リード１８及び２０の向きが調整され得る。その結果、リード１８及び２０のアウターリード部がＹ方向に突出し得る。また、半導体チップ１４の個数が増えても、半導体デバイス１０のＹ方向における寸法が小さくなり得る。
（第２実施形態）
図２は、第２実施形態に係る半導体デバイスを模式的に示す平面図である。図２に示される半導体デバイス１０ａは、リード１８及び２０に代えてリード１１８及び１２０を備え、単一の半導体チップ１４を備えること以外は半導体デバイス１０と同様の構成を備える。
リード１１８はＹ方向に沿って延びている。リード１１８は、半導体チップ１４に配線２２ａを介して接続される第１の部分１１８ａを有する。第１の部分１１８ａはＹ方向（第１の方向）に沿って延びている。
リード１２０はＹ方向に沿って延びている。リード１２０は、半導体チップ１４に複数の配線２２ｂを介して接続される第１の部分１２０ａを有する。第１の部分１２０ａはＹ方向に沿って延びている。
リード１１８の第１の部分１１８ａは、リード１２０の第１の部分１２０ａに対向配置される。半導体チップ１４は、リード１１８の第１の部分１１８ａとリード１２０の第１の部分１２０ａとの間に配置される。複数の半導体チップ１４がＹ方向に沿って配列されてもよい。配線２２ａ及び２２ｂはＸ方向に沿って延びてもよい。
半導体デバイス１０ａでは半導体デバイス１０と同様の作用効果が得られる。
（第３実施形態）
図３は、第３実施形態に係る半導体デバイスを模式的に示す平面図である。図３に示される半導体デバイス１０ｂは、リード１８及び２０に代えてリード２１８及び２２０を備えること以外は半導体デバイス１０と同様の構成を備える。
リード２１８は、半導体チップ１４に配線２２ａを介して接続される第１の部分２１８ａを有する。第１の部分２１８ａはＹ方向（第１の方向）に沿って延びている。第１の部分２１８ａには、Ｘ方向（第１の方向と交差する第２の方向）に沿って延びる第２の部分２１８ｂが接続される。第２の部分２１８ｂには、Ｙ方向に沿って延びる第３の部分２１８ｃが接続される。
リード２２０は、半導体チップ１４に複数の配線２２ｂを介して接続される第１の部分２２０ａを有する。第１の部分２２０ａはＹ方向に沿って延びている。第１の部分２２０ａには、Ｘ方向に沿って延びる第２の部分２２０ｂが接続される。第２の部分２２０ｂには、Ｙ方向に沿って延びる第３の部分２２０ｃが接続される。
リード２１８の第１の部分２１８ａは、リード２２０の第１の部分２２０ａに対向配置される。リード２２０の第１の部分２２０ａは、リード２１８の第３の部分２１８ｃに対向配置される。リード２１８の第２の部分２１８ｂは、リード２２０の第２の部分２２０ａに対向配置される。リード２１８の第３の部分２１８ｃは、第３の部分２２０ｃに対向配置される。リード２２０の第１の部分２２０ａは、リード２１８の第１〜第３の部分２１８ａ〜２１８ｃによって取り囲まれる。
半導体チップ１４は、リード２１８の第１の部分２１８ａとリード２２０の第１の部分２２０ａとの間、リード２１８の第３の部分２１８ｃとリード２２０の第１の部分２２０ａとの間、リード２１８の第１の部分２１８ａとリード２１８の第３の部分２１８ｃとの間に配置される。複数の半導体チップ１４は、リード２１８の延在方向に沿って配列されてもよい。
半導体デバイス１０ｂでは半導体デバイス１０と同様の作用効果が得られる。半導体デバイス１０ｂでは、小さい面積に多くの半導体チップ１４が配置され得る。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、半導体デバイス１０，１０ａ，１０ｂは、１つ又は複数の半導体チップ１４、１つ又は複数の配線２２ａ、１つ又は複数の配線２２ｂを含んでもよい。
半導体チップ１４は、縦型トランジスタに代えて横型トランジスタを含んでもよい。この場合、半導体チップ１４の裏面には電極パッドが形成されず、半導体チップ１４の表面に例えばドレイン電極パッド又はコレクタ電極パッド等の更なる電極パッドが形成される。そのため、半導体デバイス１０，１０ａ，１０ｂは、ダイパッド１２を備えなくてもよい。半導体チップ１４は、配線を介してリード１６に接続される。
１０，１０ａ，１０ｂ…半導体デバイス、１２…ダイパッド、１２ａ…チップ搭載面、１４…半導体チップ、１８，１１８，２１８…第１のリード、１８ａ，１１８ａ，２１８ａ…第１のリードの第１の部分、２０，１２０，２２０…第２のリード、２０ａ，１２０ａ，２２０ａ…第２のリードの第１の部分、２２ａ…第１の配線、２２ｂ…第２の配線、３８…絶縁部材。

Claims (6)

  1. 少なくとも１つの半導体チップと、
    前記少なくとも１つの半導体チップに第１の配線を介して接続される第１の部分を有する第１のリードと、
    前記少なくとも１つの半導体チップに第２の配線を介して接続される第１の部分を有する第２のリードと、
    を備え、
    前記第１のリードの前記第１の部分及び前記第２のリードの前記第１の部分は、第１の方向に沿って延びており、
    前記第１のリードの前記第１の部分は、前記第２のリードの前記第１の部分に対向配置され、
    前記少なくとも１つの半導体チップは、前記第１のリードの前記第１の部分と前記第２のリードの前記第１の部分との間に配置される、半導体デバイス。
  2. 前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するダイパッドと、
    前記ダイパッドと前記第１のリードとの間に配置された絶縁部材と、
    を更に備える、請求項１に記載の半導体デバイス。
  3. 前記少なくとも１つの半導体チップが複数の半導体チップであり、
    前記複数の半導体チップが、前記第１の方向に沿って配列される、請求項１又は２に記載の半導体デバイス。
  4. 前記第１の配線及び前記第２の配線が、前記第１の方向と交差する第２の方向に沿って延びる、請求項１〜３のいずれか一項に記載の半導体デバイス。
  5. 前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含む、請求項１〜４のいずれか一項に記載の半導体デバイス。
  6. 前記第１のリードがＬ字型である、請求項１〜５のいずれか一項に記載の半導体デバイス。
JP2012112989A 2012-05-17 2012-05-17 半導体デバイス Pending JP2013239659A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012112989A JP2013239659A (ja) 2012-05-17 2012-05-17 半導体デバイス
US13/865,721 US9123710B2 (en) 2012-05-17 2013-04-18 Semiconductor device having a semiconductor chip and wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112989A JP2013239659A (ja) 2012-05-17 2012-05-17 半導体デバイス

Publications (1)

Publication Number Publication Date
JP2013239659A true JP2013239659A (ja) 2013-11-28

Family

ID=49580667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112989A Pending JP2013239659A (ja) 2012-05-17 2012-05-17 半導体デバイス

Country Status (2)

Country Link
US (1) US9123710B2 (ja)
JP (1) JP2013239659A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102153159B1 (ko) * 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
US11538740B2 (en) * 2019-07-15 2022-12-27 Texas Instruments Incorporated Leads for semiconductor package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101763A (en) * 1980-01-18 1981-08-14 Toshiba Corp Semiconductor element
JPS5834934A (ja) * 1981-08-26 1983-03-01 Toshiba Corp 半導体装置
JPS5936248U (ja) * 1982-08-27 1984-03-07 サンケン電気株式会社 樹脂モ−ルド半導体装置
JPH09134992A (ja) * 1994-08-30 1997-05-20 Anam Ind Co Inc 半導体リードフレーム
JP2007073906A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 電力用半導体装置
JP2010098144A (ja) * 2008-10-17 2010-04-30 Panasonic Corp リードフレーム及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
JP2005310844A (ja) * 2004-04-16 2005-11-04 Toshiba Corp パワー半導体モジュール
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
US8669650B2 (en) * 2011-03-31 2014-03-11 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101763A (en) * 1980-01-18 1981-08-14 Toshiba Corp Semiconductor element
JPS5834934A (ja) * 1981-08-26 1983-03-01 Toshiba Corp 半導体装置
JPS5936248U (ja) * 1982-08-27 1984-03-07 サンケン電気株式会社 樹脂モ−ルド半導体装置
JPH09134992A (ja) * 1994-08-30 1997-05-20 Anam Ind Co Inc 半導体リードフレーム
JP2007073906A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 電力用半導体装置
JP2010098144A (ja) * 2008-10-17 2010-04-30 Panasonic Corp リードフレーム及び半導体装置

Also Published As

Publication number Publication date
US20130307131A1 (en) 2013-11-21
US9123710B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
EP1913633B1 (en) Packaged integrated circuit with enhanced thermal dissipation
US7834433B2 (en) Semiconductor power device
US9196577B2 (en) Semiconductor packaging arrangement
US20070138606A1 (en) Semiconductor package
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9087817B2 (en) Semiconductor device including a gate wiring connected to at least one semiconductor chip
US10840164B2 (en) Wire bonded package with single piece exposed heat slug and leads
WO2013140928A1 (ja) 半導体デバイス
JP5387715B2 (ja) 半導体デバイス
US9373566B2 (en) High power electronic component with multiple leadframes
WO2013172139A1 (ja) 半導体デバイス
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20090206459A1 (en) Quad flat non-leaded package structure
WO2014132826A1 (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
US8796837B2 (en) Lead and lead frame for power package
JP2013239659A (ja) 半導体デバイス
JP6747304B2 (ja) 電力用半導体装置
EP2309538A2 (en) Package for semiconductor devices
WO2014132897A1 (ja) 半導体装置
WO2018012281A1 (ja) 半導体装置
US11862582B2 (en) Package with elevated lead and structure extending vertically from encapsulant bottom
JP6866913B2 (ja) 半導体装置
US20150001696A1 (en) Semiconductor die carrier structure and method of manufacturing the same
JP2014187146A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315