JPS5834934A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5834934A
JPS5834934A JP56132815A JP13281581A JPS5834934A JP S5834934 A JPS5834934 A JP S5834934A JP 56132815 A JP56132815 A JP 56132815A JP 13281581 A JP13281581 A JP 13281581A JP S5834934 A JPS5834934 A JP S5834934A
Authority
JP
Japan
Prior art keywords
insulating film
lead frame
semiconductor chip
semiconductor device
bedless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56132815A
Other languages
English (en)
Inventor
Hiromichi Sawatani
沢谷 博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56132815A priority Critical patent/JPS5834934A/ja
Publication of JPS5834934A publication Critical patent/JPS5834934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置に関し、更に詳細には設計変更が
容易で種々の性能のものが得られる半導体装置に関する
ものである。
現在、半導体装置のパッケージ方式の主流となっている
のは、低コストで、自動化多量生産の可能な樹脂モール
ド型DIPタイプパッケージ方式であるが、このパッケ
ージ方式及び該パッケージ方式で生産される半導体装置
には次のような問題点があった。以下に第1図乃至第7
図を参照して従来の樹脂モールド型DIPタイプパッケ
ージ方式による半導体装置の製造方法及びそれに関する
問題点について説明する。
従来、樹脂モールド型DIPタイプパッケージの半導体
装置は、次のような素材及び加工方法によって製造され
ていた。まず、第1図に示す如きリードフレーム1をプ
レス加工等で金属製薄板から製作する。このリードフレ
ーム1は半導体チップを固定するためのベッド部分2を
具備するとともに該ベッド部分2の周囲に配置されたリ
ード部分6を有している。またベッド部分2はベッド支
持棒4によってリードフレーム1の外縁から支持されて
いる。
半導体装置の封止工程に於ては、ベッド部分2上にトラ
ンジスタ等の能動素子の半導体チップ5をマウントした
後、リード部分6と半導体チップ5とをボンディングワ
イヤ6で接続しく第2図及び第3図参照)、更に第3図
の二点鎖線で囲んだ部分7を第5図に示すように上下の
金型8,9のキャビティに入れて樹脂モールドを行う。
このようにして樹脂モールド部10が形成された後、リ
ードフレーム1からベッド支持棒4を切断するとともに
リード部分3をリードフレーム1から切離して第6図に
示す如き樹脂モールド型DIPタイプパッケージの半導
体装置が得られる。なお、半導体チップ5が発熱量の大
なるものである場合には、第4図に示すようにワイヤボ
ンディング工程前に半導体チップ5のベッド部を兼ねた
ヒートシンク11をビン12等を介してリード又はベッ
ド支持棒4にかしめ固定しておく。
前記の如き公知の半導体装置及びその製造工程に於ては
下記の如き問題点があった。(i)従来のリードフレー
ムに於ては、ベッド部分2がベッド支持棒4を介してリ
ードフレーム1と一体に固定されているので、樹脂モー
ルド時にはベッド部分2とベッド支持棒4との熱膨張差
によって両部会の連結部分に熱応力が生じ、そのため、
ベッド部分が熱歪みにより傾いてボンディングワイヤ6
が外れるなどの問題が生じやすかった。特に、ヒートシ
ンク11を要する比較的大出力の半導体チップをパッケ
ージする場合には、ヒートシンク11に対して第4図に
示すようにベッド支持棒4をピン12でかしめて固定す
るようにしていたので、樹脂モールド時にヒートシンク
11とベッド支持棒4との連結部に生じる熱歪みにより
第7図に示すようにベッド支持棒4やリード部分3に対
してヒートシンク11及び半導体チップ5が傾き、その
結果、ボンディングワイヤ6が外れてワイヤオーブン1
6を起したり、或いはボンディングワイヤ6の中間部が
折り曲げられてヒートシンク11に接触するワイヤタッ
チ14を起す、等の事故を生じやすかった。
このため、これらの事故が半導体装置の実装工程におけ
る歩留り向上を阻害する要因となっていた。
(Ll)従来のリードフレームではベッド部分2とリー
ド部分3とが同一の素材ブランクから一体に打抜き成形
されているので唯1品種の半導体装置のみを多量生産す
るには適しているが、多品種少量生産には適していない
。半導体装置の用途は急速に拡大しているので同一パタ
ーンのリードフレームから種々の性能の半導体装置の製
造を、素材部品の設計変更をすることなく行いうること
か望ましい。
(iii)ベッド部分2にマウントする半導体チップの
集積度が増大するにつれてリードフレームの多ビン化が
必要となってきているが、従来のリードフレームでは現
在以上の多ピン化が不可能になっている。従来のリード
フレームにおいてもベッド支持棒の代りにリード部分を
設ければ、現在以上の多ピン化が可能となる。
従って、この発明は前記(i)〜(iji)の如き問題
点を解決して、(a)半導体装置のパッケージ工程にお
ける歩留りが向上し、(b)同一パターンのリードフレ
ームから種々の性能の半導体装置が得られ、(C)ビン
数を従来のDIPタイプパッケージよりも多くすること
のできる、半導体装置を提供することを目的とする。
次に第8図乃至第14図を参照して、この発明の実施例
について説明するが、以下の図に於て第1図乃至第7図
と同一部分については同一符号で表示する。
この発明の半導体装置に於ては、前記(i)〜(iii
)の問題点を考慮して第8図に示す如きベッドレスリー
ドフレーム15を使用するとともに該ベッドレスリード
フレーム15の下面に接着した絶縁性フィルム16.1
7 (第9図及び第10図)に、半導体チツブ5を直接
にもしく°は間接に接着して、該17−ドフレーム15
と半導体チップ5とを該絶縁性フィルム16.17を介
して連結したことを特徴とする。
このベッドレスリードフレーム15には半導体チップを
支持するためのベッド部分がなく、また、ベッド支持棒
もない。従来のリードフレームに於てベッド支持棒が設
けられていた場所にはリード部分18が設けられており
、またベッド部分が設けられていた場所はスルーホール
19として打抜かれている。
この発明の第一実施例では、スルーホール19の周囲の
リード部分る。18の下面に第9図に示す如き孔なしの
絶縁性フィルム16を接着して該スルーホール19を第
11図に示すように該ベッドレスリードフレーム15の
下側から、ふさぎ更に該スルーホール19内の絶縁性フ
ィルム16上に半導体チップ5を接着した後、ワイヤポ
ンディング及び樹脂モールド工程を経て最終的に第12
図に示す如き半導体装置20を得ることを特徴としてい
る。この実施例の半導体チップでは、樹脂モールド前に
リード部3と半導体チップ5とが金属材を介して剛性的
に連結されていないため、ワイヤボンディング後の樹脂
モールド時に於ても両者に熱歪みが発生する恐れがなく
、従ってワイヤオープンやワイヤタッチなどの事故を生
じることがない。また、リードフレームにベッド部分が
設けられていないため、任意の半導体チップを選ぶこと
によって種々の性能の半導体装置を同一のリードフレー
ムを用いて製作するととができる。更に、従来のリード
フレームのベッド支持棒に相当する場所にもリード部分
が設けられているため、従来の樹脂モールド型DIPタ
イプパッケージよりもビン数を増加させることができ、
従って半導体チップの高集積化に対応した半導体装置を
提供できる。
第13図に示す第二実施例の半導体装置21は第一実施
例の半導体装置よりも高出力のものであり、従って半導
体チップ5の下面にはベッド部を兼ねるヒートシンク1
1が固定されている。この半導体装置21もまた、第一
実施例の装置と同一のベッドレスリードフレーム15を
用いてたとえば、以下の如き工程で製作される。即ち、
ベッドレスリードフレーム15のリード部分6,18の
下面に第10図の如き中心孔t7a付きの絶縁性フィル
ム17を接着する一方、予め半導体チップ5をマウント
しておいたヒートシンク11を第14図のように絶縁性
フィルム17の下面に接着することにより最終的にヒー
トシンク11とリード部分3とを絶縁性フィルム17を
介して結合した構造の半導体装置21が得られる。
この実施例の半導体装置も第一実施例の半導体装置と同
じ利点を有している。即ち、樹脂モールド前にリード部
分6及び18とヒートシンク11(即ちベッド部分)と
が剛性的に結合されていないのでワイヤボンディング後
の樹脂モールド工程に於てもリード部分とヒートシンク
とに熱歪みが発生することがなく、従ってワイヤオープ
ンやワイヤタッチなどの事故を生じることがない。また
、ぺ。
ド部を兼ねるヒートシンク11とリードフレーム15と
を別々の素材で製作することができるため、両者の組合
せによって種々の性能及び用途の半導体装置を容易に設
計及び製造することができ、開発経費を非常に少くする
ことができる。例えば、リード部のインピーダンスによ
って特性が左右され或は大出力で発熱の大きな半導体チ
ップ(例えばパワートランジスタ)を用いて本発明の半
導体装置を構成する場合、リードフレーム材料として鉄
を用い、またベッド部を兼ねるヒートシンクとして銅を
用いるようにすれば、全体の材料コストが安くなり、ま
た合理的な設計となる。
更に、本発明の、半導体装置に於ては、従来のリードフ
レームに於てベッド支持棒が設けられていた部分に附加
的なリード部分を設けるようにしたので、ピン数が増加
し、従って半導体チップの高集積化に対応したパッケー
ジとすることができる。
以上に説明したように、この発明によれば、製造工程に
於てワイヤオープンやワイヤタッチなどの事故を生ずる
恐れがなく、従って製造歩留りの高い半導体装置が提供
できると同時に、種々の性能及び用途の半導体装置を安
価な開発経費で開発及び製造することができ、また半導
体チップの高集積化に対応した多ピン化パ、ケージを提
供することができる。
なお、本発明装置に使用する絶縁性フィルムは例えばポ
リイミドフィルムであり、その厚みは100μ〜200
μ程度が好ましく、また、該絶縁性フィルムの面に塗着
する接着剤は熱圧着法が用いられる場合、350′C程
度の温度に充分耐え、且つ、熱圧着時に煙を発生しない
性質のものが好ましい。
また、前記実施例では、本発明の半導体装置のパッケー
ジ方式を樹脂モールド型DIPタイプとして説明したが
、これ以外のパッケージ方式による半導体装置にも本発
明が適用できることは明らかでおる。
【図面の簡単な説明】
第1図は従来の樹脂モールド型DIPタイプ半導体装置
のリードフレームの平面図、第2図は第1図の■−■矢
視断面図、第6図は第1図のリードフレームを用いた半
導体装置の樹脂モールド前の平面図、第4図は第1図の
リードフレームを用いた高出力用の半導体装置のヒート
シンク取付状態を示した図で第6図のIV ? IV線
に沿った矢視断面図、第5図は従来のDIPタイプ半導
体装置の樹脂モールド工程の概略図、第6図は従来のI
J−ドフレームを用いたDIPタイプ半導体装置の平面
図、第7図は従来のDIPタイプ半導体装置の製造工程
に鋺て生じていた断線事故等の説明図、第8図はこの発
明の半導体装置に使用する新規なリードフレームの平面
図、第9図及び第10図はこの発明の半導体装置に用い
る絶縁性フィルムの平面図、第11図はこの発明の第一
実施例の半導体装置の主要部縦断面図、第12図は第一
実施例の半導体装置の樹脂モールド後の縦断面図、第1
6図はこの発明の第二実施例の同じく縦断面図、第14
図は第二実施例の半導体装置の製造過程の一例を示す図
である。 1・・・リードフレーム、2・・・ベラ)”m分、3.
18・・・リード部分、4・・・ベッド支持棒、5・・
・半導体チップ、6・・・ポンディングワイヤ、8,9
・・・金型、10・・・樹脂モールド部、11・・・ヒ
ートシンク、15・・・ベッドレスリー、ドフレーム、
16,17・・・絶縁性フィルム、17a−・・中心孔
、20.21・・・半導体装置。 第1図 第2図 第3図 第5図 11 第6図 第7図 1 第8図 第9図        第10図 鬼 第11図 6 第12図 +6      3 第13図 第14図 手続補正書 昭和57年2月24日 特許庁長官 島 1)春 樹 殿 1、事件の表示 昭和56年特許願第132815号 2、発明の名称 半導体装置 3、補正をする者 事件との関係  特許出願人 住所 神奈川県用崎市幸区堀用町72番地名称  (3
07)東京芝浦電気株式会社代表者 佐 波 正 − 4、代理人 8、補正の内容 (1)願書の用紙の右上の余白部分に「(特許法第38
条ただし書の規定による特許出願)」を加入する。 (2)2から6までを1項ずつ繰り下げる。 (3)2項として「2、特許請求の範囲に記載された発
明の数 2」を加入する0

Claims (1)

  1. 【特許請求の範囲】 1 半導体チップの設置場所であるベッド部分がスルー
    ホールと成っているベッドレスリードフレームを、絶縁
    性フィルム上に接着し、前記スルーホール内に露出した
    前記絶縁性フィルム上に、半導体チップを接着して、前
    記半導体チップと前記ベッドレスリードフレームとを、
    前記絶縁性フィルムを介して一体化したことを特徴とす
    る半導体装置。 2 半導体チップの設置場所であるベッド部分がスルー
    ホールと成っているベッドレスリードフレームを、中心
    孔付きの絶縁性フィルム上に接着するとともに、前記ベ
    ッドレスリードフレームとは別体に製作したヒートシン
    クを、前記絶縁性フィルムの下面に接着し、前記ヒート
    シンク上に固定した半導体チップを、前記絶縁性フィル
    ムの前記中心孔を通って前記ベッドレスリードフレーム
    のスルーホール部分に突出させ、前記ベッドレスリード
    フレームと前記ヒートシンクとを、前記絶縁性フィルム
    を介して一体化させたことを特徴とする半導体装置。
JP56132815A 1981-08-26 1981-08-26 半導体装置 Pending JPS5834934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56132815A JPS5834934A (ja) 1981-08-26 1981-08-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56132815A JPS5834934A (ja) 1981-08-26 1981-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS5834934A true JPS5834934A (ja) 1983-03-01

Family

ID=15090215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56132815A Pending JPS5834934A (ja) 1981-08-26 1981-08-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5834934A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113932A (ja) * 1983-11-26 1985-06-20 Mitsubishi Electric Corp 樹脂封止半導体装置の組立方法
JPS6129115A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS6129116A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS6129117A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS61207027U (ja) * 1985-06-18 1986-12-27
JPS62232951A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 半導体装置
JPS62269325A (ja) * 1986-05-16 1987-11-21 Mitsubishi Electric Corp 半導体装置
JPS63170945U (ja) * 1987-04-27 1988-11-07
US4971930A (en) * 1985-12-20 1990-11-20 Sgs Microelectronics S.P.A. EPROM semiconductor device erasable with ultraviolet rays and manufacturing process thereof
US5057456A (en) * 1988-08-23 1991-10-15 Bull, S.A. Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113932A (ja) * 1983-11-26 1985-06-20 Mitsubishi Electric Corp 樹脂封止半導体装置の組立方法
JPS6129115A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS6129116A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS6129117A (ja) * 1984-07-19 1986-02-10 松下電器産業株式会社 可変型複合部品
JPS61207027U (ja) * 1985-06-18 1986-12-27
US4971930A (en) * 1985-12-20 1990-11-20 Sgs Microelectronics S.P.A. EPROM semiconductor device erasable with ultraviolet rays and manufacturing process thereof
JPS62232951A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 半導体装置
JPS62269325A (ja) * 1986-05-16 1987-11-21 Mitsubishi Electric Corp 半導体装置
JPS63170945U (ja) * 1987-04-27 1988-11-07
US5057456A (en) * 1988-08-23 1991-10-15 Bull, S.A. Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Similar Documents

Publication Publication Date Title
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
US5753977A (en) Semiconductor device and lead frame therefor
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
JPH041503B2 (ja)
JPH11135663A (ja) モールドbga型半導体装置及びその製造方法
JPS5834934A (ja) 半導体装置
US5708294A (en) Lead frame having oblique slits on a die pad
KR100304754B1 (ko) 밀봉수지부내에방열판을내장한반도체패키지및그제조방법
JPWO2005024933A1 (ja) 半導体装置の製造方法
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
JP2000114295A (ja) 半導体装置の製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JPH04316356A (ja) 樹脂封止形半導体装置
JPH0312954A (ja) 樹脂封止型半導体装置
JP3161449B2 (ja) 半導体樹脂封止方法
JP2000236033A (ja) 半導体装置並びにその製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
JPH0547985A (ja) 半導体装置の製造方法
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JPH0936152A (ja) 樹脂封止型半導体装置の製造方法
JPH03283648A (ja) 樹脂封止型半導体装置