JPH08255860A - リードフレームおよびリードフレームを形成する方法 - Google Patents

リードフレームおよびリードフレームを形成する方法

Info

Publication number
JPH08255860A
JPH08255860A JP8038999A JP3899996A JPH08255860A JP H08255860 A JPH08255860 A JP H08255860A JP 8038999 A JP8038999 A JP 8038999A JP 3899996 A JP3899996 A JP 3899996A JP H08255860 A JPH08255860 A JP H08255860A
Authority
JP
Japan
Prior art keywords
lead frame
preform
silicon carbide
mold
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8038999A
Other languages
English (en)
Inventor
Jeanne S Pavio
ジーン・エス・パビオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH08255860A publication Critical patent/JPH08255860A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Abstract

(57)【要約】 【課題】 シリコンおよびGaAsに実質的に一致するＣＴ
Ｅを有するリードフレームおよびその製造方法を提供す
る。 【解決手段】 リードフレーム（１０）の製造方法であ
って、炭化シリコンのプリフォームを用意し、金型内に
プリフォームを配置し、アルミニウムのような液化金属
を金型に注入して金型を充填し、プリフォームに浸潤さ
せ、熱および圧力を用いる段階を含む。金型は、プリフ
ォームが配置されている取り付け領域、および複数のリ
ード（２０，２２，２８，２９）を規定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体のパッケージ
ングに関し、更に特定すれば、本発明は改良されたリー
ドフレームに関するものである。
【０００２】
【従来の技術】電子産業においては、半導体ダイはリー
ドフレーム上に取り付けられ、環境的条件および機械的
損傷から保護するために封入されることが多い。リード
フレームは、銅のような導電性材料の板状体から打ち抜
くことによって比較的安価に製造することができる。完
成した素子は、他のパッケージング方法と比較すると、
安価であり、しかも迅速に生産される。
【０００３】半導体ダイによっては単純なリードフレー
ムで十分な場合もあるが、多くの半導体ダイは熱を発生
するため、これを消散(dispel)させなければならない。
この熱を消散させるためには、ヒート・シンク(heat si
nk)が用いられる。ヒート・シンクは、半導体ダイから
熱を奪い去るために、熱伝導性でなければならない。一
般的に、金属がこの素子のために用いられている。ここ
に、現行のリードフレームで問題が発生する原因があ
る。発生した熱を消散させるために、熱伝導性物質によ
ってヒート・シンクを半導体ダイと接触状態とするか、
あるいは結合させなければならない。従来から行われて
いるのは、半導体ダイ上にバック・メタル(back metal)
を形成することによって、ダイをヒート・シンクにはん
だ付けができるようにする方法である。リードフレーム
技術において現在用いられている技法では、リードフレ
ーム材料として取り付け領域を有する銅を利用し、その
上にダイを取り付けている。銅は低コストで良好な熱伝
導性を与え、ヒート・シンクとして作用するか、あるい
はヒート・シンクにダイを結合することができる。ヒー
ト・シンクはダイからの熱を効果的に奪い去るが、ダイ
の熱膨張係数(CTE:coefficient of thermal expansion)
はヒート・シンクまたは銅の取り付け領域よりも大幅に
小さい。かかるＣＴＥの不整合のために、熱サイクルの
間、ダイまたはダイをヒート・シンクに保持する接合部
が損傷を受けることになる。超小型素子においては、Ｃ
ＴＥの差が損傷に至ることはないが、ダイのサイズが大
きくなるに連れて、ＣＴＥの不整合は非常に重要となっ
てくる。
【０００４】
【発明が解決しようとする課題】上述の問題は、１辺が
０．１５０インチ以上のシリコン半導体ダイにおいて顕
著(prevalent)であり、砒化ガリウム(GaAs)が用いられ
ると更に悪化することになる。GaAsは薄く極端に脆い。
銅との間でＣＴＥ不整合があると、応力が緩和され異な
る膨張および収縮が起こるので、ダイが破損する原因と
なる。１辺が０．０５０インチ以下のGaAsダイは銅製リ
ードフレーム上に取り付け得るが、それより大きいダイ
では損傷を受けることになる。より多くの機能およびよ
り多くの電力の必要性により、今日では小型のダイは非
常に少数となっている。
【０００５】したがって、従来技術に固有な上述のおよ
びその他の欠陥を修正することができれば、非常に有利
であろう。
【０００６】したがって、本発明の目的は、新規な改良
されたリードフレームを提供することである。
【０００７】本発明の他の目的は、シリコンおよびGaAs
に実質的に一致するＣＴＥを有するリードフレームを提
供することである。
【０００８】本発明の更に他の目的は、高い電力に対し
て良好な熱電導率を有するリードフレームを提供するこ
とである。
【０００９】本発明の更に他の目的は、比較的安価なリ
ードフレームを提供することである。
【００１０】本発明の更に他の目的は、軽量なリードフ
レームを提供することである。
【００１１】本発明の更に他の目的は、GaAsダイと共に
用いることができるリードフレームを提供することであ
る。
【００１２】
【課題を解決するための手段】端的に言えば、本発明の
好適実施例にしたがって、本発明の所望の目的を達成す
るために、リードフレームの製造方法が提供される。こ
の方法は、炭化シリコン(silicon carbide)のプリフォ
ーム(preform)を用意する段階、プリフォームを型(mol
d)の中に配置する段階、液化金属(liguetied metal)を
金型内に注入して金型を充填しプリフォームに浸潤(inf
iltrate)させる段階、および金型と金属とに熱および圧
力を加える段階から成る。金型は、プリフォームが配置
される取り付け領域(mounting area)および複数のリー
ドを規定する。
【００１３】具体的実施例では、複数のリードを有しア
ルミニウム炭化シリコンで形成された取り付け領域を有
するリードフレームを用意する段階、取り付け領域上に
半導体素子を配置する段階、および半導体素子とリード
フレームとを封入し、複数のリードと取り付け領域の対
向面とを露出させる段階から成る、半導体パッケージを
製造する方法が開示される。
【００１４】更に、半導体素子用リードフレームが開示
され、このリードフレームは、金属を浸含させた炭化シ
リコンで形成され、半導体物質と実質的に同様の熱膨張
係数を有する半導体素子取り付け領域と、取り付け領域
と一体的に形成された複数の導電性リードとを含む。
【００１５】具体的実施例では、半導体素子、金属を浸
含させた炭化シリコンで形成され半導体物質と実質的に
同様の熱膨張係数を有する半導体素子取り付け領域およ
び取り付け領域と一体的に形成された複数の導電性リー
ドを有するリードフレーム、および素子と取り付け領域
とを包囲し、リードおよび対向面を露出させる封入物質
から成る半導体パッケージが開示される。
【００１６】上述のおよびその他のより具体的な本発明
の目的ならびに利点は、図面に関連付けて記載された以
下の好適実施例の詳細な説明から、当業者には容易に明
らかとなろう。
【００１７】
【発明の実施の形態】図面を参照して本発明の実施例を
説明するが、種々の図における同様の参照記号は対応す
る素子を示している。まず図１に注目すると、全体的に
１０で示されたリードフレームが図示されている。リー
ドフレーム１０は、シリコン、砒化ガリウム、炭化シリ
コン等のような半導体物質と実質的に同様な熱膨張係数
を有する金属を浸含した物質で形成された、半導体ダイ
取り付け領域１２を含む。通常、取り付け領域の熱膨張
係数は、１℃当たり約１０ｐｐｍ以下である。また、好
適実施例では、取り付け領域１２は、炭化シリコンのよ
うに、通常１７０ワット／メートル・℃より大きい良好
な熱伝導体である物質で形成されている。リードフレー
ム１０は、更に、取り付け領域１２の一部と一体的に形
成されているか、あるいはこれと結合されている複数の
導電性リード（後により詳細に説明する）と、リードと
共に相互接続ネットワークを形成し製造および組み立て
の間構造的保全性(structural integrity)を維持するフ
レーム１４とを含む。封入の後、フレーム１４のトリミ
ングを既知の方法で行い、個々のリードを互いから分離
する。封入については、以下で述べる。
【００１８】図１に示す具体的実施例では、半導体ダイ
取り付け領域１２はほぼ矩形状であり、アルミニウム炭
化シリコン（例えば、アルミニウムを浸含した炭化シリ
コン）で形成するのが好ましい。アルミニウム炭化シリ
コンは、非常に良好な熱伝導率と、砒化ガリウム、シリ
コン等のような半導体物質とほぼ同様の熱膨張率とを有
する。好ましくは、取り付け領域１２の熱伝導率は、ほ
ぼ８ｐｐｍ未満である。銅のような他の金属を用いても
よいことは理解されよう。しかし、アルミニウムは所望
の特性を与え、それ故好ましいことがわかっている。１
対のリード２０，２２が取り付け領域１２の対向端から
延びており、取り付け領域１２上に取り付けられる半導
体ダイ内に形成されている回路のために、接地のような
共通接続部として用いることができる。
【００１９】２つのボンディング・パッド２６，２７
が、取り付け領域１２の各対向側に配置され、接続ワイ
ヤを受容するために取り付け領域１２から離間されてい
る。これについては以下で更に詳細に説明する。２本の
リード２８，２９がそれぞれボンディング・パッド２
６，２７から延びている。実施例によっては、取り付け
領域１２に取り付けられた半導体ダイの下側にまたはこ
れに十分接近してボンディング・パッドが配置されてい
るため、半導体ダイと同様の熱膨張係数を有することが
望ましいい場合もある。図示の実施例では、例えば、ボ
ンディング・バッド２６，２７もアルミニウムを浸含し
た炭化シリコンで形成されているので、封入後パッケー
ジに応力を発生させることはない。
【００２０】リード２０，２２，２８，２９の各々は、
折り曲げ可能な金属、好ましくはアルミニウムで形成さ
れている。リード２０，２２，２８，２９およびフレー
ム１０は、取り付け領域１２と同じようにアルミニウム
炭化シリコンで形成してもよいが、殆どの用途では半導
体パッケージの完成時に、意図する特定用途のためにリ
ード２０，２２，２８，２９を折り曲げるので、折り曲
げ可能な金属が好ましい。最終製品としてのアルミニウ
ム炭化シリコンは堅固であり、望まれるように折り曲げ
ることはできないが、所望の形状に形成しなければなら
ない。しかしながら、これは可能な選択肢の１つであ
り、本発明でも考慮されるものである。
【００２１】通常、図２に示すような、複数の半導体取
り付け領域１２を含むリードフレーム１０が、製造プロ
セスでは用いられる。炭化シリコンのような好適物質の
プリフォームを、成形(molding)のような好都合ないず
れかの方法で形成する。プリフォームは、後続処理の間
扱いが容易となるように、比較的多孔性(porous)で可撓
性(flexible)があるものとする。リードフレーム製造プ
ロセスの好適実施例では、複数のプリフォームが、金型
内の取り付け領域１２に対する種々の指定位置および
（この具体的実施例では）ボンディング・パッド２６，
２７に対する指定位置に配置される。次に金型を閉じ、
液体状アルミニウムのような選択された液化金属を金型
に注入し、多孔性のプリフォームに浸潤または浸含さ
せ、リード２０，２２，２８，２９およびフレーム１４
を規定する金型の領域を充填する。あるいは、プリフォ
ーム全てを包囲するように金属を形成し、続いてこの金
属の部分を打ち抜くことによってリード２０，２２，２
８，２９およびフレーム１４を形成してもよい。打ち抜
きプロセスは当技術では既知である。好適実施例では、
浸潤(infiltration)の間金型に熱および圧力を加える。
使用する典型的な温度および圧力は当技術では既知であ
り、金型のサイズおよびその他のパラメータによって異
なる。本実施例では、リードフレーム１０はアルミニウ
ム炭化シリコンの取り付け領域１２およびボンディング
・パッド２７、並びにアルミニウムのリード２０，２
２，２８，２９およびフレーム１４で構成されている。
【００２２】半導体パッケージの製造方法の更に別な具
体例は、複数のアルミニウム・リードを備え、アルミニ
ウム炭化シリコンで形成された取り付け領域を有するリ
ードフレームを用意する段階を含む。リードフレーム
は、概ね先に説明した方法で供給される。半導体ダイ３
０を、図３に示すようにリードフレーム１０の取り付け
領域１２上に配置する。半導体ダイ３０の取り付け領域
１２の上表面への付着は、当技術において一般的に知ら
れているいずれかの都合の良い手段によって行われる。
例えば、半導体ダイ３０の背面即ち下表面が素子の１端
子を形成する場合、金属バッキング層(metal backing l
ayer)（例えば、金等）を半導体ダイ３０に被着し、半
導体ダイ３０を取り付け領域１２にはんだ付けする。半
導体ダイ３０の背面即ち下表面が素子の１端子を形成し
ない場合、例えば、薄い接着層によって、半導体ダイ３
０を取り付け領域１２に接着することができる。この場
合、接着剤は熱伝導性のものか、熱が半導体ダイ３０か
ら取り付け領域１２に自由に移動できる程度に十分薄く
なければならない。
【００２３】図３において３２で示されている、半導体
ダイ３０上の電子回路の他の電気端子は、ワイヤ・ボン
ディング等のような都合のよい方法でボンディング・パ
ッド２６，２７に電気的に接続されている。半導体ダイ
３０の背面即ち下表面が素子または回路の端子である場
合、リード２０，２２は、アルミニウムを浸含させた(i
mpregnated)取り付け領域１２および半導体ダイ３０上
の金属バッキングを介して、その端子に外部接続部を設
ける。また、内部的にボンディング・パッド２６，２７
にそれぞれ接続されているリード２８，２９は、半導体
ダイ３０上の素子または回路のその他の電気端子への外
部電気接続を与える。
【００２４】半導体ダイ３０をリードフレーム１０の取
り付け領域１２に固定的かつ熱的に接着し、端子をボン
ディング・パッド２６，２７に電気的に接続した後、い
ずれかの既知の方法でプラスチックのような都合の良い
材料を用いて、この装置(apparatus)全体を封入する。
リード２０，２２，２８，２９は折り曲げ可能なアルミ
ニウムで形成されており、パッケージから延出している
ので、後に半導体素子または回路の特定用途の要求に応
じて形成可能となっている。また、この好適実施例で
は、取り付け領域１２が良好な熱伝導体である物質で形
成されているので、取り付け領域１２の対向する表面即
ち下表面３５は露出され封入されないように、封入が行
われる。半導体ダイ３０が高電力素子、即ち、大量の熱
および電力を発生する回路を含むような用途では、パッ
ケージをプリント回路基板等の上に取り付け、取り付け
領域１２の表面３５をヒート・シンク（図示せず）に接
触させてパッケージから熱を奪い去るのを助けることも
可能である。
【００２５】以上のように、新規で改良されたリードフ
レームおよびその製造方法が開示された。この新規なリ
ードフレームは、シリコンや砒素ガリウムと同等の熱膨
張率を有するので、シリコンまたは砒化ガリウムの比較
的大型の半導体チップを、直接リードフレームに取り付
け可能となり、しかも熱サイクルの間損傷の恐れもない
という利点がある。また、新規で改良されたリードフレ
ームは、通常１７０ワット／メートル・℃より大きい良
好な熱特性を有するので、リードフレームを直接ヒート
・シンクとして動作させたり、あるいは付加的なヒート
・シンクに熱的に接続することが可能となる。更に、リ
ードフレームの取り付け領域は金属よりも軽い物質で形
成されているので、従来技術のパッケージよりも、構造
全体が軽量化されしかも安価である。加えて、このリー
ドフレームは安価にかつ容易に、しかも大量に製造する
ことができる。
【００２６】例示の目的のためにここで選択された実施
例に対して、種々の変更や修正が当業者には想起されよ
う。かかる修正や改変は、本発明の精神から逸脱しない
範囲では、特許請求の範囲を正当に解釈することによっ
てのみ評価される範囲内に含まれることを意図するもの
である。
【００２７】以上、当業者が理解し実施可能な程度に明
確かつ簡潔に本発明を説明した。
【図面の簡単な説明】
【図１】本発明の教示によって構成されたリードフレー
ムの上面図。
【図２】図１に示すような複数のリードフレームの成形
品の製造段階における構造を示す上面図。
【図３】本発明の教示による半導体パッケージの側断面
図。
【符号の説明】 １０ リードフレーム １２ 半導体ダイ取り付け領域 １４ フレーム ２０，２２，２８，２９ リード ２６，２７ ボンディング・パッド ３０ 半導体ダイ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】リードフレームの製造方法であって：炭化
    シリコンのプリフォームを用意する段階；型の中にプリ
    フォームを配置する段階；および前記型の中に液化金属
    を注入し、前記型の中を充填し、前記プリフォームに浸
    潤させて、金属浸潤炭化シリコンから成る領域（１２）
    と、実質的に前記金属から成り前記金属浸潤炭化シリコ
    ンの一部に結合された領域（２０，２２）とを規定する
    段階；から成ることを特徴とする方法。
  2. 【請求項２】前記液化金属はアルミニウムから成ること
    を特徴とする請求項１記載の方法。
  3. 【請求項３】半導体パッケージの製造方法であって：ア
    ルミニウム炭化シリコンで形成され、第１表面および対
    向面を備えた取り付け領域（１２）と、複数のアルミニ
    ウム・リード（２０，２２）とを有するリードフレーム
    （１０）を用意する段階；前記取り付け領域（１２）上
    に半導体素子を配置し、該半導体素子を前記アルミニウ
    ム・リードに電気的に接続する段階；および前記半導体
    素子およびリードフレーム（１０）を封止し、前記複数
    のリード（２０，２２）および前記取り付け領域（１
    ２）の対向面を露出させる段階；から成ることを特徴と
    する方法。
  4. 【請求項４】前記リードフレームを用意する段階は更
    に：炭化シリコンのプリフォームを用意する段階；前記
    プリフォームを型の中に配置する段階；および液化アル
    ミニウムを前記型の中に注入し、該型を充填し、前記プ
    リフォームに浸潤させる段階；を含むことを特徴とする
    請求項３記載の方法。
  5. 【請求項５】半導体素子用リードフレームであって：金
    属を浸含させた炭化シリコンで形成された半導体素子取
    り付け領域（１２）；および実質的に金属から成り、前
    記取り付け領域に結合された複数の導電性リード（２
    ０，２２）；から成ることを特徴とするリードフレー
    ム。
JP8038999A 1995-02-01 1996-02-01 リードフレームおよびリードフレームを形成する方法 Pending JPH08255860A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/382,102 US5528076A (en) 1995-02-01 1995-02-01 Leadframe having metal impregnated silicon carbide mounting area
US382102 1995-02-01

Publications (1)

Publication Number Publication Date
JPH08255860A true JPH08255860A (ja) 1996-10-01

Family

ID=23507527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8038999A Pending JPH08255860A (ja) 1995-02-01 1996-02-01 リードフレームおよびリードフレームを形成する方法

Country Status (3)

Country Link
US (1) US5528076A (ja)
EP (1) EP0725433A3 (ja)
JP (1) JPH08255860A (ja)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261872B1 (en) 1997-09-18 2001-07-17 Trw Inc. Method of producing an advanced RF electronic package
US6314639B1 (en) * 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7892894B2 (en) * 2007-09-20 2011-02-22 Stats Chippac Ltd. Method of manufacturing integrated circuit package system with warp-free chip
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9355968B2 (en) * 2014-06-13 2016-05-31 Maxim Integrated Products, Inc. Silicon shield for package stress sensitive devices
JP6597192B2 (ja) * 2015-10-30 2019-10-30 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617637A (ja) * 1984-06-22 1986-01-14 Furukawa Electric Co Ltd:The 半導体
EP0363286B1 (fr) * 1988-09-13 1993-11-10 PECHINEY RECHERCHE (Groupement d'Intérêt Economique régi par l'ordonnance du 23 Septembre 1967) Matériau pour composants électroniques et procédé d'obtention desdits composants
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
JP2590603B2 (ja) * 1990-10-09 1997-03-12 三菱電機株式会社 電子部品塔載用基材

Also Published As

Publication number Publication date
EP0725433A2 (en) 1996-08-07
US5528076A (en) 1996-06-18
EP0725433A3 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
US10825747B2 (en) Semiconductor device package and methods of manufacture thereof
US7061080B2 (en) Power module package having improved heat dissipating capability
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
US5371043A (en) Method for forming a power circuit package
US5256598A (en) Shrink accommodating lead frame
US4783428A (en) Method of producing a thermogenetic semiconductor device
US20010036686A1 (en) Methods of forming an integrated circuit device
US6613607B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
US8242614B2 (en) Thermally improved semiconductor QFN/SON package
US5441918A (en) Method of making integrated circuit die package
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US6184575B1 (en) Ultra-thin composite package for integrated circuits
US6713864B1 (en) Semiconductor package for enhancing heat dissipation
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
US7075174B2 (en) Semiconductor packaging techniques for use with non-ceramic packages
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6696750B1 (en) Semiconductor package with heat dissipating structure
EP1035580A2 (en) Method and structure for integrated circuit package
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP2504465B2 (ja) 半導体装置
KR0137067B1 (ko) 히트싱크 내장형 패키지 제조방법
JP3287327B2 (ja) 半導体樹脂封止パッケージの製造方法