JPH0338057A - フラグレス・リードフレーム、それを用いたパッケージおよび製法 - Google Patents

フラグレス・リードフレーム、それを用いたパッケージおよび製法

Info

Publication number
JPH0338057A
JPH0338057A JP2168588A JP16858890A JPH0338057A JP H0338057 A JPH0338057 A JP H0338057A JP 2168588 A JP2168588 A JP 2168588A JP 16858890 A JP16858890 A JP 16858890A JP H0338057 A JPH0338057 A JP H0338057A
Authority
JP
Japan
Prior art keywords
semiconductor die
leads
lead frame
electrically insulating
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2168588A
Other languages
English (en)
Inventor
L Olson Timothy
ティモシー・エル・オルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0338057A publication Critical patent/JPH0338057A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、−船釣に半導体パッケージに関し、ざらに詳
しくは、熱放散が大幅に改善されるフラグレス・リード
フレーム、パッケージおよび方法に関する。
（従来の技術および発明が解決しようとする課題〉 高密度高速処理集積回路の開発を制限している１つの要
素が封入されたデバイスの熱放散能力であることは、技
術上周知である。通常、熱はプラスチック封入体を通じ
ては容易に放散しない。熱の放散は、封入用のパッケー
ジにおいては、ヒート・スプレッダなどのメタル・スラ
ブをパッケージに追加することによって改善されている
。メタルの追加によって、デバイスの熱放散が改善され
るが、これによって封入体内に応力およびひび割れがざ
らに生じる。これによって良好な組立歩留まりの獲得の
点で、ならびにハンダに対する浸漬および気相に対する
露出などの種々の信頼性要件に耐えるという点で、パッ
ケージの質に欠陥を生じる。
ホーキンスに１９８８年４月２６日付で付与された「レ
ール接続マルチチップ・リードフレーム、方法およびパ
ッケージ」と題する米国特許第４゜７４０．８６８号は
、複数の半導体チップをマウントしてマルチチップ・パ
ッケージを形成できる複数のレールを有するリードフレ
ームを教示している。半導体チップは°、ワイヤポンド
によりレ−ルに電気的に接続され、ざらに、複数のレー
ルはヒートシンクとして機能する。
オオノ他の２つの論文、すなわち、一つは「ＡＳＩＧ汎
用リードフレームの特性」　（電子材料、１９８８年４
月号８５〜９０頁）と題する論文、もう一つは「可変ダ
イ・パッド付きＡＳＩＧ汎用リードフレームの開発」　
（電子情報通信学会、１９８７年１０月２７日、ＳＤＭ
　　８７−１０６゜ＩＣＤ　　８７−６４）は、ＡＳＩ
Ｃ用途向けの汎用リードフレームを開示している。絶縁
ダイ・パッド・テープはリードフレームの内側リード上
に配設され、またＩＣ／ＬＳＩチップは、ダイ・パッド
・テープ上に配設される。チップをリードフレームに接
着する他に、ダイ・パッド・テープは内側リードを固定
して保持する。ダイ・パッド・テープのサイズは、採用
するチップのサイズによって異なる。しかし、最大の熱
放散が得られるようにダイに熱的に接触する内側リード
部分を最大にすることについては、記載されていない。
したがって、本発明の目的は、熱放散の改善を可能にす
るフラグレス・リードフレーム、パッケージおよび方法
を提供することである。
本発明の他の目的は、単一のリードフレームのサイズお
よび構成を種々のサイズの半導体ダイに採用できるフラ
グレス・リードフレーム、パッケージおよび方法を提供
することである。
本発明のさらに他の目的は、組立歩留まりの増加を可能
にするフラグレス・リードフレーム、パッケージおよび
方法を提供することである。
本発明のざらに他の目的は、最終デバイスがはんだに対
する浸漬および気相に対する露出などの信頼性要件に耐
えられるフラグレス・リードフレーム、パッケージおよ
び方法を提供することである。
（１１題を解決するための手段〉 これらおよびその他の目的および利点は、本発明では、
半導体ダイの裏側の表面積の少なくとも５０％が複数の
リードに熱的に結合されるように、複数のリード、なら
びにその上に接着された半導体ダイを有するフラグレス
・リードフレームをその一部に採用している一実施例に
より達成される。
ざらに、半導体ダイは、複数のリードがダイに熱的およ
び電気的に結合されるように、複数のリードの一部また
は全部にワイヤボンディングされている。封入体は、複
数のリードの一部がそこから伸びるように、半導体ダイ
およびリードフレームの周囲に配設される。
（実施例） 第１図はフラグレス・リードフレーム１０の拡大平面図
であり、第２図は第１図のリードフレーム１０を採用し
ている半導体デバイス・パッケージ１２の拡大断面図で
ある。リードフレーム１０は複数のり一ド１４を含む。
半導体ダイ１６（第１図に輪郭を破線で示す）は、電気
絶縁フィルム１８によりリードフレーム１０の複数のリ
ード１４に接合されている。他のフィルムも使用できる
が、好ましい電気絶縁フィルム１８はポリイミドおよび
エポキシである。当業者は、半導体ダイ１６の裏側が複
数のり一ド１４に電気的に接触して短絡を起こさないよ
うにフィルム１８を電気的に絶縁することが重要である
ことを理解すべきである。電気絶縁フィルム１８は、熱
が半導体ダイ１６から、また半導体デバイスのパッケー
ジ１２から複数のり−ド１４に伝達できるように、良質
の熱伝導体でなければならない。電気絶縁フィルム１８
は熱抵抗が最小になるようにできるだけ薄くすることが
望ましい。好適な実施例は、未だウェーハの形態にある
間に半導体ダイ１６の裏側に配設する電気絶縁フィルム
１８を含むが、当業者は、電気絶縁フィルム１８がリー
ドフレーム１０の複数のり一ド１４上に形成され、半導
体ダイ１６をその上に接着できることを理解すべきであ
る。電気絶縁フィルム１８はまた、デバイスがカプセル
に封入されるまで、リードフレーム１０の複数のリード
１４を所定の場所に保持するのに役立つ。
半導体ダイ１６の裏側の表面積の少なくとも５０％が複
数のリード１４に熱的に結合されるように、半導体ダイ
１６は、リードフレーム１０の複数のり一ド１４に付着
されることが重要である。
好適な実施例では、半導体ダイ１６の裏側表面積の少な
くとも７０％が複数のり一ド１４に熱的に結合される。
表面積の少なくとも５０％をカバーするために、複数の
リード１４のすべての部材を、半導体ダイ１６の裏側に
熱的に結合する必要がないことを理解するべきである。
事実、複数のり一ド１４の部材すべてが半導体ダイ１６
の下まで伸びる必要はない。
半導体ダイ１６の裏側表面積の大部分が熱接触している
ため、熱の大半は、電気絶縁フィルム１８を通じてダイ
の裏側から直接、複数のリード１４へと放散し、半導体
デバイス・パッケージ１２から複数のり−ド１４を介し
て放散する。ざらに、半導体ダイ１６の裏側表面積の大
部分が熱接触しているため、熱は、ホット・スポット（
熱が保持される部分）が半導体ダイ１６に形成されない
よう、半導体ダイ１６から均一に放散する。
ここに開示するリードフレーム１０は、これを採用する
半導体パッケージからの主な熱流経路を構成する。従来
のリードフレームを有するパッケージの場合に一般的で
あったプラスチックの封入体を介して熱を伝導すること
に対する依存性は、実質的に減少する。しかし、リード
フレーム１０は、プラスチック塊を介して第２の熱流経
路を改善し、熱の除去はプラスチック表面で行われ、実
質的に対流および放飼によって行う。金属とプラスチッ
クとの比が相対的に高いと、プラスチックの封入体を通
じて熱が効果的かつ均一に拡散する。
本発明によればリードフレームが多様性を有する必要が
なくなる。一種類のリードフレームのサイズおよび構成
が種々のサイズの半導体ダイに採用できるという汎用性
を有する。第１図では、異なるサイズの半導体ダイ１６
Ａおよび１６Ｂの輪郭によって汎用性を示している。さ
らに、単一のリードフレーム１０の同一表面または反対
側表面の上に複数の半導体ダイ１６をマウントすること
もできる。
半導体ダイ１６は、電気絶縁フィルム１８を使用してリ
ードフレーム１０の複数のリード１４にいったんマウン
トされると、次にワイヤボンディング・プロセスによっ
て複数のり−ド１４に電気的に接続される。ワイヤボン
ド２０は半導体ダイ１６の接点から直接複数のり一ド１
４の種々の部材に伸びている。この構成によって、リー
ド１４の一部または全部を半導体ダイ１６に熱的および
電気的に結合することができる。また、半導体ダイ１６
の裏側から複数のリード１４への熱接続が生じる一方で
、ワイヤボンド２０を介して複数のリード１４の全部ま
たは一部への電気的接続が生じる。
ワイヤボンディングがいったん行われると、デバイスは
通常プラスチック製の封入体２２で封入される。この分
野では周知のように、プラスチックの封入体は、複数の
り一ド１４の一部のみがそこから外部へと露出して伸び
るように、半導体ダイ１６およびリードフレーム１６の
周囲に配設される。通常のリードフレームのフラグ周囲
に形成される封入体とは異なり、封入体が複数のリード
１４の部材間に形成される可能性があるため、リードフ
レーム１０はプラスチックの封入体に非常によく結合す
る。ざらに封入体２２は、複数のリード１４が互いに接
触せず、デバイスの動作中に短絡を生じせしめないよう
に、複数のリード１４を適所に保持する。
【図面の簡単な説明】
第１図は、本発明の実施例に従ったフラグレス・す、−
ドフレームの拡大平面図である。 第２図は、第１図のリードフレームを採用する半導体デ
バイス・パッケージの拡大断面図である。 １０、、、リードフレーム、１２゜ バイス・パッケージ、 １４、、、複数のリード、１６．。 １Ｂ、、、電気絶縁フィルム ２０、、、ワイヤボンド、２２．。 半導体デ 半導体ダイ、 封入体

Claims (1)

  1. 【特許請求の範囲】 １、半導体ダイが複数のリードに結合され、それにより
    、前記半導体ダイの裏側表面−積の少なくとも５０％が
    前記複数のリードに熱的に結合され、前記複数のリード
    の一部または全部が前記半導体ダイに熱的および電気的
    に結合されることを特徴とする、複数のリードを有する
    フラグレス・リードフレーム。 ２、当該リードフレームの前記複数のリードとその上に
    配設される半導体ダイとの間に電気絶縁材料が配設され
    ることを特徴とする請求項１記載のリードフレーム。 ３、前記電気絶縁材料によつて、前記半導体ダイが当該
    リードフレームの前記複数のリードに接合されることを
    特徴とする請求項２記載のリードフレーム。 ４、半導体ダイが未だウェーハの形態にある間に半導体
    ダイの裏側に電気絶縁材料が配設されることを特徴とす
    る請求項３記載のリードフレーム。 ５、前記電気絶縁材料がポリイミドまたはエポキシによ
    って構成されることを特徴とする請求項４記載のリード
    フレーム。 ６、一種類のリードフレームのサイズおよび構成が種々
    のサイズの半導体ダイに採用できることを特徴とする請
    求項１記載のリードフレーム。 ７、複数のリードを有するフラグレス・リードフレーム
    ； 前記複数のリードにボンディングされた半導体ダイであ
    って、前記半導体ダイの裏側表面積の少なくとも５０％
    が前記複数のリードに熱的に結合され、前記複数のリー
    ドの一部または全部が前記半導体ダイに熱的および電気
    的に結合される、ところの半導体ダイ；および 前記半導体ダイおよび前記リードフレームの周囲に配設
    された封入体であつて、そこから前記複数のリードの一
    部が伸びている封入体； によって構成されることを特徴とする半導体デバイスパ
    ッケージ。 ８、半導体ダイが電気絶縁材料によつてリードフレーム
    の複数のリードに接合されることを特徴とする請求項７
    記載の半導体デバイス用パッケージ。 ９、半導体ダイが未だウェーハの形態にある間に半導体
    ダイの裏側に電気絶縁材料が配設されることを特徴とす
    る請求項８記載の半導体デバイスパッケージ。 １０、電気絶縁材料がポリイミドまたはエポキシによつ
    て構成されることを特徴とする請求項９記載の半導体デ
    バイスパッケージ。 １１、一種類のリードフレームのサイズおよび構成が種
    々のサイズの半導体ダイに採用できることを特徴とする
    請求項７記載の半導体デバイスパッケージ。 １２、封入体がプラスチックによつて構成されることを
    特徴とする請求項７記載の半導体デバイスパッケージ。 １３、複数のリードを有するフラグレス・リードフレー
    ムを設ける段階； 前記リードフレームの前記複数のリードに半導体ダイを
    接合して、前記半導体ダイの裏側表面積の少なくとも５
    ０％が前記複数のリードに熱的に結合されるようにする
    段階； 前記半導体ダイを前記リードフレームの前記複数のリー
    ドに電気的に接続する段階；および、前記半導体ダイお
    よび前記リードフレームを封入して、前記複数のリード
    の一部が封入体から伸びるようにする段階； によって構成されることを特徴とする半導体デバイスパ
    ッケージの製造方法。 １４、半導体ダイが電気絶縁材料によつてリードフレー
    ムの複数のリードに接合されることを特徴とする請求項
    １３記載の方法。 １５、半導体ダイが未だウェーハの形態にある間に半導
    体ダイの裏側に電気絶縁材料が配設されることを特徴と
    する請求項１４記載の方法。 １６、電気絶縁材料がポリイミドまたはエポキシによつ
    て構成されることを特徴とする請求項１５記載の方法。 １７、一種類のリードフレームのサイズおよび構成が種
    々のサイズの半導体ダイに採用できることを特徴とする
    請求項１３記載の方法。 １８、封入体がプラスチックによつて構成されることを
    特徴とする請求項１３記載の方法。 １９、半導体ダイかリードフレームの複数のリードに直
    接ワイヤボンディングされて電気的に接続されることを
    特徴とする請求項１３記載の方法。
JP2168588A 1989-06-29 1990-06-28 フラグレス・リードフレーム、それを用いたパッケージおよび製法 Pending JPH0338057A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37312889A 1989-06-29 1989-06-29
US373,128 1989-06-29

Publications (1)

Publication Number Publication Date
JPH0338057A true JPH0338057A (ja) 1991-02-19

Family

ID=23471089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2168588A Pending JPH0338057A (ja) 1989-06-29 1990-06-28 フラグレス・リードフレーム、それを用いたパッケージおよび製法

Country Status (3)

Country Link
EP (1) EP0405330A3 (ja)
JP (1) JPH0338057A (ja)
KR (1) KR910001949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (ja) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> 改善された熱放散を備えたｉｃパッケージ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
JPH04120765A (ja) * 1990-09-12 1992-04-21 Seiko Epson Corp 半導体装置とその製造方法
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
DE10146306A1 (de) * 2001-09-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716761A (en) * 1972-05-03 1973-02-13 Microsystems Int Ltd Universal interconnection structure for microelectronic devices
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4740868A (en) * 1986-08-22 1988-04-26 Motorola Inc. Rail bonded multi-chip leadframe, method and package
JPH01161743A (ja) * 1987-12-17 1989-06-26 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (ja) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> 改善された熱放散を備えたｉｃパッケージ

Also Published As

Publication number Publication date
KR910001949A (ko) 1991-01-31
EP0405330A3 (en) 1992-05-06
EP0405330A2 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
US6314639B1 (en) Chip scale package with heat spreader and method of manufacture
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR970005712B1 (ko) 고 열방출용 반도체 패키지
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7221055B2 (en) System and method for die attach using a backside heat spreader
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
KR0178623B1 (ko) 반도체 장치
US5822848A (en) Lead frame having a detachable and interchangeable die-attach paddle
US6627990B1 (en) Thermally enhanced stacked die package
US20050248038A1 (en) Chip scale package with heat spreader
JPH03268351A (ja) 半導体装置
US6168975B1 (en) Method of forming extended lead package
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH04207061A (ja) 半導体装置
US7579680B2 (en) Packaging system for semiconductor devices
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP3267671B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH11163229A (ja) 半導体装置およびその製造方法
JPS60110145A (ja) 樹脂封止型半導体装置
JPH0697323A (ja) 半導体集積回路装置
JP2003007967A (ja) 半導体装置およびその製造方法並びに実装構造体