KR0178623B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR0178623B1
KR0178623B1 KR1019950034834A KR19950034834A KR0178623B1 KR 0178623 B1 KR0178623 B1 KR 0178623B1 KR 1019950034834 A KR1019950034834 A KR 1019950034834A KR 19950034834 A KR19950034834 A KR 19950034834A KR 0178623 B1 KR0178623 B1 KR 0178623B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
bed
resin
heat sink
tape
Prior art date
Application number
KR1019950034834A
Other languages
English (en)
Inventor
마시히꼬 호리
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Application granted granted Critical
Publication of KR0178623B1 publication Critical patent/KR0178623B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 방열판을 설치하여 이루어진 수지 밀봉형 반도체 장치에 있어서, 방열 특성을 손상시키지 않고 본딩의 접합성을 비약적으로 향상시킬 수 있도록 하는 것을 가장 주요한 특징으로 한다.
예를 들면, 반도체 칩(11)이 탑재되는 베드(13)의 외측에 간극을 갖고 방열판(14)를 배치한다. 디프레스에 의해 연결 핀(15)를 구부려서 방열판(14)를 베드(13)보다 높은 위치에 배치한다. 이 방열판(14)의 하면에 열 가소성 테이프(16)에 의해 리드 프레임(17)을 고착한다. 그리고, 상기 내부 리드(17a)와 칩(11) 위의 전극 패드(11a)를 Au 와이어(18)을 통하여 각각에 접속한 후에 주위를 수지(19)로 밀봉하는 구성으로 되어 있다. 이와 같이, 내부 리드(17a)의 본드점의 바로 아래에 열 가소성 테이프(16)을 배치하지 않는 구성으로 하여 절연 테이프의 영향을 받지 않고 안정된 본딩이 가능해진다.

Description

반도체 장치
제1도는 본 발명의 일실시예에 관한 수지 밀봉형 반도체 장치(QFP타입)의 개략을 도시한 구성도.
제2도는 방열판을 수지의 상면(上面)에서 노출시키도록 구성한 경우를 예로 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제3도는 베드를 수지의 하면(下面)에서 노출시기도록 구성한 경우를 예로 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제4도는 베드 및 방열판을 각각 수지의 표면에서 노출시키도록 구성한 경우를 예로 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제5도는 리드 프레임을 방열판의 상면에 접착하도록 구성한 경우를 예로 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제6도는 리드 프레임을 방열판의 상면에 접착하도록 구성한 경우의 다른 예를 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제7도는 방열판과 베드를 도일 평면상에 배치하도록 구성한 경우를 예로 도시한 수지 밀봉형 반도체 장치의 개략 단면도.
제8도는 본 발명의 다른 실시예에 관한 수지 밀봉형 반도체 장치(DIP 타입)의 개략을 도시한 구성도.
제9도는 수지 밀봉형 반도체 장치(SIP 타입)의 개략으로 도시한 구성도.
제10도는 종래 기술과 그 문제점을 설명하기 위해 도시한 수지 밀봉형 반도체 장치의 단면도.
제11도는 열 강화성 테이프를 이용한 경우를 예로 수지 밀봉형 반도체 장치의 제조 프로세스를 설명하기 위한 플로우차트.
제12도는 열 가소성 테이프를 이용한 경우를 예로 수지 밀봉형 반도체 장치의 제조 프로세스를 설명하기 위해 도시한 플로우차트.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩(반도체 소자) 11a : 전극 패드
13 : 베드(소자 탑재부) 14 : 방열판
15 : 연결 핀 16 : 절연 테이프(열 가소성 테이프)
17 : 리드 프레임 18 : Au 와이어
19 : 수지(밀봉체)
본 발명은 예를 들면, 방열판을 설치하여 이루어지는 반도체 장치에 관한 것으로, 특히 고출력으로 대형의 반도체 소자의 탑재에 적합한 수지 밀봉형 반도체 장치에 사용되는 것이다.
종래, 먼지 등으로부터 보호하기 위해 반도체 칩을 수지로 밀봉하여 이루어지는 수지 밀봉형 반도체 장치가 실용화되고 있다. 또, 이런 종류의 수지 밀봉형 반도체 장치에 있어서는 밀봉된 반도체 칩의 열 방산(放散)을 목적으로 방열판을 설치한 장치도 개발되고 있다.
제10도는 열 방산성의 향상을 도모한 수지 밀봉형 반도체 장치의 하나의 구성 예를 도시한 것이다.
상기 반도체 장치의 경우 반도체 칩(1)은 다이본드 페이스트(2)에 의해 베드(방열판;3) 위에 다이본드된다. 베드(3) 위에는 절연 테이프(4)를 통하여 리드 프레임(5)의 내부 리드(5a)가 접착된다. 절연 테이프(4)로서는 예를 들면 열 경화성 테이프 또는 고 글래스 전이 온도점을 갖는 열 가소성 테이프가 이용된다. 베드(3) 및 리드 프레임(5)는 열 전도성이 양호한 구리(Cu)로 형성되어 있다.
그리고, 반도체 칩(1)의 전극과 리드 프레임(5)의 내부 리드(5a)가 금(Au) 와이어(6)에 의해 본딩 접속되고 그 주위가 수지(7)에 의해 패키징되어 있다. 리드 프레임(5)의 외부 리드(5b)는 도시한 바와 같이 패키징 후에 소정의 형상으로 포밍된다.
이와 같은 구성의 수지 밀봉형 반도체 장치에서는 반도체 칩(1)로부터 발생하는 열은 방열판을 겸용하는 베드(3)에 접착된 리드 프레임(5)를 거쳐 외부로 방산 된다.
그러나, 상기한 구성의 수지 밀봉형 반도체 장치의 경우 베드(3) 위에 절연 테이프(4)에 의해 내부 리드(5a)가 접착되어 있기 때문에 다음과 같은 문제점이 있었다.
예를 들면, 상기 절연 테이프(4)가 열 경화성 테이프인 경우 제11도에 도시한 바와 같이 리드 프레임(5)를 베드(3)에 접착한 후에 가열에 의해 테이프를 경화시켜야만 하므로 테이프 큐어의 공정이 필요해진다. 상기 테이프 큐어시에는 테이프로부터 외부 가스가 발생하기 때문에, 상기 외부 가스가 내부 리드(5a)에 부착함으로써 금 와이어(6)과 내부 리드(5a)의 본딩성을 현저하게 저하시킨다는 결점이 있었다.
내부 리드(5a)에 부착된 외부 가스는 테이프 큐어 후의 세정에 의해 제거할 수 있다. 그러나, 세정을 위한 공정이 하나 증가하면 그만큼 비용이 상승한다.
마찬가지로, 다이본드 페이스트(2)의 큐어 공정에서도 테이프로부터의 외부 가스에 의해 내부 리드(5a)는 오염된다. 통상, 테이프 큐어 후에 페이스트(2)의 큐어 공정이 있고, 이 큐어 시에 테이프로부터 외부 가스가 발생하여 내부 리드(5a)에 부착한다. 그러나, 이 때 부착한 가스는 반도체 칩(1)에의 데미지를 배려하면 세정에 의해 제거할 수 없다.
한편, 절연 테이프(4)에 열 가소성 테이프를 이용한 경우 제12도에 도시한 바와 같이 열 가소성 테이프는 고온에서 연화시켜 베드(3)과 리드 프레임(5)를 접착한 후, 상온에서의 경화에 의해 서로를 고착시키므로 큐어 공정은 필요없다. 따라서, 외부 가스에 의한 내부 리드(5a)의 오염은 열 경화성 테이프에 비하면 문제 되지 않는다. 이와 같이, 열 가소성 테이프인 경우에는 큐어나 세정 공정이 불필요하게 되어 열 경화성 테이프를 이용하는 경우보다 제조 프로세스에 있어서의 공정수를 삭감할 수 있다.
그런데, 일반적으로 이용되는 열 가소성 테이프는 본딩시에 가해지는 온도에 의해 용이하게 연화되어 베드(3)과 내부 리드(5a)의 접착을 불안정하게 하는 결함이 있었다.
즉, 와이어 본딩시에는 베드(3)의 하부에 열원(도시하지 않음)이 놓이고, 내부 리드(5a)가 금 와이어(6)과의 접합을 위한 합금화에 적합한 온도로 유지되도록 되어 있다. 열 가소성 테이프는 금 와이어(6)과 내부 리드(5a)를 본딩 접속하는 접합점(2-nd 본드점)의 바로 아래에 있기 때문에 본딩시의 온도에 의해 연하되면 본딩시에 걸리는 위로부터의 힘에 의해 내부 리드(5a)의 위치를 유지할 수 없게 되고, 이것이 본딩성을 저하시키는 원인이 되었다.
본딩시의 온도보다 더욱 높은 온도에서 연화하는 열 가소성 테이프를 사용하는 것도 생각할 수 있으나, 이 경우 매우 높은 온도에서 접착을 행해야만 한다. 이 때문에, 테이프의 팽창이 커지고, 상온에 의해 경화할 때 리드 프레임(5)의 휘어짐이 발생하는 결과로 된다.
또, 본딩시의 온도를 낮게 한 경우에는 접합시의 합금화의 상태가 나빠지고, 결국은 금 와이어(6)과 내부 리드(5a)의 본딩성을 저하시키게 된다.
어떤 경우에나 구조상 2-nd 본드점에의 열원으로부터의 열의 전달(효율)이 열화되어 있다. 예를 들면, 베드(3)과 내부 리드(5a)의 사이에는 절연 테이프(4)가 존재하기 때문에, 베드(3)의 아래에 놓인 열원으로부터의 열이 내부 리드(5a) 매우 전달되기 어려운 구조로 되어 있어 본딩성의 확보에는 구조적으로 불리하게 되어 있다.
상기한 바와같이 종래에는 2-nd 본드점의 바로 아래에 절연 테이프가 있기 때문에 와이어 본딩의 접합성이 나쁘다는 문제가 있었다.
그래서, 본 발명은 방열 특성을 손상시키지 않고 접합성을 향상시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해 본 발명의 반도체 장치에서는 전극을 갖는 반도체 소자와, 상기 소자가 탑재되는 소자 탑재부와, 이 탑재부의 외측에 간극을 갖고 배치되고, 부분적으로 상기 탑재부에 연결되는 방열부와, 이 방열부의 일면에 고착되고 선단부가 상기 탑재부와 상기 방열부 사이의 간극에 연재되어 상기 반도체 소자의 전극과 와이어 본딩 접속되는 리드 배선과, 이 리드 배선의 상기 본딩점을 포함하여 상기 반도체 소자를 밀봉하는 밀봉체로 구성되어 있다.
본 발명은 상기한 수단에 의해 본딩에 유리한 구조로 할 수 있기 때문에, 절연 테이프의 영향을 받지 않고 안정적으로 본딩할 수 있도록 되는 것이다.
이하, 본 발명의 일실시예에 관하여 도면을 참조하여 설명한다.
제1도는 본 발명에 관한 수지 밀봉형 반도체 장치를 QFP(Quad Flat Package)타입을 예로 도시한 것이다. 또한, 제1(a)도는 내부를 투시하여 나타내는 수지 밀봉형 반도체 장치의 평면도이고, 제1(b)도는 제1(a)도에 있어서의 A-A'선을 따른 개략 단면도이다.
즉, 상기 반도체 장치의 경우 반도체 칩(11)은 다이본드 페이스트(12)에 의해 베드(13) 위에 다이본드된다. 반도체 칩(11)은 대략 정방 형상으로 되고, 그 표면에는 각 변을 따라 복수의 전극 패드(11a)가 배치되어 있다. 베드(13)에는 이에 부분적으로 연결되는 방열판(14)가 설치되어 있다.
예를 들면 베드(13) 및 방열판(14)는 열 전도성이 양호한 구리(Cu)판을 이용하여 일체로 형성되어 있다. 이 경우, Cu판의 에칭 또는 블랭킹에 의해 베드(13)은 상기 반도체 칩(11)보다 약간 큰 대략 정방 형상으로, 방열판(14)는 상기 베드(13)의 주위를 둘러싸는 틀 모양으로 각각 형성되고, 상호가 연결 핀(15)로 대각선상으로 연결되어 있다. 즉, 베드(13)과 방열판(14)는 각 변의 상호 간이 각각 대략 다이() 형상의 개구분만큼 이간 배치되어 있다. 그리고, 디프레스에 의해 연결 핀(15) 부분이 구부려져 방열판(14)는 베드(13)의 위쪽에 단차를 갖고 상이한 평면에 배치되어 있다.
상기 방열판(14)의 하면에는 절연 테이프(16)을 통하여 리드 프레임(17)이 접착된다. 리드 프레임(17)은 내부 리드(17a)와 외부 리드(17b)로 이루어진 복수의 리드 배선으로 형성된다. 리드 프레임(17)의 각 리드 배선은 상기 반도체 칩(11)의 전극 패드(11a)의 각각에 대응하여 설치되고, 내부 리드(17a)의 각각이 상기 베드(13) 및 방열판(14)의 상호와 상기 연결 핀(15)의 사이에서의 대략 다이 형상의 개구 내에 돌출되어 있다. 외부 리드(17b)측은 각 리드 배선의 상호가 접속되어 일체적으로 형성되어 있다. 상기 절연 테이프(16)으로서는 예를 들면 고 글래스 전이 온도점을 갖는 열 가소성 테이프가 이용된다.
리드 프레임(17)의 각 내부 리드(17a)는 금(Au) 와이어(18)에 의해 반도체 칩(11)의 각 전극 패드(11a)와 전기적으로 접속된다. 상기 금 와이어(18)을 이용한 본딩 접속은 예를 들면 내부 리드(17a)를 포함하는 베드(13) 아래에 열원(도시하지 않음)이 놓이고, 내부 리드(17a)의 각각이 금 와이어(18)과의 접합을 위한 합금화에 적합한 온도로 유지된 상태에서 행해진다. 이 경우, 각 내부 리드(17a)의 하면을 상기 베드(13)의 하면과 대략 일치시켜 둠으로써 절연 테이프(16)을 통하지 않고 열원으로부터의 열을 내부 리드(17a)에 바로 전달할 수 있게 된다. 이에 따라, 내부 리드(17a) 상의 2-nd 본드점에의 열원으로부터의 열의 전달을 효율이 양호한 것으로 할 수 있는 등, 본딩성의 확보에는 구조적으로 유리한 것으로 되어 있다.
게다가 2-nd 본드점의 바로 아래에는 아무 것도 없고 즉, 내부 리드(17a)의 아래에는 절연 테이프(16)이 존재하지 않기 때문에, 본딩시의 온도에 의해 열 가소성 테이프가 연화되었다고 해도 이에 띠라 본딩성이 저하되는 일도 없다.
반도체 칩(11)은 상기 2-nd 본드점을 포함하여 그 주위가 수지(19)에 의해 패키징되어 있다. 상기 패키징은 예를 들면 도시하지 않은 금형에 의해 상기 2-nd 본드점을 포함하는 반도체 칩(11)의 상하가 지지되고, 그 금형의 캐비티 내에 응용된 수지(19)가 유입된다. 그리고, 상기 수지(19)가 충분히 경화한 후에 금형을 떼어 냄으로써 행해진다.
리드 프레임(17)의 외부 리드(17b)는 패키징 후에 일괄하여 소정의 형상으로 포밍되고 다시 개개의 리드 단자로 전환된다.
다음으로, 상기한 구성의 수지 밀봉형 반도체 장치의 제조 프로세스에 관해 간단히 설명한다.
수지 밀봉형 반도체 장치를 제조할 때에는 미리 Cu판의 에칭 또는 블랭킹에 의해 일체로 형성되고, 디프레스에 의해 단차가 생긴 베드(13)과 방열판(14), Cu판의 에칭 또는 블랭킹에 의해 일체로 형성된다. 내부 리드(17a) 및 외부 리드(17b)만으로 이루어진 리드 프레임(17) 및 웨이퍼 상에 형성되어 다이싱으로 잘라낸 반도체 칩(11)이 각각 준비된다.
우선, 베드(13)과 일체로 설치된 방열판(14)의 그 하면의 각각에 리드 프레임(17)이 절연 테이프(16)을 통하여 접착된다. 이 경우, 열 가소성 테이프를 고온으로 연화시켜 방열판(14)와 내부 리드(17a)를 접합시킨 후에 상온에서의 열 가소성 테이프의 경화에 의해 상호 고착된다.
그리고, 웨이퍼에서 각각으로 잘라낸 반도체 칩(11)이 베드(13) 상에 다이본딩 페이스트(12)를 통하여 탑재된다. 상기 반도체 칩(11)은 상기 다이본딩 페이스트(12)의 큐어가 행해짐으로서 베드(13)상에 고착된다.
이 후에, 베드(13) 아래에 놓인다. 열원으로부터의 열에 의해 내부 리드(17a)가 합금화에 적합한 온도로 유지된 상태에서 와이어 본딩이 행해지고, Au 와이어(18)에 의해 반도체 칩(11)의 전극 패드(11a)와 내부 리드(17a)가 각각에 접속된다.
그 후에, 베드(13) 상에 다이본드된 반도체 칩(11)은 다음 단의 몰드 공정으로 보내지고, 그 주위가 수지(19)에 의해 패키징된다. 그리고, 상기 패키징 후에 리드 프레임(17)의 외부 리드(17b)가 소정의 형상으로 포밍되고, 다시 리드 단자마다 잘라냄으로써 제1도에 도시한 수지 밀봉형 반도체 장치가 제조된다.
상기한 바와 같이, 와이어 본딩에 있어서 유리한 구조로 되어 있다.
즉, 방열판의 하면에 내부 리드를 고착시키도록 구성하여 방열판이 내부 리드의 상면에 배치된 구조로 하고 있다. 이에 따라, 내부 리드 상의 2-nd 본드점 아래에는 와이어 본딩의 본딩성을 해치는 테이프가 없게 되어, 내부 리드에 열원으로부터의 열을 직접 전달할 수 있게 되는 등, 절연 테이프의 영향을 받지 않고 안정된 본딩이 행해지게 된다. 따라서, 방열 특성을 손상시키지 않고 본딩성을 비약적으로 향상시킬 수 있도록 한 것이다.
게다가, 베드와 내부 리드의 접착성을 유지하기 위해, 예를 들면 내부 리드의 오염의 원인이 되는 외부 가스를 발생하는 열 경화성 테이프 또는 고 글래스 정이 온도점(tg = 240℃ 이상)의 높은 열 가소성 테이프를 일부러 사용할 필요는 없다. 이 때문에, 절연 테이프로서 사용 가능한 테이프의 제약을 완화시킬 수 있고, 테이프 선택의 자유도를 넓힐 수 있게 된다.
또한, 상기 실시예에서는 반도체 칩(11)로부터 발생하는 열이 베드(13), 연결핀(15), 방열판(14), 절연 테이프(16) 및 리드 프레임(17)을 거쳐 외부로 방산되도록 구성했으나, 이에 한정되지 않고 예를 들면 제2도, 제3도, 제4도에 각각 도시한 바와 같이 보다 큰 냉각 효과를 얻을 수 있도록 구성할 수 있다.
이와 관련하여, 제2도에는 방열판(14)를 수지(19)의 상면에서 노출시키도록 구성해서 이루어진 수지 밀봉형 반도체 장치의 대략 단면이 제3도에는 베드(13)을 수지(19)의 하면에서 노출시키도록 구성하여 이루어진 수지 밀봉형 반도체 장치의 대략 단면도가 제4도에는 베드(13) 및 방열판(14)를 각각 수지(19)의 표면에서 노출시키도록 구성하여 이루어진 수지 밀봉형 반도체 장치의 대략 단면이 각각 도시되어 있다.
또, 리드 프레임(17)은 방열판(14)의 하면에 접착하는 경우에 한정되지 않고 예를 들면 제5도, 제6도에 각각 도시한 바와 같이 리드 프레임(17)을 방열판(14) 상면에 접착하도록 구성할 수도 있다.
이와 관련하여, 제5도에는 방열판(14)를 베드(13)의 아래쪽에 단차를 갖고 배치하고, 이 베도(13)의 하면에 다이본드된 반도체 칩(11)의 전극 패드(11a)와 방열판(14)의 상면에 절연 테이프(16)을 통하여 접착된 리드 프레임(17)의 내부 리드(17a)를, 각각 Au 와이어(18)로 접속하도록 구성해서 이루어진 수지 밀봉형 반도체 장치의 대략 단면이 제6도에는 방열판(14)를 베드(13)의 아래쪽에 단차를 갖게 배치하고, 상기 베드(13)의 상면에 다이본드된 반도체 칩(11)의 전극 베드(11a)와 방열판(14)의 상면에 절연 테이프(16)을 통하여 접착된 리드 프레임(17)의 내부 리드(17a)를, 각각 Au 와이어(18)로 접속하도록 구성해서 이루어진 수지 밀봉형 반도체 장치의 대략 단면이 각각 되시되어 있다.
또, 예를 들면 제7도에 도시한 바와 같이 방열판(14)를 베드(13)과 같은 평면에 배치하고, 상기 베드(13)의 상면에 다이본드된 반도체 칩(11)의 전극 패드(11a)와 방열판(14)의 하면에 절연 테이프(16)을 통하여 접착된 리드 프레임(17)의 내부 리드(17a)를, 상기 방열판(14) 및 베드(13)의 상호 개구면 내에 각각 Au 와이어(18)로 접속하도록 구성할 수도 있다.
또, QFP 타입의 수지 밀봉형 반도체 장치에 한정되지 않고 예를 들면 제8도에 도시한 DIP(Dual In-line Package) 타입이나 제9도에 도시한 SIP(Single In-line Package) 타입 등 각종 수지 밀봉형 반도체 장치에의 적용이 가능하다.
이들 DIP 타입이나 SIP 타입의 수지 밀봉형 반도체 장치의 경우에도 베드(13)이나 방열판(14)를 각각 수지(19)의 표면에서 노출시키도록 구성하여 보다 큰 냉각 효과를 얻을 수 있도록 할 수 있다.
마찬가지로, 리드 프레임(17)을 방열판(14)의 상면에 접착하는 구성으로 할 수도 있다.
또, 상기한 어떤 장치의 경우에나 베드와 방열판을 일체적으로 형성하여 이루어진 경우에 한정되지 않고, 예를 들면 베드와 방열판을 별개로 형성하고, 양자를 열전도성이 높은 부재를 통하여 접합하는 구성으로 해도 좋다.
마찬가지로, 본딩을 위한 열원은 내부 리드를 포함하는 베드 아래에 배치하는 경우에 한정되지 않고 내부 리드 위의 2-nd 본드점에 확실히 열이 전달되도록 적어도 내부 리드 아래에 배치되는 것이면 좋다.
또, 각 부의 사이즈 및 베드(13)에 대하여 방열판(14)를 배치하는 위치 등은 탑재하는 반도체 칩(11)의 형상이나 사이즈, 구성하는 수지 밀봉형 반도체 장치에 따라 적절하게 변경 가능한 것은 물론이다.
그 외에, 본 발명의 요지를 변경하지 않는 범위에서 각종 변형 실시가 가능한 것은 물론이다.
또한, 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
이상 상술한 바와 같이 본 발명에 따르면 방열 특성을 손상시키지 않고 접합성을 향상시키는 것이 가능한 반도체 장치를 제공할 수 있다.

Claims (6)

  1. 전극을 갖는 반도체 소자(11), 상기 소자가 탑재되는 소자 탑재부(13), 상기 탑재부의 외측에 간극을 갖고 배치되며, 부분적으로 상기 탑재부에 연결되는 방열부(14), 상기 방열부의 일면에 고착되고, 선단부가 상기 탑재부와 상기 방열부 사이의 간극에 연재되어 상기 반도체 소자의 전극과 와이어 본딩 접속되는 리드 배선(17) 및 상기 리드 배선의 상기 본딩점을 포함하여 상기 반도체 소자를 밀봉하는 밀봉체(19)를 구비한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 방열부(14)는 상기 소자 탑재부와 상이한 평면에 위치하여 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 리드 배선(17)의 하면과 상기 소자 탑재부의 하면이 대략 일치하는 것은 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 소자 탑재부(13)은 상기 밑봉체의 외부로 노출되어 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 방열부(14)는 상기 밀봉체의 외부로 노출되어 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 리드 배선(17)은 열 가소성 테이프를 이용하여 상기 방열부의 일면에 고착되는 것을 특징으로 하는 반도체 장치.
KR1019950034834A 1994-10-12 1995-10-11 반도체 장치 KR0178623B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6246080A JPH08111491A (ja) 1994-10-12 1994-10-12 半導体装置
JP94-246080 1994-10-12

Publications (1)

Publication Number Publication Date
KR0178623B1 true KR0178623B1 (ko) 1999-03-20

Family

ID=17143188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034834A KR0178623B1 (ko) 1994-10-12 1995-10-11 반도체 장치

Country Status (3)

Country Link
US (1) US5583371A (ko)
JP (1) JPH08111491A (ko)
KR (1) KR0178623B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431501B1 (ko) * 1997-06-05 2004-10-02 삼성전자주식회사 고전력 패키지 구조 및 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US6166446A (en) * 1997-03-18 2000-12-26 Seiko Epson Corporation Semiconductor device and fabrication process thereof
KR100505838B1 (ko) * 1997-03-18 2005-10-21 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP3003638B2 (ja) * 1997-08-05 2000-01-31 日本電気株式会社 半導体装置、その製造方法
KR100585583B1 (ko) * 1998-07-23 2006-07-25 삼성테크윈 주식회사 반도체 팩키지 및 그 제조방법
TW428295B (en) 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
SG120879A1 (en) 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
SG114585A1 (en) 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
US11682609B2 (en) * 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2501246B2 (ja) * 1991-01-21 1996-05-29 株式会社東芝 半導体装置
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431501B1 (ko) * 1997-06-05 2004-10-02 삼성전자주식회사 고전력 패키지 구조 및 제조 방법

Also Published As

Publication number Publication date
US5583371A (en) 1996-12-10
JPH08111491A (ja) 1996-04-30

Similar Documents

Publication Publication Date Title
KR0178623B1 (ko) 반도체 장치
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US6764880B2 (en) Semiconductor package and fabricating method thereof
US5804469A (en) Semiconductor device and method for producing a semiconductor device
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
JPH07169882A (ja) モールドされた集積回路パッケージ
JP2001313363A (ja) 樹脂封止型半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6677665B2 (en) Dual-die integrated circuit package
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
US5783466A (en) Semiconductor device and method of manufacturing the same
JPH0455341B2 (ko)
US20130256920A1 (en) Semiconductor device
JPH0322544A (ja) 半導体装置
EP0405330A2 (en) Flagless leadframe, package and method
US6538303B1 (en) Lead frame and semiconductor device using the same
JP3894749B2 (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP3356566B2 (ja) 半導体パッケージ及びその実装方法
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP6887476B2 (ja) 半導体パワーモジュール
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR0167281B1 (ko) 비엘피 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee