KR100426330B1 - 지지 테이프를 이용한 초박형 반도체 패키지 소자 - Google Patents

지지 테이프를 이용한 초박형 반도체 패키지 소자 Download PDF

Info

Publication number
KR100426330B1
KR100426330B1 KR10-2001-0042792A KR20010042792A KR100426330B1 KR 100426330 B1 KR100426330 B1 KR 100426330B1 KR 20010042792 A KR20010042792 A KR 20010042792A KR 100426330 B1 KR100426330 B1 KR 100426330B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
support tape
active surface
bonding
ultra
Prior art date
Application number
KR10-2001-0042792A
Other languages
English (en)
Other versions
KR20030006844A (ko
Inventor
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0042792A priority Critical patent/KR100426330B1/ko
Priority to US10/058,123 priority patent/US6498389B1/en
Publication of KR20030006844A publication Critical patent/KR20030006844A/ko
Application granted granted Critical
Publication of KR100426330B1 publication Critical patent/KR100426330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 패키지 소자는 다이 패드 대신에 필름형 접착 지지 테이프를 사용하며, 반도체 칩과, 이 칩의 전극 패드와 전기적으로 연결되고, 활성면과 높이가 동일한 상부면을 갖는 내부 리드를 포함하는 리드 프레임과, 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 복수의 본딩 와이어와, 반도체 칩, 지지 테이프, 본딩 와이어를 보호하는 성형 몸체를 포함한다. 내열성 지지 테이프는 내부 리드의 상부면과 반도체 칩의 활성면에 부착되어 내부 리드와 반도체 칩을 지지하는데, 지지 테이프는 본딩 와이어가 접속되는 칩의 전극 패드와 내부 리드의 본딩부를 개방하는 전극 패드 개방 영역과 본딩부 개방 영역을 포함하며, 성형 몸체는 칩의 밑면과 일치하며, 칩의 밑면은 성형 몸체로부터 노출되어 있고, 지지 테이프의 전극 패드 개방 영역은 각각의 전극 패드에 대해 개별적으로 형성될 수도 있고, 복수의 전극 패드 열 전체에 대해 일체형으로 형성될 수도 있다. 지지 테이프는 반도체 칩의 활성면을 부분적으로 노출시켜 상기 노출된 부분이 성형 몸체와 직접 접촉되도록 하는 활성면 개방 영역을 포함할 수도 있다. 내부 리드는 칩의 모든 옆면 둘레에 배치되어 있고, 지지 테이프는 칩의 전극 패드와 제1 복수의 본딩 와이어와 전기적으로 연결되는 제1 본딩부와 내부 리드와 제2 복수의 본딩되는 제2 본딩부 및 제1 본딩부와 제2 본딩부를 전기적으로 연결하는 배선 패턴을 포함한다.

Description

지지 테이프를 이용한 초박형 반도체 패키지 소자{Ultra-Thin Semiconductor Package Device Using a Support Tape}
본 발명은 반도체 패키지 기술에 관한 것으로서, 좀 더 구체적으로는 필름형 접착성 지지 테이프를 이용한 두께 0.5㎜의 초박형 반도체 패키지에 관한 것이다.
디지털 카메라나 엠피3 플레이어(MP3 player), HPC (Handheld Personal Computer), PDA (Personal Digital Assistants), 휴대폰 등과 같은 다양한 휴대용 전자 기기의 보급이 확대되면서 반도체 패키지 소자의 소형화 및 박형화 요구가 점점 더 높아지고 있다.
도 1은 종래 리드 프레임을 사용한 반도체 패키지 소자(10)의 구조를 나타내는 단면도이다. 패키지 소자(10)는 반도체 칩(1)과 리드 프레임(2)을 포함한다. 리드 프레임(2)은 반도체 칩(1)이 접착제(5)에 의해 부착되는 다이 패드(3)와 복수의 리드(4)를 포함한다. 리드(4)는 반도체 칩(1)과 본딩 와이어(6)에 의해 연결되며, 성형 몸체(7)에 의해 보호되는 내부 리드(4a)와 성형 몸체(7)로부터 노출되어 패키지(10)를 외부 소자에 실장하기에 적합한 형태를 한 외부 리드(4b)를 포함한다.
이러한 구조의 종래 패키지(10)에서 패키지 전체 두께는 반도체 칩(1)의 두께, 다이 패드(3)의 두께, 접착제(5)의 두께, 본딩 와이어(6)의 루프(loop) 또는 높이에 의해 결정된다. 8인치 웨이퍼로부터 제조된 반도체 칩(1)의 두께가 보통 300㎛이고, 접착제는 50㎛, 와이어 루프는 80~100㎛, 다이 패드는 100~150㎛인데, 반도체 칩(1) 상하의 성형 몸체(7)의 두께와 외부 리드(4b)의 여유분(stand-off)까지 고려하면 0.5㎜ 이하의 초박형 패키지를 구현하는 것은 불가능하다.
도 2는 종래 LOC (Lead-On-Chip) 구조로 된 반도체 패키지 소자의 단면도이다. 도 2에 나타낸 패키지(20)는 반도체 칩(11)의 활성면 중앙 영역에 전극 패드가 형성되어 있고, 활성면 주변 영역에 리드(14)의 내부 리드(14a)가 직접 부착되는 구조이다. 리드(14)가 칩 위로 올라오는 구조이기 때문에, LOC라 한다. 내부 리드(14a)는 접착제(13)에 의해 칩 표면에 부착되며, 내부 리드(14a)와 칩 전극 패드는 본딩 와이어(16)에 의해 전기적으로 연결된다. 반도체 칩(11), 내부 리드(14a), 본딩 와이어(16)는 성형 몸체(17)에 의해 보호된다.
도 2의 패키지(20)는 도 1의 패키지(10)와 달리 다이 패드의 역할을 내부 리드가 수행하지만, 내부 리드 위의 와이어 루프를 고려해야 하기 때문에, 패키지 전체 두께를 줄이는 데에는 거의 효과가 없다.
이러한 종래 구조의 반도체 패키지를 박형화하기 위해서는 반도체 칩의 두께를 줄이고 리드 프레임을 얇게 하는 방법이 있다. 반도체 칩은 웨이퍼를 예컨대, 후면 연마(wafer back-lapping)하여 그 두께를 100~150 ㎛ 범위까지 줄일 수 있다. 그러나, 반도체 집적회로 칩의 두께를 줄이는 것은 웨이퍼 취급을 어렵게 만들고,웨이퍼 파손이나 칩 파손 가능성이 커진다는 단점이 있다. 웨이퍼, 즉 반도체 칩을 형성하는 주요 재질이 경도가 취약한 실리콘인 점을 감안하면 이러한 단점은 당연한 것이다. 특히, 반도체 제품의 수율을 높이기 위해 웨이퍼의 직경이 12인치로 증가하는 기술적 추세를 고려할 때 칩의 두께를 줄이는 데에는 한계가 있다.
한편, 리드 프레임의 두께를 지나치게 얇게 하면, 조립 공정 도중에 리드 프레임이 쉽게 파손되어 조립 공정의 생산성이 떨어질 수 있다. 현재, 리드 프레임의 두께는 리드 프레임의 취급 가능성, 외부 리드의 절곡성(formability) 등을 고려할 때, 100㎛가 그 한계인 것으로 알려져 있다.
또한, 패키지 소자의 두께를 줄이기 위해 새로운 조립 기술 예컨대, CSP(chip scale package) 기술을 사용할 수도 있지만, 이것은 이미 사용하고 있는 플라스틱 패키지 조립 장비들을 교체해야 하는 등의 비용 증가를 수반한다.
따라서, 본 발명의 목적은 플라스틱 패키지 기술을 이용하면서 두께가 얇은 반도체 패키지 소자를 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩의 두께나 리드 프레임의 두께를 적정한 크기로 유지하면서도 전체 두께가 0.5㎜ 이하인 반도체 패키지 소자를 제공하는 것이다.
도 1은 종래 리드 프레임을 이용한 반도체 패키지 소자의 구조를 나타내는 단면도.
도 2는 종래 LOC (Lead-On-Chip) 구조로 된 반도체 패키지 소자의 단면도.
도 3은 본 발명에 따른 초박형 반도체 패키지 소자의 단면도.
도 4a 내지 도 4e는 본 발명에 따른 초박형 반도체 패키지 소자를 제조하는 과정을 설명하기 위한 부분 단면도.
도 5는 본 발명의 초박형 반도체 패키지 소자에 사용되는 지지 테이프의 일례에 따른 구조를 나타내는 부분 평면도.
도 6은 본 발명의 초박형 반도체 패키지 소자에 사용되는 지지 테이프의 다른 예에 따른 구조를 나타내는 부분 평면도.
도 7a와 도 7b는 본 발명의 다른 실시예에 따른 초박형 반도체 패키지 소자의 구조를 나타내는 부분 절단 평면도 및 부분 단면도이다.
<도면의 주요 부호에 대한 설명>
30: 반도체 칩 32: 전극 패드(electrode pad)
34: 칩 활성면(active surface) 36: 칩 밑면
40: 리드 프레임 리드 42: 내부 리드
44: 외부 리드 50: 지지 테이프
52: 전극 패드 개방 영역 54: 본딩부 개방 영역
60: 본딩 와이어 70: 패키지 성형 몸체
100: 초박형 반도체 패키지 소자
본 발명에 따른 반도체 패키지 소자는 리드 프레임 다이 패드 대신에 내열성 지지 테이프를 사용한다. 이 테이프는 필름형 접착 테이프이다. 상기 반도체 패키지 소자는 복수의 전극 패드가 형성된 활성면과 그 반대쪽 밑면이 있는 반도체 칩과, 반도체 칩의 전극 패드와 전기적으로 연결되고, 활성면과 높이가 동일한 상부면을 갖는 내부 리드를 포함하는 리드 프레임과, 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 복수의 본딩 와이어와, 상기 반도체 칩, 지지 테이프, 본딩 와이어를 보호하는 성형 몸체를 포함하며, 상기 내열성 지지 테이프는 내부 리드의 상부면과 반도체 칩의 활성면에 부착되어 상기 내부 리드와 반도체 칩을 지지하는 것을 특징으로 한다.
본원의 제1 발명에 따르면, 상기 지지 테이프는 상기 본딩 와이어가 접속되는 반도체 칩의 전극 패드와 내부 리드의 본딩부를 개방하는 전극 패드 개방 영역과 본딩부 개방 영역을 포함하며, 상기 패키지 성형 몸체는 상기 반도체 칩의 밑면과 일치하며, 반도체 칩의 밑면은 성형 몸체로부터 노출되어 있고, 지지 테이프의 전극 패드 개방 영역은 각각의 전극 패드에 대해 개별적으로 형성될 수도 있고, 복수의 전극 패드 열 전체에 대해 일체형으로 형성되어 있다. 지지 테이프는 반도체 칩의 활성면을 부분적으로 노출시켜 상기 노출된 부분이 성형 몸체와 직접 접촉되도록 하는 활성면 개방 영역을 포함할 수도 있다.
본원의 제2 발명에 따르면, 반도체 패키지 소자의 리드 프레임 내부 리드는 반도체 칩의 모든 옆면 둘레에 배치되어 있고, 상기 지지 테이프는 반도체 칩의 전극 패드와 제1 복수의 본딩 와이어와 전기적으로 연결되는 제1 본딩부와 내부 리드와 제2 복수의 본딩되는 제2 본딩부 및 상기 제1 본딩부와 제2 본딩부를 전기적으로 연결하는 배선 패턴을 포함한다. 지지 테이프는 반도체 칩의 활성면을 부분적으로 노출시켜 상기 노출된 부분이 성형 몸체와 직접 접촉되도록 하는 활성면 개방 영역을 포함할 수도 있다.
실시예
이하, 도면을 참조로 본 발명을 실시예 중심으로 설명한다.
도 3은 본 발명에 따른 초박형 반도체 패키지 소자의 단면도이다.
도 3을 참조하면, 초박형 패키지 소자(100)는 반도체 칩(30)과 리드 프레임 리드(40), 지지 테이프(50)를 포함하며 이것들을 보호하는 패키지 성형 몸체(70)를 포함한다. 반도체 칩(30)은 복수의 전극 패드(32)가 형성되어 있는 활성면(34)과 이 활성면(34)의 반대쪽 밑면(36)을 가진다. 활성면(34)에는 웨이퍼 제조 공정을 통해, 소정의 회로 즉, 온-칩 회로(on-chip circuit)가 형성되어 있는데, 이에 대한 자세한 설명은 생략한다.
리드(40)는 예컨대, 구리 합금이나 철-니켈 합금(Alloy-42)와 같은 금속 합금으로 이루어지며, 반도체 칩(30)의 옆면 둘레에 반도체 칩과 떨어져서 배치되어 있다. 리드(40)는 성형 몸체(70) 내부에 포함되는 내부 리드(42)와 성형 몸체(70)로부터 노출되어 일정한 형상 예컨대, 걸-윙(Gull-wing) 모양으로 절곡되어 있는 외부 리드(44)를 포함한다. 도 3에 나타낸 패키지 소자는 예컨대, SOP (Small Outline Package) 소자이다. 내부 리드(42)의 상부면은 반도체 칩(30)의 활성면(34)과 그 높이가 동일하다.
내부 리드(42)는 반도체 칩(30)의 전극 패드(32)와 전기 전도성 와이어(60)에 의해 형성되어 있다. 와이어(60)는 예컨대, 금(Au) 와이어인데, 전극 패드(32)에 형성된 볼(ball)과 내부 리드(42)의 본딩부에 형성된 스티치(stitch)를 포함한다. 한편, 와이어(60)의 볼 위쪽에는 일정한 높이의 루프가 필요하다. 이 루프를 줄이기 위해 내부 리드(42)의 본딩부에 볼을 형성하고 반도체 칩(30)의 전극 패드(32)에 스티치를 형성하는 소위, 리버스 본딩 와이어를 사용하는 것도 가능하다. 리버스 본딩 와이어를 사용하는 경우에는 내부 리드(42) 상부면의 높이를 반도체 칩 활성면(34)보다 더 낮게 할 수 있다.
지지 테이프(50)는 예컨대, 폴리이미드(polyimide)로 이루어진 필름형 접착 테이프이다. 지지 테이프(50)는 반도체 칩(30)의 활성면(34)과 내부 리드(42)의 상부면에 부분적으로 부착된다. 지지 테이프(50)에는 반도체 칩(30)의 전극 패드(32)를 노출시키기 위한 전극 패드 개방 영역(52)과 내부 리드(42)의 본딩부를 개방시키기 위한 본딩부 개방 영역(54)가 형성되어 있다.
패키지 성형 몸체(70)는 예컨대, 고온의 액상의 에폭시 몰딩 수지를 금형에서 주입하고 경화시킴으로써 형성되는데, 반도체 칩(30), 내부 리드(42) 및 본딩 와이어(60)를 외부의 유해 환경으로부터 보호하고 패키지의 몸체를 이룬다. 성형 몸체(70)의 밑면(74)은 반도체 칩(30)의 밑면(36)과 일치한다. 즉, 반도체 칩(30)의 밑면(36)은 성형 몸체(70) 내부에 포함되지 않고 외부로 노출된다. 반도체 칩(30)의 밑면(36)에 성형 몸체(70)가 형성되지 않기 때문에, 성형 몸체에 의해 패키지 두께의 증가는 일어나지 않는다.
패키지 성형 몸체(70)로부터 돌출된 외부 리드(44)는 내부 리드(42)와 일체형으로 구성되어 있으며, 외부 소자 예컨대, 컴퓨터 시스템의 주회로 기판(motherboard, 도시하지 않음)에 반도체 칩을 실장하기에 적합한 형상으로 절곡되어 있다. 외부 리드(42)의 밑면은 성형 몸체(70)의 밑면으로부터 소정의 거리만큼 예컨대, 50㎛ 또는 100㎛만큼 밑으로 더 내려와 있다.
본 발명의 구조에 따르면, 두께가 얇은 필름형 지지 테이프를 사용하기 때문에, 다이 패드(종래 리드 프레임 구조) 또는 리드 프레임 리드(종래 LOC 구조)에 의한 패키지 두께 증가가 생기지 않고, 반도체 칩의 밑면에 존재하는 성형 몸체로 인한 두께의 증가가 생기지 않는다. 특히, 리드와 반도체 칩을 지지하는 구조체(즉, 지지 테이프)가 패키지 소자의 두께에 아무런 영향을 주지 않는다. 따라서, 0.5㎜ 이하의 두께가 매우 얇은 초박형 패키지 소자를 제공할 수 있다. 예를 들어서, 8인치 웨이퍼로부터 제조된 반도체 칩의 일반적인 두께 300㎛를 가정할 때, 지지 테이프(50)의 두께가 50㎛이고 본딩 와이어(60)의 루프가 80㎛이므로, 지지 테이프(50)의 두께는 패키지 두께에 영향을 주지 않는다. 또한, 내부 리드(42)의 두께가 100~150㎛를 차지하더라도 내부 리드(42)의 상부면이 반도체 칩 활성면(34)과 동일한 높이이거나 그 보다 아래에 있기 때문에, 내부 리드(42)에 의한 패키지의 두께 증가는 생기지 않는다. 위에서 예를 든 치수의 구성 요소들을 사용할 경우, 반도체 칩의 활성면에서 성형 몸체의 상부면까지는 약 150㎛이다. 따라서, 성형 몸체(70)의 전체 두께는 450㎛이고, 외부 리드(44)의 여유분 50㎛를 고려하면 패키지(100)의 전체 두께는 0.5㎜이다. 한편, 웨이퍼 후면 연마(wafer back-lapping)에 의해 반도체 칩(30)의 두께를 100~150㎛로 줄이면, 패키지의 두께를 0.3~0.45㎜까지 줄이는 것도 가능하다.
도 4a 내지 도 4e는 본 발명에 따른 초박형 반도체 패키지 소자를 제조하는 공정을 설명하기 위한 부분 단면도이다.
먼저, 도 4a에 도시한 것처럼, 복수의 리드가 양쪽에 배치되어 있는 리드 프레임(40)을 준비한다. 리드 프레임(40)의 상부면에 지지 테이프(50)를 열과 압력을 가하면서 부착한다. 지지 테이프(50)의 전극 패드 개방 영역(52)과 본딩부 개방 영역(54)이 일정한 위치에 오도록 정렬을 하여 지지 테이프(50)를 리드 프레임(40)에 부착한다.
도 4b를 참조하면, 반도체 칩(30)을 그 활성면이 지지 테이프(50)의 밑면에 붙도록 하고, 전극 패드(32)가 상기 전극 패드 개방 영역(52)에 오도록 칩(30)을 지지 테이프(50)에 부착한다.
그 다음, 본딩 와이어(60)를 일반적인 와이어 본딩 공정으로 반도체 칩과 리드 프레임에 연결한다(도 4c). 도 4d에 나타낸 것처럼, 몰딩 공정, 예컨대, 주입 성형(injection molding) 공정으로 패키지 성형 몸체(70)를 형성하는데, 성형 몸체(70)의 밑면(74)이 반도체 칩(30)의 밑면(36)과 일치하도록 성형한다. 도 4e에 도시한 것처럼, 외부 리드(44)를 일정한 모양으로 절곡하면, 원하는 형태의 초박형 패키지 소자를 얻을 수 있다.
본 발명에 따른 지지 테이프(50)는 여러 형태로 구현될 수 있다.
예를 들어서, 도 5에 도시한 것처럼, 반도체 칩 활성면(32)의 일부분과 내부 리드(42)의 일부분에 부착되도록 지지 테이프(50)를 구성하는 것도 가능하다. 도 5의 지지 테이프는 복수의 전극 패드 각각에 대해 개별적으로 구성된 복수의 전극패드 개방 영역(52a)와 내부 리드의 본딩부 각각에 대해서도 개별적으로 구성된 복수의 본딩부 개방 영역(54a)을 포함한다. 지지 테이프(50)가 부착되지 않은 활성면의 일부분과 내부 리드 일부분은 성형 몸체와 직접 접촉하기 때문에, 칩과 몸체 사이의 접착력을 높이는 것이 가능하다.
한편, 도 6에 나타낸 것처럼, 복수의 전극 패드 열 전체에 대해 일체형으로 형성된 전극 패드 개방 영역(52b)과 내부 리드 각각에 대해 개별적으로 구성된 복수의 본딩부 개방 영역(54b)를 포함하도록 지지 테이프를 구성하는 것도 가능하다. 도 6의 지지 테이프는 전극 패드 개방 영역(52b) 사이에 활성면 개방 영역(56)을 형성하여 반도체 칩(30)과 성형 몸체(70)의 결합력을 개선하는 것도 가능하다.
한편, 도 5와 도 6에는 반도체 칩과 내부 리드의 일부분에 지지 테이프가 부착된 예를 나타내었지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 반도체 칩의 활성면(34)을 완전히 덮도록 지지 테이프(50)를 부착할 수도 있다는 것을 쉽게 이해할 수 있을 것이다. 이 경우, 지지 테이프(50)에 활성면 개방 영역(도 6의 '56')을 형성하여 패키지 몸체와 반도체 칩의 결합력을 개선할 필요가 있다.
도 7a는 본 발명의 다른 실시예에 따른 초박형 반도체 패키지 소자의 부분 절단 평면도이고, 도 7b는 도 7a의 선 7B-7B를 따라 절단한 부분 확대 단면도이다.
이 실시예에서 지지 테이프(80)는 반도체 칩(30)의 활성면과 리드(60a)의 내부 리드 부분의 본딩부를 전체적으로 덮도록 부착된다. 지지 테이프(80)는 중앙 부분에 활성면 개방 영역(82)을 포함한다. 또한, 지지 테이프(80)는 반도체 칩의 전극 패드를 개방시키는 전극 패드 개방 영역(83)과 리드 본딩부 개방 영역(85)을 포함하며, 제1 본딩 패드(84)와 제2 본딩 패드(86)을 구비한다. 제1 본딩 패드(84)와 제2 본딩 패드(86)는 전기 전도성 배선 패턴(87)에 의해 전기적으로 연결되어 있다.
이 실시예의 지지 테이프(80)는 도 7a에 나타낸 것처럼, 복수의 리드(60a)가 반도체 칩(30)의 4개의 옆면에 모두 배치되어 있는 예컨대, QFP(Quad Flat Package) 소자에 적용될 수 있다. QFP 패키지 소자는 입출력 핀수가 많이 요구되는 반도체 소자를 패키지하는 데에 적합하다. 입출력 핀수가 늘어나면, 내부 리드의 개수가 많아지고 따라서, 내부 리드 사이의 간격 또는 피치(pitch)가 줄어들고 내부 리드와 반도체 칩의 거리가 증가한다. 이 경우, 본딩 와이어의 신뢰성이 떨어지는데, 본 발명에 따른 배선 패턴이 형성된 지지 테이프(80)를 사용하면, 길이가 짧은 본딩 와이어를 구현하는 것이 가능하므로, 초박형 패키지를 구현하면서도 패키지의 신뢰성을 높일 수 있다.
즉, 도 7b에 나타낸 것처럼, 반도체 칩의 전극 패드는 지지 테이프(80)의 제1 본딩 패드(83)과 제1 본딩 와이어(62)에 의해 전기적으로 연결되고, 내부 리드의 본딩부는 지지 테이프(80)의 제2 본딩 패드(85)와 제2 본딩 와이어(64)에 의해 전기적으로 연결된다. 제1 본딩 와이어(62)와 제2 본딩 와이어(64)는 지지 테이프(80)에 형성되어 있는 본딩 패드(83, 85)에 연결되어 있기 때문에, 본딩 와이어가 칩과 내부 리드 사이에 연결되는 경우에 비해 그 길이가 휠씬 더 짧다. 지지 테이프(80)의 2개의 본딩 패드(83, 85)는 배선 패턴(87)에 의해 전기적으로 연결되어 있다.
한편, 도 7b에서 배선 패턴(87)이 지지 테이프(80)의 표면층에만 형성되어 있는 것을 나타내었지만, 테이프(80)의 내층에도 배선 패턴층을 추가하여 다층 구조의 지지 테이프를 구현하는 것도 가능하다. 이 경우, 칩 특성상 발생할 수 있는 버스바(bus bar) 리드가 있는 리드 프레임 구조도 개선할 수 있다. 여기서, 버스바 리드란 칩 특성 및 와이어 본딩 특성상 와이어 본딩 시 와이어가 교차되는 경우가 발생하는데, 이를 방지하기 위하여 교차되어 본딩되는 내부 리드 중 하나를 'ㄱ'자 모양으로 만들어 와이어 본딩시 와이어끼리 교차하지 않도록 만든 리드를 의미한다.
이상 설명한 본 발명에 따른 초박형 반도체 패키지 소자는 플라스틱 패키지 공정을 사용하면서도 패키지의 두께를 크게 줄이는 것이 가능하다. 또한, 반도체 칩이나 리드의 두께를 적정한 크기로 유지하면서도 0.5㎜ 이하의 초박형 패키지 소자를 구현할 수 있다.
또한, 본 발명에서는 필름형 접착 테이프를 사용하여 반도체 칩과 리드를 지지하면서도 지지 테이프에 의한 패키지 두께 증가가 발생하지 않으며, 반도체 칩과 리드를 견고하게 지지하는 것이 가능하다. 그리고, 많은 입출력 핀이 요구되는 패키지 소자를 초박형으로 구현하면서도 본딩 와이어의 신뢰성을 최대한 보장할 수 있다.

Claims (11)

  1. 초박형 반도체 패키지 소자로서,
    복수의 전극 패드가 형성된 활성면과 그 반대쪽 밑면이 있는 반도체 칩과,
    상기 반도체 칩의 전극 패드와 전기적으로 연결되고, 상기 활성면과 높이가 동일한 상부면을 갖는 내부 리드를 포함하는 리드 프레임과,
    상기 내부 리드의 상부면과 반도체 칩의 활성면에 부착되어, 상기 내부 리드와 반도체 칩을 지지하는 내열성 지지 테이프와,
    상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 복수의 본딩 와이어와,
    상기 반도체 칩, 지지 테이프, 본딩 와이어를 보호하는 성형 몸체
    를 포함하고;
    상기 성형 몸체는 상기 반도체 칩의 밑면과 일치하며;
    상기 반도체 칩의 밑면은 상기 성형 몸체로부터 노출되어 있는 것;
    을 특징으로 하는 초박형 반도체 패키지 소자.
  2. 제1항에서, 상기 지지 테이프는 상기 본딩 와이어가 접속되는 반도체 칩의 전극 패드와 내부 리드의 본딩부를 개방하는 전극 패드 개방 영역과 본딩부 개방 영역을 포함하는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  3. 삭제
  4. 제1항에서, 상기 지지 테이프는 상기 반도체 칩의 활성면에 전체적으로 부착되어 있는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  5. 제1항에서, 상기 지지 테이프는 상기 반도체 칩의 활성면에 부분적으로 부착되어 있는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  6. 제2항에서, 상기 지지 테이프의 전극 패드 개방 영역은 복수의 전극 패드 각각에 대해 개별적으로 형성되어 있는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  7. 제2항에서, 상기 지지 테이프의 전극 패드 개방 영역은 복수의 전극 패드 열 전체에 대해 일체형으로 것을 특징으로 하는 초박형 반도체 패키지 소자.
  8. 제1항 또는 제2항에서, 상기 지지 테이프는 반도체 칩의 활성면을 부분적으로 노출시켜 상기 노출된 부분이 성형 몸체와 직접 접촉되도록 하는 활성면 개방 영역을 포함하는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  9. 초박형 반도체 패키지 소자로서,
    복수의 전극 패드가 형성된 활성면과 그 반대쪽 밑면이 있는 반도체 칩과,
    상기 반도체 칩의 전극 패드와 전기적으로 연결되고, 상기 활성면과 높이가 동일한 상부면을 갖는 내부 리드를 포함하는 리드 프레임과,
    상기 내부 리드의 상부면과 반도체 칩의 활성면에 부착되어, 상기 내부 리드와 반도체 칩을 지지하는 내열성 지지 테이프와,
    상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 복수의 본딩 와이어와,
    상기 반도체 칩, 지지 테이프, 본딩 와이어를 보호하는 성형 몸체
    를 포함하고;
    상기 내부 리드는 반도체 칩의 모든 옆면 둘레에 배치되어 있으며;
    상기 지지 테이프는 반도체 칩의 전극 패드와 제1 복수의 본딩 와이어와 전기적으로 연결되는 제1 본딩부와 내부 리드와 제2 복수의 본딩되는 제2 본딩부를 구비하며, 상기 제1 본딩부와 제2 본딩부를 전기적으로 연결하는 배선 패턴을 더 포함하는 것;
    을 특징으로 하는 초박형 반도체 패키지 소자.
  10. 제9항에서, 상기 지지 테이프의 배선 패턴은 다층으로 구성되어 있는 것을 특징으로 하는 초박형 반도체 패키지 소자.
  11. 제9항에서, 상기 지지 테이프는 반도체 칩의 활성면을 부분적으로 노출시켜 상기 노출된 부분이 성형 몸체와 직접 접촉되도록 하는 활성면 개방 영역을 포함하는 것을 특징으로 하는 초박형 반도체 패키지 소자.
KR10-2001-0042792A 2001-07-16 2001-07-16 지지 테이프를 이용한 초박형 반도체 패키지 소자 KR100426330B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0042792A KR100426330B1 (ko) 2001-07-16 2001-07-16 지지 테이프를 이용한 초박형 반도체 패키지 소자
US10/058,123 US6498389B1 (en) 2001-07-16 2002-01-29 Ultra-thin semiconductor package device using a support tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042792A KR100426330B1 (ko) 2001-07-16 2001-07-16 지지 테이프를 이용한 초박형 반도체 패키지 소자

Publications (2)

Publication Number Publication Date
KR20030006844A KR20030006844A (ko) 2003-01-23
KR100426330B1 true KR100426330B1 (ko) 2004-04-08

Family

ID=19712197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042792A KR100426330B1 (ko) 2001-07-16 2001-07-16 지지 테이프를 이용한 초박형 반도체 패키지 소자

Country Status (2)

Country Link
US (1) US6498389B1 (ko)
KR (1) KR100426330B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
KR20050000972A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 칩 스택 패키지
CN100464412C (zh) * 2003-07-28 2009-02-25 旺宏电子股份有限公司 芯片封装结构
US7227249B1 (en) * 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置
JP4746847B2 (ja) 2004-04-27 2011-08-10 三洋電機株式会社 半導体装置の製造方法
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US7785929B2 (en) * 2008-03-25 2010-08-31 Stats Chippac Ltd. Mountable integrated circuit package system with exposed external interconnects
US7855444B2 (en) * 2008-03-25 2010-12-21 Stats Chippac Ltd. Mountable integrated circuit package system with substrate
TWI585924B (zh) * 2015-11-09 2017-06-01 力晶科技股份有限公司 隨機動態記憶體晶片封裝結構
ITUA20162740A1 (it) * 2016-04-20 2017-10-20 St Microelectronics Srl Dispositivo a semiconduttore e procedimento corrispondente

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095941A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPH03241765A (ja) * 1990-02-20 1991-10-28 Matsushita Electron Corp 半導体装置
KR970053652A (ko) * 1995-12-13 1997-07-31 김광호 탭 테이프를 적용한 패키지
KR19990012450U (ko) * 1997-09-09 1999-04-06 구본준 반도체 패키지의 리드프레임
JP2000252404A (ja) * 1999-02-25 2000-09-14 Toshiba Microelectronics Corp 半導体パッケージ及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
JPH0831879A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5969410A (en) * 1996-05-09 1999-10-19 Oki Electric Industry Co., Ltd. Semiconductor IC device having chip support element and electrodes on the same surface
US5735030A (en) 1996-06-04 1998-04-07 Texas Instruments Incorporated Low loop wire bonding
US6006981A (en) * 1996-11-19 1999-12-28 Texas Instruments Incorporated Wirefilm bonding for electronic component interconnection
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095941A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPH03241765A (ja) * 1990-02-20 1991-10-28 Matsushita Electron Corp 半導体装置
KR970053652A (ko) * 1995-12-13 1997-07-31 김광호 탭 테이프를 적용한 패키지
KR19990012450U (ko) * 1997-09-09 1999-04-06 구본준 반도체 패키지의 리드프레임
JP2000252404A (ja) * 1999-02-25 2000-09-14 Toshiba Microelectronics Corp 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
US20030011052A1 (en) 2003-01-16
US6498389B1 (en) 2002-12-24
KR20030006844A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US7253026B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
TWI385763B (zh) 四方扁平無引腳半導體封裝及其製作方法
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US6472749B1 (en) Semiconductor device having a shortened wiring length to reduce the size of a chip
US20080290486A1 (en) Leadframe package
KR100426330B1 (ko) 지지 테이프를 이용한 초박형 반도체 패키지 소자
KR101569855B1 (ko) 이중 접속성 집적회로 패키지 시스템
US6639308B1 (en) Near chip size semiconductor package
US20040188818A1 (en) Multi-chips module package
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
KR100481927B1 (ko) 반도체패키지및그제조방법
JP3182378B2 (ja) 半導体装置および混成集積回路装置
KR100542672B1 (ko) 반도체패키지
JP3902348B2 (ja) 半導体パッケージ
KR950003906B1 (ko) 탭 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
KR20010009337A (ko) 볼 그리드 어레이 패키지 및 그 제조 방법
KR19990039503A (ko) 반도체 패키지 및 그 제조방법
KR20000028360A (ko) 반도체 장치
KR20020091326A (ko) 테이프 배선 기판을 포함하는 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee