KR19990039503A - 반도체 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명에 의한 반도체 패키지 및 그 제조방법은, 다이 패드와, 상기 다이 패드 상에 탑재되며, 중앙부에는 본딩 패드가 형성되고, 상기 본딩 패드와 대응하는 위치의 양 에지부에는 보호막이 형성된 반도체 칩과, 상기 다이 패드의 외곽부에 배치된 내부리드와, 상기 내부리드에 일체로 연결된 외부리드와, 상기 칩 상면의 본딩 패드와 상기 내부리드를 전기적으로 연결하는 금속 와이어 및, 상기 외부리드를 제외한 각 부에 봉지된 성형수지로 이루어져, 몰드 공정에서 와이어의 처짐 현상이 야기되더라도 반도체 칩의 양 에지부에 형성된 보호막이 와이어와 칩 간의 절연체 역할을 하게 되므로, 칩의 양 에지부에 와이어가 직접적으로 접촉되는 것을 방지할 수 있게 되어, 고신뢰성의 반도체 패키지를 구현할 수 있게 된다.

Description

반도체 패키지 및 그 제조방법

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 재래식 패키지(conventional package)에 센터 패드를 갖는 칩을 적용했을 때 야기되는 금속 와이어와 칩 에지부 간의 접촉(touch) 문제를 해결할 수 있도록 한 반도체 패키지 및 그 제조방법에 관한 것이다.

전자기기의 박형화·소형화 추세에 따라 반도체 소자를 탑재하는 패키징(packaging) 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 이러한 요구에 부응하여 LOC 패키지가 등장하게 되었으며, 이후에도 지속적으로 플라스틱 패키지의 박형화를 이룰 수 있는 구조가 제안되고 있다.

특히, LOC 구조를 적용한 패키징 기술은 패키지 내에 탑재 가능한 칩 사이즈의 확대, 칩과 리드 프레임 설계 자유도의 향상, 다이 패드를 이용한 종래의 패키지 대비 신뢰성 향상 등과 같은 여러 장점을 지니고 있어, 새로운 어셈블리 기술로 그 적용 범위가 점차 확대되고 있는 추세이다. 칩의 중앙부에 본딩 패드가 일렬로 배열되는 센터 패드 칩(center pad chip)은 칩 레이 아웃(layout)의 단순화와 소형화에 알맞은 구조라 LOC 패키지에 상기 구조의 칩을 탑재해 줄 경우, 이러한 장점이 더욱 일반화될 수밖에 없다. 도 1에는 이러한 장점을 갖는 종래의 LOC 패키지 구조를 도시한 단면도가 제시되어 있다.

상기 단면도를 참조하면, 종래의 LOC 패키지는 크게, 본딩 패드(12)가 형성된 부분의 칩(10) 표면이 노출되도록, 반도체 칩(10) 상에는 접착 테이프(14)를 매개체로하여 리드(16)(내부 및 외부리드(16a),(16b))가 부착되고, 상기 반도체 칩(10)의 각 본딩 패드(12)와 상기 내부리드(16a)는 금속 와이어(18)에 의해 전기적으로 연결되며, 상기 외부리드(16b)를 제외한 각 부(10),(14),(16a),(18)에는 성형수지(20)가 봉지되는 구조로 이루어져 있음을 알 수 있다.

그러나, 상기 구조의 LOC는 이같은 장점에도 불구하고 반도체 소자가 고집적화될 경우, 칩(10) 사이즈 및 그 표면적이 작아져 내부리드(16a)를 칩(10)의 표면에 배열할 공간이 부족하게 되므로 LOC 패키지 구조를 적용하기 어렵다는 점, 그리고 리드(16) 제작시 고가인 절연 재질의 접착 테이프(14)를 부착해 주어야 하므로 이로 인해 LOC 패키지의 조립 원가 상승이 초래된다는 점 등의 단점을 가져, 이에 대한 연구가 지속적으로 이루어지고 있는 실정이다.

따라서, 최근에는 센터 패드를 갖는 칩을 LOC 패키지가 아닌 재래식 패키지에 적용하여 센터 패드를 갖는 반도체 칩의 장점을 계속 이용하면서 동시에 원가 절감의 효과도 볼 수 있는 반도체 패키지가 제안된 바 있다. 도 2에는 이러한 형태의 반도체 패키지 구조를 도시한 단면도가 제시되어 있다.

도 2의 단면도를 참조하면, 센터 패드를 갖는 반도체 칩을 재래식 패키지에 적용한 구조의 반도체 패키지는 크게, 다이 패드(50) 상에는 반도체 칩(52)이 탑재되고, 상기 다이 패드(50)의 외각부에는 다수개의 리드(56)(내부 및 외부리드(56a),(56b))가 배치되며, 상기 반도체 칩(52) 상의 각 본딩 패드(54)와 상기 내부리드(56a)는 금속 와이어(58)에 의해 전기적으로 연결되고, 상기 외부리드(56b)를 제외한 각 부(50),(52),(56a),(58)에는 성형수지(60)가 봉지되는 구조로 이루어져 있음을 알 수 있다.

그러나, 상기 구조를 가지도록 반도체 패키지를 제조할 경우에는 성형수지(60)를 봉지하는 몰드 공정(mold process) 진행시, 와이어(58)의 처짐 현상으로 인해 참조부호 Ⅰ로 표시된 부분에서 금속 와이어(58)가 칩(52)의 에지부(62)에 접촉되는 현상이 발생하게 된다.

이를 개선하기 위한 한 방법으로서, 도2의 패키지와 기본 구조는 동일하게 가져가되, 다이 패드(50)의 다운 셋(down set)량을 증가시켜 주어 내부리드(56a)가 반도체 칩(52)과 거의 수평한 위치(또는 약간 높은 위치)에 놓여지도록 위치를 얼라인해 준 뒤, 본딩 패드(54)와 내부리드(56a)가 금속 와이어(58)에 의해 연결되도록 반도체 패키지를 제조하는 기술이 제안된 바 있으나, 이 경우에는 제작 및 공정 진행상의 문제로 인해 다이 패드(50)의 다운 셋 량에 한계가 따르게 되므로, 이 기술을 이용하여 와이어(58)와 칩(52) 에지 부위(62) 간의 접촉 문제를 해결하기는 어려운 상태이다.

이에 본 발명의 과제는, 재래식 패키지에 센터 패드를 갖는 반도체 칩 적용시, 상기 칩의 양 에지부에 보호막을 형성해 주므로써, 몰드 공정 진행시 야기되는 금속 와이어와 칩 에지 부위 간의 접촉 현상을 방지할 수 있도록 한 반도체 패키지 및 그 제조방법을 제공함에 있다.

도 1은 종래의 LOC 패키지의 구조를 도시한 단면도,

도 2는 센터 패드를 갖는 반도체 칩을 재래식 패키지 제조에 적용한 종래의 반도체 패키지 구조를 도시한 단면도,

도 3은 센터 패드를 갖는 반도체 칩을 재래식 패키지 제조에 적용한 본 발명에 의한 반도체 패키지 구조를 도시한 단면도.

상기 과제를 달성하기 위하여 본 발명에서는, 다이 패드와, 상기 다이 패드 상에 탑재되며, 중앙부에는 본딩 패드가 형성되고, 상기 본딩 패드와 대응하는 위치의 양 에지부에 보호막이 형성된 반도체 칩과, 상기 다이 패드의 외각부에 배치된 내부리드와, 상기 내부리드에 일체로 연결된 외부리드와, 상기 칩 상면의 본딩 패드와 상기 내부리드를 전기적으로 연결하는 금속 와이어와, 상기 외부리드를 제외한 각 부에 봉지된 성형수지로 이루어진 반도체 패키지가 제공된다.

상기 과제를 달성하기 위하여 본 발명에서는, 내부리드와 외부리드 및 다이 패드가 구비된 리드 프레임을 준비하는 단계와, 상기 다이 패드 상에, 중앙부에 본딩 패드가 형성된 반도체 칩을 부착하는 단계와, 상기 본딩 패드와 대응하는 위치의 상기 반도체 칩의 양 에지부에 보호막을 형성하는 단계와, 상기 보호막을 소정 온도에서 경화시키는 단계와, 상기 칩 상면의 본딩 패드와 상기 내부리드를 와이어 본딩하는 단계 및, 상기 외부리드를 제외한 각 부를 성형수지로 봉지하는 단계로 이루어진 반도체 패키지 제조방법이 제공된다.

상기 구조를 가지도록 반도체 패키지를 제조할 경우, 몰드 공정에서 와이어의 처짐 현상이 야기되더라도 반도체 칩의 양 에지부에 형성된 보호막이 와이어와 칩 간의 절연체 역할을 하게 되므로, 칩의 양 에지부에 와이어가 직접적으로 접촉되는 것을 방지할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

본 발명은 센터 패드를 갖는 반도체 칩의 양 에지부에 와이어와 칩 간을 절연시킬 수 있는 보호막을 형성해 주므로써, 재래식 패키지에 센터 패드를 갖는 반도체 칩 적용시 야기되는 금속 와이어와 칩 에지부 간의 접촉 문제를 해결할 수 있도록 하는데 주안점을 둔 기술로서, 이를 도 3에 제시된 단면도를 참조하여 살펴보면 다음과 같다.

도 3의 단면도를 참조하면, 본 발명에서 제시된 반도체 패키지는 크게, 중앙부에는 본딩 패드(104)가 형성되고, 상기 본딩 패드와 대응하는 위치의 양 에지부에는 폴리이미드 재질의 보호막(106)이 형성된 구조의 반도체 칩(102)이 접착제(예컨대, Ag 에폭시)에 의해 다이 패드(100) 상에 탑재되고, 상기 다이 패드(100)의 외각부에는 다수개의 리드(108)(내부 및 외부리드(108a),(108b))가 배치되며, 상기 본딩 패드(104)와 상기 내부리드(108a)는 금속 와이어(110)에 의해 전기적으로 연결되고, 상기 외부리드(108b)를 제외한 각 부(100),(102),(106),(108a),(110)에는 성형수지(60)가 봉지되는 구조로 이루어져 있음을 알 수 있다.

이와 같이, 반도체 칩(102) 상의 양 에지부에 별도의 보호막(106)을 형성해 준 것은, 상기 보호막(106)이 금속 와이어(110)와 반도체 칩(102) 간의 절연체 역할을 하도록 하여, 몰드 공정 진행시 와이어(110)의 처짐으로 인해 금속 와이어(110)가 칩(102)의 에지부에 접촉되더라도 전기적인 쇼트 현상이 발생하지 않도록 하기 위함이다.

여기서, 상기 보호막(106)의 두께는 필요에 따라 조절가능하나, 본 발명의 경우에는 100㎛ 이하의 두께로 제작하는 것이 바람직하다.

따라서, 상기 반도체 패키지는 다음의 제 4 단계를 거쳐 제조된다.

제 1 단계로서, 금속 박막을 에칭 또는 프레스 타발하여, 내부리드(108a)와 외부리드(108b) 및 다이 패드(100)로 이루어진 리드 프레임을 제작한 뒤, 상기 다이 패드(100) 상에 접착제를 도포하고, 그 위에 중앙부에 본딩 패드(104)가 형성되어 있는 반도체 칩(102)을 부착해 주는 다이 어태치(die attach) 공정을 진행한다.

제 2 단계로서, 상기 본딩 패드(104)와 대응하는 위치의 상기 칩(102)의 양 에지부에만 선택적으로 100㎛ 이하의 두께를 갖는 폴리이미드 재질의 보호막(106)을 형성하고, 이를 210 ± 10℃의 온도에서 경화처리한다. 이 과정에서, 상기 반도체 칩(102)과 다이 패드(100) 사이의 접착제도 동시에 경화된다. 이때, 상기 보호막(106)은 노즐을 이용하여 상기 칩(102)의 양 에지부에만 선택적으로 절연 물질인 폴리이미드를 도팅(doting)시켜 주는 방식으로 제조된다.

이와 같이, 반도체 칩(102)의 양 에지부에 소정 두께의 보호막(106)을 형성시켜 준 것은, 이후 성형수지(112)를 몰드하는 공정 진행시 와이어(110) 처짐 현상으로 인해 와이어(110)가 칩의 에지부에 접촉되더라도 상기 보호막(106)을 이용하여 상기 와이어(110)와 칩(102)을 절연시킬 수 있도록 하기 위함이다.

제 3 단계로서, 상기 반도체 칩(102) 상의 본딩 패드(104)와 상기 내부리드(108a)를 금속 와이어(110)를 이용하여 와이어 본딩해 주어, 이들을 서로 전기적으로 연결시켜 준다.

제 4 단계로서, 상기 외부리드(108b)를 제외한 각 부 (100),(102),(106), (108a),(110)를 몰드 공정을 이용하여 성형수지(112)로 봉지하고, 상기 외부리드(108b)를 절곡시켜 주므로써, 패키지 제조를 왼료한다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 재래식 패키지에 센터 패드를 갖는 반도체 칩 실장시, 몰드 공정에서 와이어의 처짐 현상이 야기되더라도 반도체 칩의 양 에지부에 형성된 보호막을 이용하여 와이어와 반도체 칩 간을 절연시킬 수 있게 되므로, 칩의 에지부에 와이어가 직접적으로 접촉되는 것을 방지할 수 있게 되어, 고신뢰성의 반도체 패키지를 구현할 수 있게 된다.

Claims (9)

1. 다이 패드와,

   상기 다이 패드 상에 탑재되며, 중앙부에는 본딩 패드가 형성되고, 상기 본딩 패드와 대응하는 위치의 양 에지부에는 보호막이 형성된 반도체 칩과,

   상기 다이 패드의 외곽부에 배치된 내부리드와,

   상기 내부리드에 일체로 연결된 외부리드와,

   상기 칩 상면의 본딩 패드와 상기 내부리드를 전기적으로 연결하는 금속 와이어 및,

   상기 외부리드를 제외한 각 부에 봉지된 성형수지로 이루어진 것을 특징으로 하는 반도체 패키지.
2. 제 1항에 있어서, 상기 보호막은 100㎛ 이하의 두께를 갖는 것을 특징으로 하는 반도체 패키지.
3. 제 1항에 있어서, 상기 보호막은 폴리이미드로 이루어진 것을 특징으로 하는 반도체 패키지.
4. 제 1항에 있어서, 상기 보호막은 210 ± 10℃의 온도에서 경화처리된 것을 특징으로 하는 반도체 패키지.
5. 내부리드와 외부리드 및 다이 패드가 구비된 리드 프레임을 준비하는 단계와,

   상기 다이 패드 상에, 중앙부에 본딩 패드가 형성된 반도체 칩을 부착하는 단계와,

   상기 본딩 패드와 대응하는 위치의 상기 반도체 칩 양 에지부에 보호막을 형성하는 단계와,

   상기 보호막을 소정 온도에서 경화시키는 단계와,

   상기 칩 상면의 본딩 패드와 상기 내부리드를 와이어 본딩하는 단계 및,

   상기 외부리드를 제외한 각 부를 성형수지로 봉지하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조방법.
6. 제 5항에 있어서, 상기 보호막은 100㎛ 이하의 두께로 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
7. 제 5항에 있어서, 상기 보호막은 폴리이미드로 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
8. 제 5항에 있어서, 상기 보호막은 210 ± 10℃의 온도에서 경화처리하는 것을 특징으로 하는 반도체 패키지 제조방법.
9. 제 5항에 있어서, 상기 보호막은 노즐을 이용하여 상기 칩의 양 에지부에만 선택적으로 절연 물질을 도팅시켜 주는 방식으로 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.