JP3182374B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3182374B2 JP3182374B2 JP17434597A JP17434597A JP3182374B2 JP 3182374 B2 JP3182374 B2 JP 3182374B2 JP 17434597 A JP17434597 A JP 17434597A JP 17434597 A JP17434597 A JP 17434597A JP 3182374 B2 JP3182374 B2 JP 3182374B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor chip
- resin
- semiconductor
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップより
もサイズの小さいアイランドを有した外形寸法の薄型化
が可能な半導体装置に関する。
もサイズの小さいアイランドを有した外形寸法の薄型化
が可能な半導体装置に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図３（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてシードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
ているのが、図３（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてシードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれている。そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり図３（Ｂ）
に示すように、アイランド３上に第１の半導体チップ１
ａを固着し、第１の半導体チップ１ａの上に第２の半導
体チップ１ｂを固着し、対応するボンディングパッドと
リード４とをボンディングワイヤ５で接続し、樹脂２で
封止したものである。
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれている。そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり図３（Ｂ）
に示すように、アイランド３上に第１の半導体チップ１
ａを固着し、第１の半導体チップ１ａの上に第２の半導
体チップ１ｂを固着し、対応するボンディングパッドと
リード４とをボンディングワイヤ５で接続し、樹脂２で
封止したものである。
【０００４】この構造は、コストアップになるにも関わ
らず、複数のチップを一体化させることにより、軽薄短
小化が実現できる。故に外形寸法に余裕のあるＤＩＰ型
パッケージよりは、表面実装型の、しかも薄型のパッケ
ージに収納したい意向が強く、その方が全体としてのメ
リットが大きい。しかしながら、半導体チップ１には、
その表面に形成した回路素子の支持基板としてある程度
の機械的強度を持たせる必要性から、最低でも約２００
μ程度の厚みが必須となり、樹脂２には、半導体装置の
耐湿性の点、およびボンディングワイヤ５のループ高さ
等の点で、半導体チップ１の上方に最低でも約２００μ
程度の肉厚を確保したい。これら製造上から要求される
厚みを全て取り込み、且つ２つ以上のチップを重ね合わ
せることは、結局樹脂２の外形寸法、特に厚さ（図３
（Ｂ）の図示Ｘ）を大型化させることになり、従来より
準備されているパッケージの外形寸法に収まらないと言
う欠点があった。更に、金型や試験測定装置等、後工程
で使用する製造装置の殆どを別設計にしなければなら
ず、設備投資によりコストアップが極めて大きくなると
言う欠点があった。
らず、複数のチップを一体化させることにより、軽薄短
小化が実現できる。故に外形寸法に余裕のあるＤＩＰ型
パッケージよりは、表面実装型の、しかも薄型のパッケ
ージに収納したい意向が強く、その方が全体としてのメ
リットが大きい。しかしながら、半導体チップ１には、
その表面に形成した回路素子の支持基板としてある程度
の機械的強度を持たせる必要性から、最低でも約２００
μ程度の厚みが必須となり、樹脂２には、半導体装置の
耐湿性の点、およびボンディングワイヤ５のループ高さ
等の点で、半導体チップ１の上方に最低でも約２００μ
程度の肉厚を確保したい。これら製造上から要求される
厚みを全て取り込み、且つ２つ以上のチップを重ね合わ
せることは、結局樹脂２の外形寸法、特に厚さ（図３
（Ｂ）の図示Ｘ）を大型化させることになり、従来より
準備されているパッケージの外形寸法に収まらないと言
う欠点があった。更に、金型や試験測定装置等、後工程
で使用する製造装置の殆どを別設計にしなければなら
ず、設備投資によりコストアップが極めて大きくなると
言う欠点があった。
【０００５】そのため、特願平９−５５１７４号（平成
９年３月１０日の出願）、図５のように、半導体チップ
２０、２１を搭載するアイランド２２の裏面が樹脂２３
の表面に露出するようにリードとアイランドとの段付け
を行い、このアイランド上に複数の半導体チップを積層
する事により、樹脂の高さを低減した。またアイランド
２２と樹脂２３との熱膨張係数の違いからパッケージの
反りが発生するために、アイランドサイズを小さくして
いた。
９年３月１０日の出願）、図５のように、半導体チップ
２０、２１を搭載するアイランド２２の裏面が樹脂２３
の表面に露出するようにリードとアイランドとの段付け
を行い、このアイランド上に複数の半導体チップを積層
する事により、樹脂の高さを低減した。またアイランド
２２と樹脂２３との熱膨張係数の違いからパッケージの
反りが発生するために、アイランドサイズを小さくして
いた。
【０００６】つまり図４がその平面図であり、アイラン
ド２２の上には、第１のチップ２０が、その上には第２
のチップ２１が設けられ、この第１、第２のチップ２
０、２１は、チップの周囲に延在されたリード端子２４
・・・と金属細線２５を介して電気的に接続されてい
る。またアイランド２２の各コーナーからタイバー２６
ａ、２６ｂ、２７ａおよび２７ｂを延在させ、これをリ
ードフレームと一体化させることで、アイランドの支
持、モールド時のねじれを防止している。
ド２２の上には、第１のチップ２０が、その上には第２
のチップ２１が設けられ、この第１、第２のチップ２
０、２１は、チップの周囲に延在されたリード端子２４
・・・と金属細線２５を介して電気的に接続されてい
る。またアイランド２２の各コーナーからタイバー２６
ａ、２６ｂ、２７ａおよび２７ｂを延在させ、これをリ
ードフレームと一体化させることで、アイランドの支
持、モールド時のねじれを防止している。
【０００７】
【発明が解決しようとする課題】ここでアイランド２２
に第１の半導体チップ２０を絶縁接着剤２８で固着する
場合、接着剤をアイランド２２に塗布し、半導体チップ
を載せて押圧して固着する。しかし、タイバー２６ａ〜
２７ｂは、アイランドと比べるとその幅が小さいため、
接着剤２８は、図４の点で示したハッチング部分のよう
に広がるが、タイバー２６ａ〜２７ｂと第１の半導体チ
ップ２０の間（×印の領域）に行き渡らない問題があっ
た。
に第１の半導体チップ２０を絶縁接着剤２８で固着する
場合、接着剤をアイランド２２に塗布し、半導体チップ
を載せて押圧して固着する。しかし、タイバー２６ａ〜
２７ｂは、アイランドと比べるとその幅が小さいため、
接着剤２８は、図４の点で示したハッチング部分のよう
に広がるが、タイバー２６ａ〜２７ｂと第１の半導体チ
ップ２０の間（×印の領域）に行き渡らない問題があっ
た。
【０００８】この断面図を示したものが図５であり、半
導体チップ２０は固着されているが少し斜めに固着され
ている。所がアイランドＩＤには接着剤があるが、タイ
バーＴＢの部分は、接着剤がないため、タイバーと半導
体チップが近接又は接触する傾向に配置されやすい。そ
のため、樹脂２３から露出しているアイランドまたはタ
イバーに不慮の事故等で高電圧が印加可され半導体チッ
プが破壊する問題があった。
導体チップ２０は固着されているが少し斜めに固着され
ている。所がアイランドＩＤには接着剤があるが、タイ
バーＴＢの部分は、接着剤がないため、タイバーと半導
体チップが近接又は接触する傾向に配置されやすい。そ
のため、樹脂２３から露出しているアイランドまたはタ
イバーに不慮の事故等で高電圧が印加可され半導体チッ
プが破壊する問題があった。
【０００９】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、アイランドと半導体チップとの
間に接着性絶縁材料を設け、中に実質同一粒径の絶縁フ
ィラーを分散することで解決するものである。この絶縁
フィラーがスペーサとなり、半導体チップの斜め固着を
防止できる。
鑑みてなされ、第１に、アイランドと半導体チップとの
間に接着性絶縁材料を設け、中に実質同一粒径の絶縁フ
ィラーを分散することで解決するものである。この絶縁
フィラーがスペーサとなり、半導体チップの斜め固着を
防止できる。
【００１０】第２に、保持用タイバーに於いて、半導体
チップ側辺と平行な一方の側辺から幅広部を設け、幅広
部を含むアイランドと前記半導体チップとの間に、接着
性絶縁材料を設けるとともに、前記幅広部から延在され
る前記保持用タイバーと前記半導体チップの間にも前記
接着性絶縁材料を設けることで解決するものである。幅
広部に樹脂が塗布されれば、チップを上から押圧して固
着するとき、幅の狭いタイバーにも樹脂が押し出され、
タイバーと半導体チップとの絶縁がより以上向上する。
チップ側辺と平行な一方の側辺から幅広部を設け、幅広
部を含むアイランドと前記半導体チップとの間に、接着
性絶縁材料を設けるとともに、前記幅広部から延在され
る前記保持用タイバーと前記半導体チップの間にも前記
接着性絶縁材料を設けることで解決するものである。幅
広部に樹脂が塗布されれば、チップを上から押圧して固
着するとき、幅の狭いタイバーにも樹脂が押し出され、
タイバーと半導体チップとの絶縁がより以上向上する。
【００１１】第３に、保持用タイバーを、アイランドの
４コーナーから延在することで、アイランドの回転が抑
制され、更にはアイランドと半導体チップを平行に配置
することができる。第４に、幅広部を接着性絶縁材料が
塗布できる幅にすることで、タイバーのそばに樹脂を配
置できる。
４コーナーから延在することで、アイランドの回転が抑
制され、更にはアイランドと半導体チップを平行に配置
することができる。第４に、幅広部を接着性絶縁材料が
塗布できる幅にすることで、タイバーのそばに樹脂を配
置できる。
【００１２】第５に、半導体チップの上に、別の半導体
チップを載置することで解決するものである。
チップを載置することで解決するものである。
【００１３】
【発明の実施の形態】以下に本発明の一実施の形態を図
１を参照しながら詳細に説明する。図中、５０、５１は
各々第１と第２の半導体チップを示している。第１と第
２の半導体チップ５０、５１のシリコン表面には、前工
程において各種の能動、受動回路素子が形成され、更に
はチップの周辺部分に外部接続用のボンディングパッド
５２が形成されている。そのボンディングパッド５２を
被覆するようにシリコン窒化膜、シリコン酸化膜、ポリ
イミド系絶縁膜などのパッシベーション皮膜が形成さ
れ、ボンディングパッド５２の上部は電気接続のために
開口されている。
１を参照しながら詳細に説明する。図中、５０、５１は
各々第１と第２の半導体チップを示している。第１と第
２の半導体チップ５０、５１のシリコン表面には、前工
程において各種の能動、受動回路素子が形成され、更に
はチップの周辺部分に外部接続用のボンディングパッド
５２が形成されている。そのボンディングパッド５２を
被覆するようにシリコン窒化膜、シリコン酸化膜、ポリ
イミド系絶縁膜などのパッシベーション皮膜が形成さ
れ、ボンディングパッド５２の上部は電気接続のために
開口されている。
【００１４】第１の半導体チップ５０はリードフレーム
のアイランド５３上に接着性絶縁材料５４によりダイボ
ンドされ、更に第２の半導体チップ５１は第１の半導体
チップ５０の前記パッシベーション皮膜上に絶縁性のエ
ポキシ系接着剤により固着されている。半導体チップ５
０、５１表面のボンディングパッド５２には、金線等の
ボンディングワイヤ５６の一端がワイヤボンドされてお
り、ボンディングワイヤ５６の他端は外部導出用のリー
ド端子５７の先端部５７ａにワイヤボンドされている。
これで、各々のボンディングパッド５２と各リード５７
とを電気的に接続している。
のアイランド５３上に接着性絶縁材料５４によりダイボ
ンドされ、更に第２の半導体チップ５１は第１の半導体
チップ５０の前記パッシベーション皮膜上に絶縁性のエ
ポキシ系接着剤により固着されている。半導体チップ５
０、５１表面のボンディングパッド５２には、金線等の
ボンディングワイヤ５６の一端がワイヤボンドされてお
り、ボンディングワイヤ５６の他端は外部導出用のリー
ド端子５７の先端部５７ａにワイヤボンドされている。
これで、各々のボンディングパッド５２と各リード５７
とを電気的に接続している。
【００１５】半導体チップ５０、５１、リード端子の先
端部５７ａ、およびワイヤ５６を含む主要部は、周囲を
エポキシ系の熱硬化樹脂５８でモールドされ、パッケー
ジ化される。リード端子５７は、図５に示した従来図面
と同様に、パッケージ側壁の、樹脂５８の厚みの約半分
の位置から外部に導出される。また樹脂５８の外部に導
出されたリード端子５７は一端下方に曲げられ、再度曲
げられてＺ字型にフォーミングされている。このフォー
ミング形状は、リード端子５７の裏面側固着部分をプリ
ント基板に形成した導電パターンに対向接着する、表面
実装用途の為の形状である。
端部５７ａ、およびワイヤ５６を含む主要部は、周囲を
エポキシ系の熱硬化樹脂５８でモールドされ、パッケー
ジ化される。リード端子５７は、図５に示した従来図面
と同様に、パッケージ側壁の、樹脂５８の厚みの約半分
の位置から外部に導出される。また樹脂５８の外部に導
出されたリード端子５７は一端下方に曲げられ、再度曲
げられてＺ字型にフォーミングされている。このフォー
ミング形状は、リード端子５７の裏面側固着部分をプリ
ント基板に形成した導電パターンに対向接着する、表面
実装用途の為の形状である。
【００１６】また図５で説明したように、半導体チップ
５０、５１を搭載するアイランド５３の裏面が樹脂５８
の表面に露出するようにリード５７とアイランド５３と
の段付けを行い、このアイランド５３上に複数の半導体
チップ５０、５１を積層する事により、樹脂の高さを低
減した。またアイランド５３と樹脂５８との熱膨張係数
の違いからパッケージの反りが発生するために、アイラ
ンドサイズを小さくしている。
５０、５１を搭載するアイランド５３の裏面が樹脂５８
の表面に露出するようにリード５７とアイランド５３と
の段付けを行い、このアイランド５３上に複数の半導体
チップ５０、５１を積層する事により、樹脂の高さを低
減した。またアイランド５３と樹脂５８との熱膨張係数
の違いからパッケージの反りが発生するために、アイラ
ンドサイズを小さくしている。
【００１７】つまり図１のように、アイランド５３の各
コーナーから保持用タイバー５９ａ〜６０ｂを延在さ
せ、これをリードフレームと一体化させることで、アイ
ランドの支持、モールド時のねじれを防止をしている。
ここでアイランドのねじれを問題としなければ、保持用
タイバー５９ａ、５９ｂを１本にし、保持用タイバー６
０ａ、６０ｂを１本にしても良い。
コーナーから保持用タイバー５９ａ〜６０ｂを延在さ
せ、これをリードフレームと一体化させることで、アイ
ランドの支持、モールド時のねじれを防止をしている。
ここでアイランドのねじれを問題としなければ、保持用
タイバー５９ａ、５９ｂを１本にし、保持用タイバー６
０ａ、６０ｂを１本にしても良い。
【００１８】本発明の特徴は、接着性絶縁材料５４にあ
る。この絶縁材料５４は、粒径の実質均一な絶縁フィラ
ー６１が分散され、アイランド５３と半導体チップ５０
とを平行に配置させるスペーサの働きを持たせている。
つまり粘性のある接着性絶縁材料をアイランド５３の上
に塗布し、この上に半導体チップ５０を載置して押圧し
ながら絶縁材料を図１のように広げても、フィラー６１
が分散されているため、アイランド５３と半導体チップ
５０は、一定の間隔を保持し、図５のような斜め配置を
防止することができる。
る。この絶縁材料５４は、粒径の実質均一な絶縁フィラ
ー６１が分散され、アイランド５３と半導体チップ５０
とを平行に配置させるスペーサの働きを持たせている。
つまり粘性のある接着性絶縁材料をアイランド５３の上
に塗布し、この上に半導体チップ５０を載置して押圧し
ながら絶縁材料を図１のように広げても、フィラー６１
が分散されているため、アイランド５３と半導体チップ
５０は、一定の間隔を保持し、図５のような斜め配置を
防止することができる。
【００１９】製法を簡単に説明すると、まずリードフレ
ームの状態でアイランド５３の４隅に設けた保持用タイ
バー５９ａ〜６０ｂに段付け加工を施すことにより、ア
イランド５３の高さとリード端子先端部５７ａとの高さ
を異ならしめておき、アイランド５３に第１と第２の半
導体チップ１０、１１を接着性絶縁材料でダイボンド
し、ボンディングパッド５２とリード端子の先端部５７
ａとをワイヤボンドする。
ームの状態でアイランド５３の４隅に設けた保持用タイ
バー５９ａ〜６０ｂに段付け加工を施すことにより、ア
イランド５３の高さとリード端子先端部５７ａとの高さ
を異ならしめておき、アイランド５３に第１と第２の半
導体チップ１０、１１を接着性絶縁材料でダイボンド
し、ボンディングパッド５２とリード端子の先端部５７
ａとをワイヤボンドする。
【００２０】次いでアイランド５３部分が上下金型に設
けたキャビティ内に位置するように、リードフレームの
枠体とリード端子５７を上下金型で挟み固定し、斯る状
態で樹脂を注入、硬化させることにより得ることができ
る。前記リードフレームは、板厚が１５０〜２００μの
銅系または鉄系の板状素材をエッチング加工又はパンチ
ング加工することによりアイランド５３、リード端子５
７等の各パーツを成形したもので、モールド工程後に切
断されるまでは各パーツはリードフレームの枠体に保持
されている。保持された状態でリード端子の先端部５７
ａと前記枠体とは高さが一致しており、アイランド５３
だけが段付け加工されて高さが異なる。その為完成後の
装置ではアイランド５３を保持するタイバー５９ａ〜６
０ｂは樹脂５８内部で上方に折り曲げられ、リード１４
の高さと一致する位置で再びほぼ水平に延在し、そして
樹脂５８表面に切断面が露出して終端する。
けたキャビティ内に位置するように、リードフレームの
枠体とリード端子５７を上下金型で挟み固定し、斯る状
態で樹脂を注入、硬化させることにより得ることができ
る。前記リードフレームは、板厚が１５０〜２００μの
銅系または鉄系の板状素材をエッチング加工又はパンチ
ング加工することによりアイランド５３、リード端子５
７等の各パーツを成形したもので、モールド工程後に切
断されるまでは各パーツはリードフレームの枠体に保持
されている。保持された状態でリード端子の先端部５７
ａと前記枠体とは高さが一致しており、アイランド５３
だけが段付け加工されて高さが異なる。その為完成後の
装置ではアイランド５３を保持するタイバー５９ａ〜６
０ｂは樹脂５８内部で上方に折り曲げられ、リード１４
の高さと一致する位置で再びほぼ水平に延在し、そして
樹脂５８表面に切断面が露出して終端する。
【００２１】各半導体チップ５０、５１は、組立工程直
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子５７の板厚は
約１３０μである。板状材料から同時に形成するのでア
イランド５３の板厚も同じ値であり、この値は各パーツ
の機械的強度を保つほぼ限界の値である。本発明では、
アイランド５３の高さを限界まで下げ、アイランド５３
の裏面を樹脂５８の表面に露出させるようにモールドす
る事で樹脂の肉厚に余裕を持たせた。アイランドの裏面
は樹脂５８の表面と平坦面を構成し、これはキャビティ
内にリードフレームをセットするときに、アイランド裏
面が下金型のキャビティ表面に当接するように設置し、
樹脂封止する事で得ることができる。アイランド５３の
位置を下げたので、アイランド５３の板厚と、第１と第
２の半導体チップ５０、５１の厚み、および接着剤５
４、５５の厚み（各々３０〜４０μは必要である）を差
し引いても、第２の半導体チップ５１の上方に２４０〜
３００μの樹脂１８の厚みを残すことが可能になった。
この値は、ワイヤボンド工程におけるワイヤ５６のルー
プ高さの点をも解決できる値である。
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子５７の板厚は
約１３０μである。板状材料から同時に形成するのでア
イランド５３の板厚も同じ値であり、この値は各パーツ
の機械的強度を保つほぼ限界の値である。本発明では、
アイランド５３の高さを限界まで下げ、アイランド５３
の裏面を樹脂５８の表面に露出させるようにモールドす
る事で樹脂の肉厚に余裕を持たせた。アイランドの裏面
は樹脂５８の表面と平坦面を構成し、これはキャビティ
内にリードフレームをセットするときに、アイランド裏
面が下金型のキャビティ表面に当接するように設置し、
樹脂封止する事で得ることができる。アイランド５３の
位置を下げたので、アイランド５３の板厚と、第１と第
２の半導体チップ５０、５１の厚み、および接着剤５
４、５５の厚み（各々３０〜４０μは必要である）を差
し引いても、第２の半導体チップ５１の上方に２４０〜
３００μの樹脂１８の厚みを残すことが可能になった。
この値は、ワイヤボンド工程におけるワイヤ５６のルー
プ高さの点をも解決できる値である。
【００２２】このように、アイランド５３の裏面が樹脂
５８の下面に露出するようにその位置を配置したことに
より、樹脂５８の肉厚に余裕を持たせることができ、樹
脂の外形寸法を薄型化できるものである。これにより、
１パッケージ内に複数の半導体チップ５０、５１を積層
しても外形寸法の厚みを押し上げることのない半導体装
置を提供することができる。
５８の下面に露出するようにその位置を配置したことに
より、樹脂５８の肉厚に余裕を持たせることができ、樹
脂の外形寸法を薄型化できるものである。これにより、
１パッケージ内に複数の半導体チップ５０、５１を積層
しても外形寸法の厚みを押し上げることのない半導体装
置を提供することができる。
【００２３】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ５０、５１の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ５０、５１の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。
【００２４】続いて、第２の実施の形態について図２を
参照しながら簡単に説明する。殆どが同じ構成であるの
で、異なる部分のみを説明する。第１の部分は、アイラ
ンド５３である。半導体チップ５０の側辺と平行な主た
る側辺ＳＤと保持用タイバー５９ａ〜６０ｂの交差部近
傍に幅広部ＨＢを設け、ここに接着性絶縁材料５４が塗
布できるようにしたものである。アイランドや保持用タ
ーバーの幅広部も含めてその上にディスペンサーで前記
絶縁材料５４が塗布でき、この上に半導体チップ５０を
載せて押圧すれば、幅広部ＨＢからタイバーの上にも絶
縁材料が延在される。従って保持用タイバーと半導体チ
ップの間には絶縁材料が配置されるため、前記斜め配置
を抑制する。また斜め配置にされても、保持用タイバー
に絶縁材料が被着されているので、アイランドと半導体
チップの耐圧が向上する。
参照しながら簡単に説明する。殆どが同じ構成であるの
で、異なる部分のみを説明する。第１の部分は、アイラ
ンド５３である。半導体チップ５０の側辺と平行な主た
る側辺ＳＤと保持用タイバー５９ａ〜６０ｂの交差部近
傍に幅広部ＨＢを設け、ここに接着性絶縁材料５４が塗
布できるようにしたものである。アイランドや保持用タ
ーバーの幅広部も含めてその上にディスペンサーで前記
絶縁材料５４が塗布でき、この上に半導体チップ５０を
載せて押圧すれば、幅広部ＨＢからタイバーの上にも絶
縁材料が延在される。従って保持用タイバーと半導体チ
ップの間には絶縁材料が配置されるため、前記斜め配置
を抑制する。また斜め配置にされても、保持用タイバー
に絶縁材料が被着されているので、アイランドと半導体
チップの耐圧が向上する。
【００２５】また第１の実施の形態と同様に、実質粒径
の均一なフィラーを分散させれば、更に絶縁性は向上す
る。
の均一なフィラーを分散させれば、更に絶縁性は向上す
る。
【００２６】
【発明の効果】以上に説明した通り、本発明によれば、
１つのパッケージ内に複数の半導体チップを積層する事
により、電子機器の軽薄短小化の要求に沿った高密度実
装の製品を提供できる利点を有する。更に、アイランド
と半導体チップとの間に接着性絶縁材料を設け、中に実
質同一粒径の絶縁フィラーを分散させることで、アイラ
ンドと半導体チップが平行に配置でき、従来のような斜
め配置による耐圧低下を抑制することができる。
１つのパッケージ内に複数の半導体チップを積層する事
により、電子機器の軽薄短小化の要求に沿った高密度実
装の製品を提供できる利点を有する。更に、アイランド
と半導体チップとの間に接着性絶縁材料を設け、中に実
質同一粒径の絶縁フィラーを分散させることで、アイラ
ンドと半導体チップが平行に配置でき、従来のような斜
め配置による耐圧低下を抑制することができる。
【００２７】幅広部から延在される前記保持用タイバー
と前記半導体チップの間にも、幅広部から流れ出る接着
性絶縁材料を設けることで、耐圧を向上させることがで
きる。保持用タイバーを、アイランドの４コーナーから
延在させることで、アイランドを水平に強固に保持する
ことができ、アイランドと半導体チップを更に平行に配
置することができる。
と前記半導体チップの間にも、幅広部から流れ出る接着
性絶縁材料を設けることで、耐圧を向上させることがで
きる。保持用タイバーを、アイランドの４コーナーから
延在させることで、アイランドを水平に強固に保持する
ことができ、アイランドと半導体チップを更に平行に配
置することができる。
【００２８】幅広部を接着性絶縁材料が塗布できる幅に
することで、ディスペンサー等の機器でタイバーのそば
に樹脂を配置でき、チップの押圧による流れでタイバー
上にも絶縁材料を載せることができる。
することで、ディスペンサー等の機器でタイバーのそば
に樹脂を配置でき、チップの押圧による流れでタイバー
上にも絶縁材料を載せることができる。
【図１】本発明を説明するための半導体装置の平面図で
ある。
ある。
【図２】本発明を説明するための半導体装置の平面図で
ある。
ある。
【図３】従来例を説明するための断面図である。
【図４】従来例を説明するための平面図である。
【図５】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−92776（ＪＰ，Ａ) 特開 平８−204107（ＪＰ，Ａ) 特開 平７−254680（ＪＰ，Ａ) 特開 平４−152642（ＪＰ，Ａ) 特開 平２−168635（ＪＰ，Ａ) 特開 平４−142073（ＪＰ，Ａ) 特開 平１−235363（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 23/50 H01L 25/04 - 25/075 H01L 25/18
Claims (5)
- 【請求項１】 アイランドの相対向する一方の側辺対か
ら外に延在された保持用タイバーと、 前記アイランドサイズよりも大きいサイズで、前記保持
用タイバーの一部にまで載置される半導体チップと、 少なくとも相対向する他方の側辺対に位置する前記半導
体チップの近傍まで延在されるリード端子と、 前記リード端子と前記半導体チップとを電気的に接続す
る接続手段と、 前記半導体チップの周囲まで封止する樹脂とを備え、前記アイランドおよび前記保持用タイバーの一部と前記
半導体チップとを実質同一粒径の絶縁フィラーが分散さ
れた接着性絶縁材料で固着し、前記アイランドの裏面を
前記樹脂表面に露出すること を特徴とした半導体装置。 - 【請求項２】 アイランドの相対向する一方の側辺対か
ら外に延在された保持用タイバーと、 前記アイランドサイズよりも大きいサイズで、前記保持
用タイバーの一部にまで載置される半導体チップと、 少なくとも相対向する他方の側辺対に位置する前記半導
体チップの近傍まで延在されるリード端子と、 前記リード端子と前記半導体チップとを電気的に接続す
る接続手段と、 前記半導体チップの周囲まで封止する樹脂とを備え、 前記保持用タイバーは、前記半導体チップ側辺と平行な
前記一方の側辺から幅広部が設けられて延在され、前記
幅広部を含む前記アイランドおよび前記保持用タイバー
の一部と前記半導体チップとを実質同一粒径の絶縁フィ
ラーが分散された接着性絶縁材料で固着し、前記アイラ
ンドの裏面を前記樹脂表面に露出することを特徴とした
半導体装置。 - 【請求項３】 前記保持用タイバーは、前記アイランド
の４コーナーから延在されることを特徴とする請求項１
または請求項２記載の半導体装置。 - 【請求項４】 前記幅広部は、前記接着性絶縁材料が塗
布できる幅を有したことを特徴とする請求項２または請
求項３記載の半導体装置。 - 【請求項５】 前記半導体チップの上には、別の半導体
チップが載置される請求項１、請求項２、請求項３また
は請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17434597A JP3182374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17434597A JP3182374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126689A JPH1126689A (ja) | 1999-01-29 |
| JP3182374B2 true JP3182374B2 (ja) | 2001-07-03 |
Family
ID=15977026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17434597A Expired - Fee Related JP3182374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182374B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077277A (ja) * | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置 |
| JP5566433B2 (ja) * | 2012-09-24 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-30 JP JP17434597A patent/JP3182374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126689A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| US7518223B2 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| US6870269B2 (en) | Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods | |
| US6777789B1 (en) | Mounting for a package containing a chip | |
| US5543657A (en) | Single layer leadframe design with groundplane capability | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| TW488053B (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US20030025199A1 (en) | Super low profile package with stacked dies | |
| US7419855B1 (en) | Apparatus and method for miniature semiconductor packages | |
| JPH09260568A (ja) | 半導体装置及びその製造方法 | |
| US6967395B1 (en) | Mounting for a package containing a chip | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP3182374B2 (ja) | 半導体装置 | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JP3203200B2 (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JP2824175B2 (ja) | 半導体装置及びその製造方法 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| JP3506341B2 (ja) | 半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |