JP3203200B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3203200B2 JP3203200B2 JP05517597A JP5517597A JP3203200B2 JP 3203200 B2 JP3203200 B2 JP 3203200B2 JP 05517597 A JP05517597 A JP 05517597A JP 5517597 A JP5517597 A JP 5517597A JP 3203200 B2 JP3203200 B2 JP 3203200B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- height
- resin
- semiconductor device
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせてモールドしつつ、ボンディングワイヤ
の交差とパッケージ外形の薄型化が可能な、半導体装置
に関する。
プを重ね合わせてモールドしつつ、ボンディングワイヤ
の交差とパッケージ外形の薄型化が可能な、半導体装置
に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図５（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
ているのが、図５（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた（例えば、特開昭５５ー１１１１５１７号）、
１つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図５
（Ｂ）に示すように、アイランド３上に第１の半導体チ
ップ１ａを固着し、第１の半導体チップ１ａの上に第２
の半導体チップ１ｂを固着し、対応するボンディングパ
ッドとリード４とをボンディングワイヤ５ａ、５ｂで接
続し、樹脂２で封止したものである。
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた（例えば、特開昭５５ー１１１１５１７号）、
１つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図５
（Ｂ）に示すように、アイランド３上に第１の半導体チ
ップ１ａを固着し、第１の半導体チップ１ａの上に第２
の半導体チップ１ｂを固着し、対応するボンディングパ
ッドとリード４とをボンディングワイヤ５ａ、５ｂで接
続し、樹脂２で封止したものである。
【０００４】
【発明が解決しようとする課題】コストアップになるに
も関わらず複数のチップを一体化させることは、即ち軽
薄短小化の要求が極めて強いからに他ならない。故に外
形寸法に余裕のあるＤＩＰ型パッケージよりは、表面実
装型の、しかも薄型のパッケージに収納したい意向が強
く、その方が全体としてのメリットが大きい。
も関わらず複数のチップを一体化させることは、即ち軽
薄短小化の要求が極めて強いからに他ならない。故に外
形寸法に余裕のあるＤＩＰ型パッケージよりは、表面実
装型の、しかも薄型のパッケージに収納したい意向が強
く、その方が全体としてのメリットが大きい。
【０００５】しかしながら、半導体チップ１やアイラン
ド３には、機械的強度を持たせる必要性から、ある程度
の厚み以上には薄くすることができないので、チップを
積層した分だけパッケージ外形を大型化する欠点があ
る。また、ボンディングワイヤ５ａ、５ｂには、図６
（Ａ）の図示６で示すように一定量以上は垂直に上昇さ
せる必要があるので、第１のワイヤ５ａと第２のワイヤ
５ｂとの間隔（図６（Ａ）の図示７）が狭くなり、両者
の接触事故を防ぐためには互いに平行に配置するような
制限が加わる。そのため、図６（Ｂ）に符号８で示した
ような、第１のワイヤ５ａと第２のワイヤ５ｂとを交差
する配置ができなくなり、その分だけパッドとリード４
との位置関係に制約が加わって設計の自由度を失うとい
う欠点があった。
ド３には、機械的強度を持たせる必要性から、ある程度
の厚み以上には薄くすることができないので、チップを
積層した分だけパッケージ外形を大型化する欠点があ
る。また、ボンディングワイヤ５ａ、５ｂには、図６
（Ａ）の図示６で示すように一定量以上は垂直に上昇さ
せる必要があるので、第１のワイヤ５ａと第２のワイヤ
５ｂとの間隔（図６（Ａ）の図示７）が狭くなり、両者
の接触事故を防ぐためには互いに平行に配置するような
制限が加わる。そのため、図６（Ｂ）に符号８で示した
ような、第１のワイヤ５ａと第２のワイヤ５ｂとを交差
する配置ができなくなり、その分だけパッドとリード４
との位置関係に制約が加わって設計の自由度を失うとい
う欠点があった。
【０００６】もし交差配置を行うのであれば間隔７を確
保するために第２のワイヤ５ｂの高さ（図６（Ａ）の符
号９）を必要以上に高くすることになり、結局パッケー
ジの外形寸法を大きくしてしまう。更に又、チップを重
ねることによりパッケージの外形寸法を押し上げること
は、従来より準備されているパッケージの外形寸法に収
まらなくなるので、金型や試験測定装置等、後工程で使
用する製造装置の殆どを別設計にしなければならず、設
備投資によりコストアップが極めて大きくなると言う欠
点があった。
保するために第２のワイヤ５ｂの高さ（図６（Ａ）の符
号９）を必要以上に高くすることになり、結局パッケー
ジの外形寸法を大きくしてしまう。更に又、チップを重
ねることによりパッケージの外形寸法を押し上げること
は、従来より準備されているパッケージの外形寸法に収
まらなくなるので、金型や試験測定装置等、後工程で使
用する製造装置の殆どを別設計にしなければならず、設
備投資によりコストアップが極めて大きくなると言う欠
点があった。
【０００７】具体的に数値を述べると、本願発明者は、
ＴＳＯＰ型と呼ばれる表面実装型の、厚さｔが約１．０
ｍｍにしか過ぎないパッケージに２つのチップを積層し
て収納することを目標とした。リードフレーム方式以外
では、半導体チップと外形寸法がほぼ一致するベアチッ
プ方式や、金属板の代わりにフィルムと銅箔を用いたフ
ィルムキャリア方式が更なる小型化の手法として考えら
れるが、コストが高すぎてしかも信頼性の確保が難しく
なる。故に従来技術の延長線上である、リードフレーム
とトランスファモールド技術で実現したい要求が強い。
ＴＳＯＰ型と呼ばれる表面実装型の、厚さｔが約１．０
ｍｍにしか過ぎないパッケージに２つのチップを積層し
て収納することを目標とした。リードフレーム方式以外
では、半導体チップと外形寸法がほぼ一致するベアチッ
プ方式や、金属板の代わりにフィルムと銅箔を用いたフ
ィルムキャリア方式が更なる小型化の手法として考えら
れるが、コストが高すぎてしかも信頼性の確保が難しく
なる。故に従来技術の延長線上である、リードフレーム
とトランスファモールド技術で実現したい要求が強い。
【０００８】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、リードの高さに対して、第
１の半導体チップを下方に設置し第２の半導体チップを
上方に設置し、第１の半導体チップからの第１のワイヤ
を打ち上げ式でワイヤボンドすると共に第２の半導体チ
ップからの第２のワイヤを打ち下げ式でワイヤボンドす
ることにより、パッケージの薄型化が可能な半導体装置
を提供するものである。
課題に鑑み成されたもので、リードの高さに対して、第
１の半導体チップを下方に設置し第２の半導体チップを
上方に設置し、第１の半導体チップからの第１のワイヤ
を打ち上げ式でワイヤボンドすると共に第２の半導体チ
ップからの第２のワイヤを打ち下げ式でワイヤボンドす
ることにより、パッケージの薄型化が可能な半導体装置
を提供するものである。
【０００９】更に、半導体チップを搭載するアイランド
の裏面が樹脂の表面に露出するようにリードとアイラン
ドとの段付けを行い、このアイランド上に複数の半導体
チップを積層する事により、樹脂の高さを低減した半導
体装置を提供するものである。
の裏面が樹脂の表面に露出するようにリードとアイラン
ドとの段付けを行い、このアイランド上に複数の半導体
チップを積層する事により、樹脂の高さを低減した半導
体装置を提供するものである。
【００１０】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。先ず、図２（Ａ）
（Ｂ）は本発明の半導体装置を示す断面図、図３は本発
明の半導体装置を示す上面図、図４は本発明の半導体装
置を示す裏面図である。尚、図２（Ａ）は図３のＡＡ線
断面図、同じく図２（Ｂ）は図２のＢＢ線断面図であ
る。
面を参照しながら詳細に説明する。先ず、図２（Ａ）
（Ｂ）は本発明の半導体装置を示す断面図、図３は本発
明の半導体装置を示す上面図、図４は本発明の半導体装
置を示す裏面図である。尚、図２（Ａ）は図３のＡＡ線
断面図、同じく図２（Ｂ）は図２のＢＢ線断面図であ
る。
【００１１】図中、１０、１１は各々第１と第２の半導
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第１の半導体チッ
プ１０のチップの周辺部分には外部接続用の第１のボン
ディングパッド１２ａが形成されている。同様に第２の
半導体チップ１１の表面には第２のボンディングパッド
１２ｂが形成されている。各ボンディングパッド１２
ａ、１２ｂを被覆するようにシリコン窒化膜、シリコン
酸化膜、ポリイミド系絶縁膜などのパッシベーション皮
膜が形成され、ボンディングパッド１２ａ、１２ｂの上
部は電気接続のために開口されている。
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第１の半導体チッ
プ１０のチップの周辺部分には外部接続用の第１のボン
ディングパッド１２ａが形成されている。同様に第２の
半導体チップ１１の表面には第２のボンディングパッド
１２ｂが形成されている。各ボンディングパッド１２
ａ、１２ｂを被覆するようにシリコン窒化膜、シリコン
酸化膜、ポリイミド系絶縁膜などのパッシベーション皮
膜が形成され、ボンディングパッド１２ａ、１２ｂの上
部は電気接続のために開口されている。
【００１２】第１の半導体チップ１０はリードフレーム
のアイランド１３上にＡｇペーストなどのエポキシ系導
電接着剤１４によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。第１の半導体チップ１０表面の第１のボ
ンディングパッド１２ａの表面には、金線等の第１のボ
ンディングワイヤ１６ａの一端がワイヤボンドされてお
り、第１のボンディングワイヤ１６ａの他端は外部導出
用のリード端子１７の先端部１７ａにワイヤボンドされ
ている。第２の半導体チップ１１の第２のボンディング
パッド１２ｂの表面には同じく第２のボンディングワイ
ヤ１６ｂの一端がワイヤボンドされており、他端はリー
ド端子１７の先端部１７ａにワイヤボンドされている。
これで、各々のボンディングパッド１２ａ、１２ｂと各
リード１７とを電気的に接続している。
のアイランド１３上にＡｇペーストなどのエポキシ系導
電接着剤１４によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。第１の半導体チップ１０表面の第１のボ
ンディングパッド１２ａの表面には、金線等の第１のボ
ンディングワイヤ１６ａの一端がワイヤボンドされてお
り、第１のボンディングワイヤ１６ａの他端は外部導出
用のリード端子１７の先端部１７ａにワイヤボンドされ
ている。第２の半導体チップ１１の第２のボンディング
パッド１２ｂの表面には同じく第２のボンディングワイ
ヤ１６ｂの一端がワイヤボンドされており、他端はリー
ド端子１７の先端部１７ａにワイヤボンドされている。
これで、各々のボンディングパッド１２ａ、１２ｂと各
リード１７とを電気的に接続している。
【００１３】第１と第２の半導体チップ１０、１１、リ
ード端子の先端部１７ａ、および第１と第２のボンディ
ングワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポ
キシ系の熱硬化樹脂１８でモールドされ、パッケージ化
される。リード端子１７はパッケージ側壁の、樹脂１８
の厚みの約半分の位置から外部に導出される。即ち、図
２（Ａ）を参照して、リード１７から上側の樹脂厚みｔ
１と下側の樹脂厚ｔみ２とはほぼ同等の厚みである。そ
して、樹脂１８の外部に導出されたリード端子１７は一
端下方に曲げられ、再度曲げられてＺ字型にフォーミン
グされている。このフォーミング形状は、リード端子１
７の裏面側固着部分１７ｂをプリント基板に形成した導
電パターンに対向接着する、表面実装用途の為の形状で
ある。
ード端子の先端部１７ａ、および第１と第２のボンディ
ングワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポ
キシ系の熱硬化樹脂１８でモールドされ、パッケージ化
される。リード端子１７はパッケージ側壁の、樹脂１８
の厚みの約半分の位置から外部に導出される。即ち、図
２（Ａ）を参照して、リード１７から上側の樹脂厚みｔ
１と下側の樹脂厚ｔみ２とはほぼ同等の厚みである。そ
して、樹脂１８の外部に導出されたリード端子１７は一
端下方に曲げられ、再度曲げられてＺ字型にフォーミン
グされている。このフォーミング形状は、リード端子１
７の裏面側固着部分１７ｂをプリント基板に形成した導
電パターンに対向接着する、表面実装用途の為の形状で
ある。
【００１４】この半導体装置は、先ずリードフレームの
状態でアイランド１３の４隅に設けた保持用タイバー１
９に段付け加工を施すことにより、アイランド１３の高
さとリード端子先端部１７ａとの高さを異ならしめてお
き、アイランド１３に第１と第２の半導体チップ１０、
１１をダイボンドし、ボンディングパッド１２ａ、１２
ｂとリード端子の先端部１７ａとをワイヤボンドし、次
いでアイランド１３部分が上下金型に設けたキャビティ
内に位置するように、リードフレームの枠体とリード端
子１７を上下金型で挟み固定し、斯る状態で樹脂を注
入、硬化させることにより得ることができる。
状態でアイランド１３の４隅に設けた保持用タイバー１
９に段付け加工を施すことにより、アイランド１３の高
さとリード端子先端部１７ａとの高さを異ならしめてお
き、アイランド１３に第１と第２の半導体チップ１０、
１１をダイボンドし、ボンディングパッド１２ａ、１２
ｂとリード端子の先端部１７ａとをワイヤボンドし、次
いでアイランド１３部分が上下金型に設けたキャビティ
内に位置するように、リードフレームの枠体とリード端
子１７を上下金型で挟み固定し、斯る状態で樹脂を注
入、硬化させることにより得ることができる。
【００１５】前記リードフレームは、板厚が１５０〜２
００μの銅系または鉄系の板状素材をエッチング又はパ
ンチング加工することによりアイランド１３、リード端
子１７等の各パーツを成形したもので、モールド工程後
に切断されるまでは各パーツはリードフレームの枠体に
保持されている。保持された状態でリード端子の先端部
１７ａと前記枠体とは高さが一致しており、アイランド
１３だけが段付け加工されて高さが異なる。その為完成
後の装置ではアイランド１３を保持するタイバー１９は
樹脂１８内部で上方に折り曲げられ、リード１４の高さ
と一致する位置で再びほぼ水平に延在し、そして樹脂１
８表面に切断面が露出して終端する。
００μの銅系または鉄系の板状素材をエッチング又はパ
ンチング加工することによりアイランド１３、リード端
子１７等の各パーツを成形したもので、モールド工程後
に切断されるまでは各パーツはリードフレームの枠体に
保持されている。保持された状態でリード端子の先端部
１７ａと前記枠体とは高さが一致しており、アイランド
１３だけが段付け加工されて高さが異なる。その為完成
後の装置ではアイランド１３を保持するタイバー１９は
樹脂１８内部で上方に折り曲げられ、リード１４の高さ
と一致する位置で再びほぼ水平に延在し、そして樹脂１
８表面に切断面が露出して終端する。
【００１６】各半導体チップ１０、１１は、組立工程直
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子１７の板厚
（図２（Ａ）の図示ｔ３）は約１３０μである。板状材
料から同時に形成するのでアイランド１３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子１７の板厚
（図２（Ａ）の図示ｔ３）は約１３０μである。板状材
料から同時に形成するのでアイランド１３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
【００１７】図１はボンディングワイヤ１６ａ、１６ｂ
部分を示す拡大断面図である。リード端子１７の先端部
１７ａがパッケージ厚みの約半分の高さに位置するのに
対し、第１のボンディングパッド１２ａの表面はリード
端子先端部１７ａのボンディングエリア２０より下に、
第２のボンディングパッド１２ｂの表面はボンディング
エリア２０より上方に位置する。
部分を示す拡大断面図である。リード端子１７の先端部
１７ａがパッケージ厚みの約半分の高さに位置するのに
対し、第１のボンディングパッド１２ａの表面はリード
端子先端部１７ａのボンディングエリア２０より下に、
第２のボンディングパッド１２ｂの表面はボンディング
エリア２０より上方に位置する。
【００１８】第１のボンディングワイヤ１６ａは、第１
のボンディングパッド１２ａの表面に１ｓｔボンドが打
たれ、垂直に上昇した後、ボンディングエリア２０と同
じかやや高い位置で折り曲げられ、水平方向に延在して
ボンディングエリア２０表面に２ｎｄボンドが打たれ
る。１ｓｔボンド位置より２ｎｄボンド位置の方が高い
「打ち上げ」となるので、第１のボンディングワイヤ１
６ａが下方に垂れることもなく、ワイヤの長さも短くで
きる。従ってワイヤのループ高さを最も低くすることが
可能となる。
のボンディングパッド１２ａの表面に１ｓｔボンドが打
たれ、垂直に上昇した後、ボンディングエリア２０と同
じかやや高い位置で折り曲げられ、水平方向に延在して
ボンディングエリア２０表面に２ｎｄボンドが打たれ
る。１ｓｔボンド位置より２ｎｄボンド位置の方が高い
「打ち上げ」となるので、第１のボンディングワイヤ１
６ａが下方に垂れることもなく、ワイヤの長さも短くで
きる。従ってワイヤのループ高さを最も低くすることが
可能となる。
【００１９】第２のボンディングワイヤ１６ｂは、第２
のボンディングパッド１２ｂに１ｓｔボンドが打たれ、
ある高さ（図示ｔ４）まで垂直に上昇した後に折り曲げ
られ、下方に延在してボンディングエリア２０表面の第
１のボンディングワイヤ１６ａより遠方に２ｎｄボンド
が打たれる。１ｓｔボンド位置より２ｎｄボンド位置の
方が低い「打ち下げ」となるので、第２のボンディング
ワイヤ１６ｂが第２の半導体チップ１１の角部に接触し
ないように「ある高さｔ４」が設けられている。 尚、
ボールボンド方式では、金線の先端部を溶融させてその
表面張力により金ボール２１を形成し、該金ボール２１
を押しつけて１ｓｔボンドとするのであるが、金ボール
を形成するときの加熱により金ボール２１先端から１５
０〜２００μの長さにわたり再結晶化部分が発生し、こ
の部分に折れ曲がりやすい部分を形成する。故に上記の
「ある高さｔ４」は前記再結晶化部分の長さ以内という
ことになる。
のボンディングパッド１２ｂに１ｓｔボンドが打たれ、
ある高さ（図示ｔ４）まで垂直に上昇した後に折り曲げ
られ、下方に延在してボンディングエリア２０表面の第
１のボンディングワイヤ１６ａより遠方に２ｎｄボンド
が打たれる。１ｓｔボンド位置より２ｎｄボンド位置の
方が低い「打ち下げ」となるので、第２のボンディング
ワイヤ１６ｂが第２の半導体チップ１１の角部に接触し
ないように「ある高さｔ４」が設けられている。 尚、
ボールボンド方式では、金線の先端部を溶融させてその
表面張力により金ボール２１を形成し、該金ボール２１
を押しつけて１ｓｔボンドとするのであるが、金ボール
を形成するときの加熱により金ボール２１先端から１５
０〜２００μの長さにわたり再結晶化部分が発生し、こ
の部分に折れ曲がりやすい部分を形成する。故に上記の
「ある高さｔ４」は前記再結晶化部分の長さ以内という
ことになる。
【００２０】このように第１のボンディングワイヤ１６
ａを「打ち上げ」とすることにより、第１のボンディン
グワイヤ１６ｂのループ高さを低くすることができるの
で、第２のボンディングワイヤとの間隔（図示ｔ５）を
設けることが容易になる。従って、図６（Ｂ）の符号８
で示したような、第１と第２のボンディングワイヤ１６
ａ、１６ｂとを交差配置することが可能となり、リード
とパッドとの位置関係の制約を緩やかにできる。しか
も、第２のボンディングワイヤ１６ｂのある高さｔ４を
過剰に高くせずに済むので、パッケージ外形を不必要に
押し上げることもない。
ａを「打ち上げ」とすることにより、第１のボンディン
グワイヤ１６ｂのループ高さを低くすることができるの
で、第２のボンディングワイヤとの間隔（図示ｔ５）を
設けることが容易になる。従って、図６（Ｂ）の符号８
で示したような、第１と第２のボンディングワイヤ１６
ａ、１６ｂとを交差配置することが可能となり、リード
とパッドとの位置関係の制約を緩やかにできる。しか
も、第２のボンディングワイヤ１６ｂのある高さｔ４を
過剰に高くせずに済むので、パッケージ外形を不必要に
押し上げることもない。
【００２１】本願発明者が目標とした１ｍｍ厚みのパッ
ケージの場合、アイランド１３の高さがリード端子１７
の高さとほぼ一致しているような従来設計では、リード
端子１７の板厚ｔ３を差し引くと上側の樹脂１８の肉厚
ｔ２は約４３０μ程度しかなく、前記４３０μに第１と
第２の半導体チップ１０、１１を積層して収納すること
は当然不可能である。
ケージの場合、アイランド１３の高さがリード端子１７
の高さとほぼ一致しているような従来設計では、リード
端子１７の板厚ｔ３を差し引くと上側の樹脂１８の肉厚
ｔ２は約４３０μ程度しかなく、前記４３０μに第１と
第２の半導体チップ１０、１１を積層して収納すること
は当然不可能である。
【００２２】そこで本発明では、アイランド１３の高さ
を限界まで下げ、アイランド１３の裏面１３ａを樹脂１
８の表面に露出させるようにモールドする事で樹脂の肉
厚に余裕を持たせた。アイランドの裏面１３ａは樹脂１
８の表面と平坦面を構成し、これはキャビティ内にリー
ドフレームをセットするときに、アイランド裏面１３ａ
が下金型のキャビティ表面に当接するように設置し、樹
脂封止する事で得ることができる。アイランド１３の位
置を下げたので、アイランド１３の板厚と、第１と第２
の半導体チップ１０、１１の厚み、および接着剤１４、
１５の厚み（各々３０〜４０μは必要である）を差し引
いても、第２の半導体チップ１１の上方に２４０〜３０
０μの樹脂１８の厚みを残すことが可能になった。
を限界まで下げ、アイランド１３の裏面１３ａを樹脂１
８の表面に露出させるようにモールドする事で樹脂の肉
厚に余裕を持たせた。アイランドの裏面１３ａは樹脂１
８の表面と平坦面を構成し、これはキャビティ内にリー
ドフレームをセットするときに、アイランド裏面１３ａ
が下金型のキャビティ表面に当接するように設置し、樹
脂封止する事で得ることができる。アイランド１３の位
置を下げたので、アイランド１３の板厚と、第１と第２
の半導体チップ１０、１１の厚み、および接着剤１４、
１５の厚み（各々３０〜４０μは必要である）を差し引
いても、第２の半導体チップ１１の上方に２４０〜３０
０μの樹脂１８の厚みを残すことが可能になった。
【００２３】また、第１のボンディングワイヤ１６ａを
「打ち上げ」とすることによりそのループ高さを抑える
ことができ、第２のボンディングワイヤ１６ｂとの間隔
ｔ５を維持しながらも第２のボンディングワイヤ１６ｂ
のループ高さｔ４を抑えることができる。従って、上記
の樹脂厚にも十分収納することが可能になった。このよ
うに、本発明によれば、アイランド１３の裏面１３ａが
樹脂１８の下面に露出するようにその位置を配置したこ
とにより、樹脂１８の肉厚に余裕を持たせることがで
き、樹脂の外形寸法を薄型化できるものである。これに
より、１パッケージ内に第１と第２の半導体チップ１
０、１１を積層しても外形寸法の厚みを押し上げること
のない半導体装置を提供することができる。
「打ち上げ」とすることによりそのループ高さを抑える
ことができ、第２のボンディングワイヤ１６ｂとの間隔
ｔ５を維持しながらも第２のボンディングワイヤ１６ｂ
のループ高さｔ４を抑えることができる。従って、上記
の樹脂厚にも十分収納することが可能になった。このよ
うに、本発明によれば、アイランド１３の裏面１３ａが
樹脂１８の下面に露出するようにその位置を配置したこ
とにより、樹脂１８の肉厚に余裕を持たせることがで
き、樹脂の外形寸法を薄型化できるものである。これに
より、１パッケージ内に第１と第２の半導体チップ１
０、１１を積層しても外形寸法の厚みを押し上げること
のない半導体装置を提供することができる。
【００２４】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも第１と第２の半導体チップ１
０、１１の厚みを必要以上に薄くせずに済み、シリコン
ウェハの機械的強度を保てるので、バックグラインド工
程以降のウェハの取り扱い性にも優れる。
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも第１と第２の半導体チップ１
０、１１の厚みを必要以上に薄くせずに済み、シリコン
ウェハの機械的強度を保てるので、バックグラインド工
程以降のウェハの取り扱い性にも優れる。
【００２５】ところで、半導体チップ１０、１１を積層
し、同じ側からワイヤ１６を打つことから、第１の半導
体チップ１０には、その表面に形成するボンディングパ
ッド１２が露出するように第２の半導体チップ１１より
サイズが大きくなければならないという制限が加わる。
故にアイランド１３を第１の半導体チップ１０より大き
くするような設計を行うと、樹脂１８の下面の大部分に
アイランド１３の裏面が露出するような形状になり、ア
イランド１３と樹脂１８との熱膨張係数との差に起因す
るパッケージのそりが発生する危惧がある。
し、同じ側からワイヤ１６を打つことから、第１の半導
体チップ１０には、その表面に形成するボンディングパ
ッド１２が露出するように第２の半導体チップ１１より
サイズが大きくなければならないという制限が加わる。
故にアイランド１３を第１の半導体チップ１０より大き
くするような設計を行うと、樹脂１８の下面の大部分に
アイランド１３の裏面が露出するような形状になり、ア
イランド１３と樹脂１８との熱膨張係数との差に起因す
るパッケージのそりが発生する危惧がある。
【００２６】そこで、アイランド１３のサイズを第１の
半導体チップ１０より小さいサイズにすることで熱膨張
係数が樹脂１８より小さい素材からなるアイランド１３
の面積を減らし、収縮率の差を小さくして上記パッケー
ジのそりを回避することができる。この時、アイランド
保持用のタイバー１９は第１の半導体チップ１０を迂回
すると共に、複数のチップサイズに対応させるため、ア
イランド１３と水平にある程度延在させた後、上方に折
り曲げる。結果図３に示したように、タイバー１９の前
記水平に延在させた部分１９ａの裏面を樹脂の表面に露
出するような形状でモールドする。前記水平に延在させ
た部分１９ａは、樹脂１８との密着力を増大させるとい
う作用もある。
半導体チップ１０より小さいサイズにすることで熱膨張
係数が樹脂１８より小さい素材からなるアイランド１３
の面積を減らし、収縮率の差を小さくして上記パッケー
ジのそりを回避することができる。この時、アイランド
保持用のタイバー１９は第１の半導体チップ１０を迂回
すると共に、複数のチップサイズに対応させるため、ア
イランド１３と水平にある程度延在させた後、上方に折
り曲げる。結果図３に示したように、タイバー１９の前
記水平に延在させた部分１９ａの裏面を樹脂の表面に露
出するような形状でモールドする。前記水平に延在させ
た部分１９ａは、樹脂１８との密着力を増大させるとい
う作用もある。
【００２７】
【発明の効果】以上に説明した通り、本発明によれば、
１つのパッケージ内に複数の半導体チップ１０、１１を
積層する事により、電子機器の軽薄短小化の要求に沿っ
た高密度実装の製品を提供できる利点を有する。また、
第１のボンディングワイヤ１６ａを「打ち上げ」とした
ことにより第１と第２のボンディングワイヤ１６ａ、１
６ｂの間隔ｔ５を維持しつつループ高さｔ４を低く抑え
ることができるので、外形寸法の薄型化に寄与できる利
点を有する。
１つのパッケージ内に複数の半導体チップ１０、１１を
積層する事により、電子機器の軽薄短小化の要求に沿っ
た高密度実装の製品を提供できる利点を有する。また、
第１のボンディングワイヤ１６ａを「打ち上げ」とした
ことにより第１と第２のボンディングワイヤ１６ａ、１
６ｂの間隔ｔ５を維持しつつループ高さｔ４を低く抑え
ることができるので、外形寸法の薄型化に寄与できる利
点を有する。
【００２８】更に、第１と第２のボンディングワイヤ１
６ａ、１６ｂの間に間隔ｔ５を十分持たせることができ
るので、両者を交差させて異なるリード端子１７にワイ
ヤボンドするような交差配線を可能にできる。従って、
各ボンディングパッド１２ａ、１２ｂとリード端子１７
との位置関係の制約を緩やかにでき、設計の自由度を増
大できる。
６ａ、１６ｂの間に間隔ｔ５を十分持たせることができ
るので、両者を交差させて異なるリード端子１７にワイ
ヤボンドするような交差配線を可能にできる。従って、
各ボンディングパッド１２ａ、１２ｂとリード端子１７
との位置関係の制約を緩やかにでき、設計の自由度を増
大できる。
【００２９】更に、アイランド１３の位置を樹脂１８の
下面に露出するように配置したことにより、樹脂１８の
厚みを薄形化できる利点を有する。従って、樹脂１８の
厚みを増大することなく、複数の半導体チップ１０、１
１を積層して収納できる利点を有する。積層して収納す
ることは、例えばチップを横に並べて収納する場合に比
べて実装効率を約２倍にできる。
下面に露出するように配置したことにより、樹脂１８の
厚みを薄形化できる利点を有する。従って、樹脂１８の
厚みを増大することなく、複数の半導体チップ１０、１
１を積層して収納できる利点を有する。積層して収納す
ることは、例えばチップを横に並べて収納する場合に比
べて実装効率を約２倍にできる。
【００３０】更に、樹脂１８の厚みを増大しないことか
ら、樹脂１８の外形寸法を従来品と同一寸法にすること
ができる。これにより、モールド金型や試験測定装置な
どの製造装置を共用化することができ、製品のコストダ
ウンが可能である利点を有する。即ち、本発明ではリー
ドフレームの設計変更だけで他の製造ラインは全て共用
できるのである。
ら、樹脂１８の外形寸法を従来品と同一寸法にすること
ができる。これにより、モールド金型や試験測定装置な
どの製造装置を共用化することができ、製品のコストダ
ウンが可能である利点を有する。即ち、本発明ではリー
ドフレームの設計変更だけで他の製造ラインは全て共用
できるのである。
【００３１】更に、半導体チップ１０、１１の厚みを必
要以上に薄くせずに済むので、シリコンウェハの機械的
強度を保つことができ、ウェハの取り扱い性に優れる利
点を有する。
要以上に薄くせずに済むので、シリコンウェハの機械的
強度を保つことができ、ウェハの取り扱い性に優れる利
点を有する。
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための平面図である。
【図４】本発明を説明するための裏面図である。
【図５】従来例を説明するための断面図である。
【図６】従来例を説明するための（Ａ）断面図、（Ｂ）
平面図である。
平面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−340081（ＪＰ，Ａ) 特開 平１−289278（ＪＰ，Ａ) 特開 平８−70089（ＪＰ，Ａ) 特開 平８−148634（ＪＰ，Ａ) 特開 昭63−84055（ＪＰ，Ａ) 実開 平４−44145（ＪＰ，Ｕ) 実開 昭57−115255（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18
Claims (6)
- 【請求項１】 アイランドの上に固着した第１の半導体
チップと、 前記第１の半導体チップの表面に形成した、第１のボン
ディングパッドと、 前記第１の半導体チップの上に固着した第２の半導体チ
ップと、 前記第２の半導体チップの表面に形成した第２のボンデ
ィングパッドと、 前記第１と第２の半導体チップの周囲を封止する樹脂
と、 前記樹脂の底面から第１の高さに位置し、前記第１と第
２の半導体チップの近傍から延在して前記樹脂の側面か
ら外部に導出されるリード端子と、 前記第１のボンディングパッドと前記リード端子とを電
気的に接続する第１のボンディングワイヤと、 前記第２のボンディングパッドと前記リード端子とを電
気的に接続する第２のボンディングワイヤとを具備し、 前記第１のボンディングパッドの高さが前記第１の高さ
より低い位置に、前記第２のボンディングパッドの高さ
が前記第１の高さより高い位置に各々位置すると共に、 前記第１のボンディングワイヤと第２のボンディングワ
イヤとが交差して互いに異なるリード端子に接続する箇
所を有することを特徴とする半導体装置。 - 【請求項２】 前記アイランドの裏面側を前記樹脂の裏
面に露出するように樹脂封止したことを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記第１の高さが、前記樹脂の全体の厚
みの約半分の厚みであることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 前記第１のボンディングワイヤが、前記
第１のボンディングパッドからほぼ垂直方向に延在し、
前記第１の高さの近傍で折り曲げられてほぼ水平方向に
延在し、そして前記リード端子の表面に固着されている
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記第２のボンディングワイヤが、前記
第１のボンディングワイヤのループに対して常に高い位
置を通る軌跡を描くことを特徴とする請求項１記載の半
導体装置。 - 【請求項６】 前記リード端子が表面実装用にＺ字型に
リードフォーミングされていることを特徴とする請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05517597A JP3203200B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05517597A JP3203200B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256469A JPH10256469A (ja) | 1998-09-25 |
| JP3203200B2 true JP3203200B2 (ja) | 2001-08-27 |
Family
ID=12991396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05517597A Expired - Fee Related JP3203200B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203200B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457424B1 (ko) * | 2000-12-26 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP2002231882A (ja) | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| US6472747B2 (en) * | 2001-03-02 | 2002-10-29 | Qualcomm Incorporated | Mixed analog and digital integrated circuits |
| JP3865055B2 (ja) | 2001-12-28 | 2007-01-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| CN100437227C (zh) * | 2004-03-16 | 2008-11-26 | 统宝光电股份有限公司 | 显示面板、接合垫与其制造方法以及接合垫阵列 |
-
1997
- 1997-03-10 JP JP05517597A patent/JP3203200B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256469A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115977B2 (en) | Multi-chip package type semiconductor device | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3203200B2 (ja) | 半導体装置 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP2000049279A (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP3172472B2 (ja) | 半導体装置 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP3172471B2 (ja) | 半導体装置の製造方法 | |
| JP3182374B2 (ja) | 半導体装置 | |
| KR100788340B1 (ko) | 반도체 패키지 | |
| JPH10303233A (ja) | 半導体装置の製造方法 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| KR100525450B1 (ko) | 반도체 칩 적층형 반도체 패키지 | |
| JPH1168034A (ja) | 半導体装置 | |
| KR20010060872A (ko) | 반도체 칩 패키지와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |