JP2000049279A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000049279A JP2000049279A JP10216204A JP21620498A JP2000049279A JP 2000049279 A JP2000049279 A JP 2000049279A JP 10216204 A JP10216204 A JP 10216204A JP 21620498 A JP21620498 A JP 21620498A JP 2000049279 A JP2000049279 A JP 2000049279A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- chip
- bonding wire
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
ップの下に隠れる電極パッドへのワイヤボンディングを
可能にした、マルチチップ型の半導体装置を提供する。 【解決手段】 アイランド13上に第1の半導体チップ
10を固着し、第1の半導体チップ10の上に第2の半
導体チップ11を固着する。第1の半導体チップ10と
リード端子17とを第1のボンディングワイヤ16a
で、第2の半導体チップ11とリード端子17とを第2
のボンディングワイヤ16bで接続する。第1と第2の
半導体チップ10、11は互いに近似したチップサイズ
と形状を有し、平面視で第1の電極パッド12aが第2
の半導体チップ11に隠れる。半導体チップ11の端の
下部に凹部19を設け、凹部19の空間を利用して第1
の電極パッド12aと第2のボンディングワイヤ16a
との接続を行う。
Description
プを重ね合わせてモールドしつつ、近似した大きさを持
つ半導体チップの組み合わせでも小型化できる半導体装
置に関する。
ているのが、図5(A)に示したような、半導体チップ
1の周囲を熱硬化性のエポキシ樹脂2で封止するトラン
スファーモールド技術である。半導体チップ1の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド3に半導体チップ1をダイボンドし、半導
体チップ1のボンディングパッドとリード4をワイヤ5
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。
た(例えば、特開昭55ー1111517号)、1つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり図5(B)
に示すように、アイランド3上に第1の半導体チップ1
aを固着し、第1の半導体チップ1aの上に第2の半導
体チップ1bを固着し、対応するボンディングパッドと
リード端子4とをボンディングワイヤ5a、5bで接続
し、樹脂2で封止したものである。
第1の半導体チップ1aとのワイヤボンディングを確保
するため、第2の半導体チップ1bを固着したときに第
1の半導体チップ1aの電極パッド部分が露出している
こと、即ちチップサイズに差のあることが絶対的な条件
となる。そのため、例えば同一機種のチップを2個組み
込む、或いは別機種のチップであってもそのチップサイ
ズが近似する場合には採用できない欠点があった。2つ
の半導体チップを十文字に重ね合わせることも考えられ
るが、これとてチップサイズの縦×横の寸法に差がある
ことが条件となり、依然として制約が残るものである。
に示すように、アイランド3の両面に各半導体チップ1
a、1bの裏面が対向するようにこれらを固着する手法
がある。しかしながら、ボンディングワイヤのループ高
さの分が2倍必要になるので、半導体装置全体の厚み
(図5(C)の図示X)が増して、薄形化できない欠点
がある。
課題に鑑み成されたもので、第1の半導体チップと、該
第1の半導体チップの上に搭載した第2の半導体チップ
と、外部電極手段と、前記第1と第2の半導体チップの
各々の電極と前記外部電極手段とを接続するボンディン
グワイヤとを具備し、前記第1と第2の半導体チップを
封止した半導体装置において、前記第1の半導体チップ
の電極の上部に位置する第2の半導体チップの端部の下
に凹部を形成し、該凹部で前記ボンディングワイヤが前
記第1の半導体チップの電極にワイヤボンディングして
いることを特徴とするものである。
細に説明する。
を示す断面図、図2(A)は全体を示す断面図、同じく
図2(B)は全体を示す平面図である。
1と第2の半導体チップを示している。第1と第2の半
導体チップ10、11のシリコン表面には、前工程にお
いて各種の拡散熱処理などによって多数の能動、受動回
路素子が形成されている。第1と第2の半導体チップ1
0、11のチップ周辺部分には外部接続用の第1と第2
の電極パッド12a、12bがアルミ電極によって形成
されている。各電極パッド12a、12bの上にはパッ
シベーション皮膜が形成され、電極パッド12a、12
bの上部が電気接続のために開口されている。パッシベ
ーション被膜はシリコン窒化膜、シリコン酸化膜、ポリ
イミド系絶縁膜などである。図2(B)の例では、各電
極パッド12a、12bは半導体チップ10、11の対
向する2辺に沿って集約して配置されている。
のアイランド13上に接着剤14によりダイボンドされ
る。第2の半導体チップ11が第1の半導体チップ10
の前記パッシベーション皮膜上に接着剤15により固着
されている。接着剤14は導電性または絶縁性、接着剤
15は絶縁性のエポキシ系接着剤である。
る第1のボンディングワイヤ16aの一端が接続されて
おり、第1のボンディングワイヤ16aの他端は外部導
出用のリード端子17にワイヤボンドされている。ま
た、第2の電極パッド12bの表面には、第2のボンデ
ィングワイヤ16bの一端がワイヤボンドされており、
第2のボンディングワイヤ16bの他端は外部導出用の
リード端子17にワイヤボンドされている。
ード端子17の一部、および第1と第2のボンディング
ワイヤ16a、16bを含む主要部は、周囲をエポキシ
系の熱硬化樹脂18でモールドされて半導体装置のパッ
ケージを形成する。リード端子17はパッケージの側壁
から外部に導出されて外部接続端子となる。導出された
リード端子17はZ字型に曲げ加工されている。アイラ
ンド13の裏面側は樹脂18の表面に露出しており、樹
脂18表面と同一平面を形成している。
み合わせは任意である。例えば、第1と第2の半導体チ
ップ10、11としてEEPROM(フラッシュメモ
リ)等の半導体記憶装置を用いた場合(第1の組み合わ
せ例)は、1つのパッケージで記憶容量を2倍、3倍・
・・にすることができる。また、第1の半導体チップ1
0にEEPROM(フラッシュメモリ)等の半導体記憶
装置を、第2の半導体チップ11にはSRAM等の半導
体記憶装置を形成するような場合(第2の組み合わせ
例)ことも考えられる。どちらの組み合わせの場合で
も、各チップにはデータの入出力を行うI/O端子と、
データのアドレスを指定するアドレス端子、及びデータ
の入出力を許可するチップイネーブル端子とを具備して
おり、両チップのピン配列が酷似している。そのため、
第1と第2の半導体チップ10、11のI/O端子やア
ドレス端子用のリード端子17を共用することが可能で
あり、各チップに排他的なチップイネーブル信号を印加
することにより、どちらか一方の半導体チップのメモリ
セルを排他的に選択することが可能である。
事ながら、第1の半導体チップ10と第2の半導体チッ
プ11が大略同じ大きさと形状を有し、電極パッド12
a、12bの配列も同じである。そのため、両者を重ね
ると、第1の半導体チップ10の電極パッド12aが第
2の半導体チップ11の陰に隠れる。具体的に、図2
(B)の例では第2の電極パッド12bの直下に第1の
電極パッド12aが位置する。又第2の組み合わせ例の
場合でも、チップサイズと形状が近似し且つピン配列が
酷似する場合があり得る。
する2辺に沿って、第1の電極パッド12aの上方に凹
部19を形成し、第2の半導体チップ11をひさし状に
突出させている。凹部19は第1の半導体チップ10の
端部から第1の電極12aを露出するだけの幅(図1:
W)を持ち、更には第1のボンディングワイヤ16aの
ワイヤ高さ(図1:t1)を収納するだけの高さを持
つ。本実施の形態では、第2の半導体チップ11の裏面
をダイシングブレードによって厚みの約半分程度(図
1:t2)を研削することにより、前記収納する高さを
実現している。尚、前記収納する高さは第1の半導体チ
ップ10の表面からの高さであるから、接着剤15の膜
厚も考慮してダイシングする深さ(t2)を決定する。
に空間を形成し、この空間内で第1のボンディングワイ
ヤ16aが第1の電極パッド12aにボールボンディン
グされている。ボール部20から連続する第1のボンデ
ィングワイヤ16aは凹部19を通過し、リード端子1
7にセカンドボンドされる。第1の半導体チップ10の
表面の高さに対してリード端子17の表面が高いような
場合には、第1のボンディングワイヤ16aは第1の電
極12aから凹部19を通過して横方向に導出され、第
2の半導体チップ11の端より外側で上昇し、リード端
子17先端部に到達する様な軌跡を描く。接着剤15は
第1と第2の半導体チップ10、11の間で両者を固着
すると共に、凹部19にも流出し、第1のボンディング
ワイヤ12aのボール部20周辺を包み込んで凹部19
を充満するように固化している。凹部19で固化した接
着剤15は、第2の電極パッド12bに第2のボンディ
ングワイヤ16bを接着するときに、第2の半導体チッ
プ11を支持する役割を果たす。
て、第1の半導体チップ11へのワイヤボンディングを
可能にし、且つ第1のボンディングワイヤ16aが第2
の半導体チップ11の裏面と接触することを回避してい
る。更に、第1のボンディングワイヤ16aを凹部19
を通過させることによって、半導体装置全体の高さ(図
1:t3)を薄くすることができる。
が150〜200μであり、第1と第2の半導体チップ
10、11の厚みがバックグラインド工程により250
〜300μとなっている、接着剤14、15の厚みとし
て20〜30μ必要であり、更にはボンディングワイヤ
の上部に樹脂の残り厚みとして150〜200μは必要
である。本願出願人は、これらの厚みを収納しつつ、パ
ッケージの高さt3を1.0mm以下にまで薄形化した
半導体装置を実現した。
テップを示す図である。第1主面30と第2主面31と
を具備する半導体ウェハ32を準備し、その第1主面3
0に前工程によって各種回路素子を形成し、第2主面3
1を研磨してウェハ32の厚みを所定の値に減じる。そ
して、図3(A)に示したように、第2主面31側から
ダイシングラインを認識し、幅広(約1.0mm)の第
1のダイシングブレード33によって、全体のウェハ厚
み280μに対して130μの深さの溝34を形成す
る。ダイシングブレード33の中心線はダイシングライ
ンの中心線に一致する。次いで、図3(B)に示したよ
うに、ダイシングラインに沿って幅狭(約40μm)の
第2のダイシングブレード35によってウェハ32を完
全に切断する。尚、ハーフダイシングによる溝34は、
凹部19を設ける箇所だけでも良いし、半導体チップ1
0、11の4辺全てに凹部19を形成するように設けて
も良い。また、第2のダイシングブレード35は第1主
面30側から切削する形態でも良いし、第2主面31側
から切削する形態でも良い。
フレームに代えてテープキャリアと半田ボールを用いた
例である。第1の半導体チップ10がポリイミド系のベ
ースフィルム40の上に接着固定され、第1の半導体チ
ップ10の上に第2の半導体チップ11が固着される。
ベースフィルム40の表面にはリード端子17に相当す
る導電パターン41が形成されており、第1と第2の電
極パッド12a、12bと導電パターン41とが各々第
1と第2のボンディングワイヤ16a、16bで接続さ
れている。ベースフィルム40には貫通穴が形成され、
該貫通穴を介して、ベースフィルム40の裏面に形成し
た半田ボール42と接続されている、そして、周囲を熱
硬化性の樹脂のでモールドされている。
合を記載したが、3個、4個を積層する場合でも同様に
実施できることは言うまでもない。また、凹部19を設
ける手法として第2の半導体チップ11の裏面側をハー
フダイシングする例を示したが、例えば、第1と第2の
半導体チップ10、11の間に絶縁スペーサを挟み、該
絶縁スペーサの厚みによって第1の電極12aの上部に
空間を形成するような形態でも良い。
第1の電極12aの上部に凹部19を設け、凹部19が
形成する空間を利用して第1のボンディングワイヤ12
aをボンディングするので、半導体チップ10、11の
大きさと形状が近似した場合でも複数の半導体チップを
積層してワイヤボンディングが可能になる利点を有す
る。これにより、例えば1つのパッケージに2倍の記憶
容量を持たせることが可能になる。
1のボンディングワイヤ16aのループ高さを吸収でき
るので、パッケージの厚みを薄形化できる利点を有す
る。
ようなサイズ、形状のものでも組み合わせが可能にな
り、製品展開の自由度が増す利点をも有する。
平面図である。
る。
Claims (3)
- 【請求項1】 第1と第2の半導体チップと、前記第1
と第2の半導体チップの各表面に形成した電極パッド
と、外部接続用の電極手段と、前記第1と第2の半導体
チップの電極パッドと前記電極手段とを各々接続するボ
ンディングワイヤとを具備し、前記第1と第2の半導体
チップを重畳して1つのパッケージに封止した半導体装
置において、 前記第1の半導体チップの電極パッドの上部が前記第2
の半導体チップで覆われるように両者を重畳し、 前記第1の半導体チップの電極パッドの上部に凹部を形
成し、 前記ボンディングワイヤが、前記凹部を通過して前記第
1の半導体チップの電極パッドにボンディングされてい
ることを特徴とする半導体装置。 - 【請求項2】 前記凹部が裏面からのハーフダイシング
によって形成されていることを特徴とする請求項1記載
の半導体装置。 - 【請求項3】 前記第1と第2の半導体チップが絶縁性
の接着剤によって固着されていることを特徴とする請求
項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21620498A JP3670853B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21620498A JP3670853B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067089A Division JP2005167286A (ja) | 2005-03-10 | 2005-03-10 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049279A true JP2000049279A (ja) | 2000-02-18 |
JP3670853B2 JP3670853B2 (ja) | 2005-07-13 |
Family
ID=16684913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21620498A Expired - Fee Related JP3670853B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670853B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10229182A1 (de) * | 2001-06-29 | 2003-01-16 | Samsung Electronics Co Ltd | Gestapelte Chip-Packung und Herstellungsverfahren hierfür |
US6777797B2 (en) | 2002-06-27 | 2004-08-17 | Oki Electric Industry. Co., Ltd. | Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding |
JP2005328005A (ja) * | 2004-05-17 | 2005-11-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
DE102005032740B3 (de) * | 2005-07-08 | 2006-09-28 | Siemens Ag | Verfahren zum Herstellen einer mikroelektronischen Anordnung |
US7282392B2 (en) | 2002-01-09 | 2007-10-16 | Micron Technology, Inc. | Method of fabricating a stacked die in die BGA package |
JP2008517482A (ja) * | 2004-10-18 | 2008-05-22 | チップパック,インク. | マルチチップリードフレームパッケージ |
KR100842140B1 (ko) * | 2000-03-03 | 2008-06-27 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
US7485955B2 (en) | 2004-03-22 | 2009-02-03 | Samsung Electronics Co., Ltd. | Semiconductor package having step type die and method for manufacturing the same |
CN108022845A (zh) * | 2016-11-02 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 芯片封装方法及封装结构 |
CN111048468A (zh) * | 2018-10-12 | 2020-04-21 | Tdk株式会社 | 电子元件的层叠件及其制造方法 |
-
1998
- 1998-07-30 JP JP21620498A patent/JP3670853B2/ja not_active Expired - Fee Related
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842140B1 (ko) * | 2000-03-03 | 2008-06-27 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
US7115483B2 (en) | 2001-06-29 | 2006-10-03 | Samsung Electronics Co., Ltd. | Stacked chip package having upper chip provided with trenches and method of manufacturing the same |
KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
DE10229182B4 (de) * | 2001-06-29 | 2008-04-03 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer gestapelten Chip-Packung |
US6818998B2 (en) | 2001-06-29 | 2004-11-16 | Samsung Electronics Co., Ltd. | Stacked chip package having upper chip provided with trenches and method of manufacturing the same |
DE10229182A1 (de) * | 2001-06-29 | 2003-01-16 | Samsung Electronics Co Ltd | Gestapelte Chip-Packung und Herstellungsverfahren hierfür |
US7282392B2 (en) | 2002-01-09 | 2007-10-16 | Micron Technology, Inc. | Method of fabricating a stacked die in die BGA package |
US7575953B2 (en) | 2002-01-09 | 2009-08-18 | Micron Technology, Inc. | Stacked die with a recess in a die BGA package |
US7799610B2 (en) | 2002-01-09 | 2010-09-21 | Micron Technology, Inc. | Method of fabricating a stacked die having a recess in a die BGA package |
US7282390B2 (en) | 2002-01-09 | 2007-10-16 | Micron Technology, Inc. | Stacked die-in-die BGA package with die having a recess |
US7309623B2 (en) | 2002-01-09 | 2007-12-18 | Micron Technology, Inc. | Method of fabricating a stacked die in die BGA package |
US7332820B2 (en) | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
US7332819B2 (en) | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
US7344969B2 (en) | 2002-01-09 | 2008-03-18 | Micron Technology, Inc. | Stacked die in die BGA package |
US8373277B2 (en) | 2002-01-09 | 2013-02-12 | Micron Technology, Inc. | Stacked die in die BGA package |
US7358117B2 (en) | 2002-01-09 | 2008-04-15 | Micron Technology, Inc. | Stacked die in die BGA package |
US7371608B2 (en) * | 2002-01-09 | 2008-05-13 | Micron Technology, Inc. | Method of fabricating a stacked die having a recess in a die BGA package |
US7179685B2 (en) | 2002-06-27 | 2007-02-20 | Oki Electric Industry Co., Ltd. | Fabrication method for stacked multi-chip package |
US6777797B2 (en) | 2002-06-27 | 2004-08-17 | Oki Electric Industry. Co., Ltd. | Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding |
US7485955B2 (en) | 2004-03-22 | 2009-02-03 | Samsung Electronics Co., Ltd. | Semiconductor package having step type die and method for manufacturing the same |
JP4544407B2 (ja) * | 2004-05-17 | 2010-09-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005328005A (ja) * | 2004-05-17 | 2005-11-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2008517482A (ja) * | 2004-10-18 | 2008-05-22 | チップパック,インク. | マルチチップリードフレームパッケージ |
DE102005032740B3 (de) * | 2005-07-08 | 2006-09-28 | Siemens Ag | Verfahren zum Herstellen einer mikroelektronischen Anordnung |
CN108022845A (zh) * | 2016-11-02 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 芯片封装方法及封装结构 |
CN108022845B (zh) * | 2016-11-02 | 2020-06-26 | 中芯国际集成电路制造(上海)有限公司 | 芯片封装方法及封装结构 |
CN111048468A (zh) * | 2018-10-12 | 2020-04-21 | Tdk株式会社 | 电子元件的层叠件及其制造方法 |
CN111048468B (zh) * | 2018-10-12 | 2023-09-05 | Tdk株式会社 | 电子元件的层叠件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3670853B2 (ja) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3643706B2 (ja) | 半導体装置 | |
US7327020B2 (en) | Multi-chip package including at least one semiconductor device enclosed therein | |
US6818980B1 (en) | Stacked semiconductor package and method of manufacturing the same | |
US6906415B2 (en) | Semiconductor device assemblies and packages including multiple semiconductor devices and methods | |
US6673650B2 (en) | Multi chip semiconductor package and method of construction | |
US20180025967A1 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
US7573136B2 (en) | Semiconductor device assemblies and packages including multiple semiconductor device components | |
US8053278B2 (en) | Multi-chip package type semiconductor device | |
US7211900B2 (en) | Thin semiconductor package including stacked dies | |
US7998792B2 (en) | Semiconductor device assemblies, electronic devices including the same and assembly methods | |
KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
JP3494901B2 (ja) | 半導体集積回路装置 | |
JP3670853B2 (ja) | 半導体装置 | |
JP3869562B2 (ja) | 半導体装置の製造方法 | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
JP3378809B2 (ja) | 半導体装置 | |
JP3643705B2 (ja) | 半導体装置とその製造方法 | |
JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
JP2001358285A (ja) | 樹脂封止型半導体装置 | |
JP2005167286A (ja) | 半導体装置およびその製造方法 | |
JP3203200B2 (ja) | 半導体装置 | |
JPH10256473A (ja) | 半導体装置 | |
USRE40061E1 (en) | Multi-chip stacked devices | |
JP2000091355A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |