JP3182378B2 - 半導体装置および混成集積回路装置 - Google Patents
半導体装置および混成集積回路装置Info
- Publication number
- JP3182378B2 JP3182378B2 JP20653297A JP20653297A JP3182378B2 JP 3182378 B2 JP3182378 B2 JP 3182378B2 JP 20653297 A JP20653297 A JP 20653297A JP 20653297 A JP20653297 A JP 20653297A JP 3182378 B2 JP3182378 B2 JP 3182378B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- resin
- semiconductor chip
- integrated circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プをモールドしつつ、外形寸法の薄型化が可能な半導体
装置に関する。
プをモールドしつつ、外形寸法の薄型化が可能な半導体
装置に関する。
【０００２】
【従来の技術】近年の電子機器、例えば、パーソナルコ
ンピュータ、電子手帳等の携帯情報処理装置、８ｍｍビ
デオカメラ、携帯電話、カメラ、液晶テレビ等において
用いられる配線基板は、電子機器本体の小型化に伴い、
その内部に使用される実装基板（混成集積回路基板）も
高密度小型化、軽量化の傾向にある。
ンピュータ、電子手帳等の携帯情報処理装置、８ｍｍビ
デオカメラ、携帯電話、カメラ、液晶テレビ等において
用いられる配線基板は、電子機器本体の小型化に伴い、
その内部に使用される実装基板（混成集積回路基板）も
高密度小型化、軽量化の傾向にある。
【０００３】そのため、例えば、特開昭５５ー１１１１
５１７号のように、１つのパッケージ内に複数の半導体
チップを封止する技術が注目され、実現化する動きが出
てきた。これは、外形寸法に余裕のあるＤＩＰ型パッケ
ージよりは、表面実装型の、しかも薄型のパッケージの
方が、全体としてのメリットが大きいからである。その
ため、特願平９−５５１７４号の如き技術、図５のよう
な構造が開発された。
５１７号のように、１つのパッケージ内に複数の半導体
チップを封止する技術が注目され、実現化する動きが出
てきた。これは、外形寸法に余裕のあるＤＩＰ型パッケ
ージよりは、表面実装型の、しかも薄型のパッケージの
方が、全体としてのメリットが大きいからである。その
ため、特願平９−５５１７４号の如き技術、図５のよう
な構造が開発された。
【０００４】図中、１０、１１は各々第１と第２の半導
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成され、更にはチップの周辺部分
に外部接続用のボンディングパッド１２が形成されてい
る。そのボンディングパッド１２を被覆するようにシリ
コン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜など
のパッシベーション皮膜が形成され、ボンディングパッ
ド１２の上部は電気接続のために開口されている。
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成され、更にはチップの周辺部分
に外部接続用のボンディングパッド１２が形成されてい
る。そのボンディングパッド１２を被覆するようにシリ
コン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜など
のパッシベーション皮膜が形成され、ボンディングパッ
ド１２の上部は電気接続のために開口されている。
【０００５】第１の半導体チップ１０はリードフレーム
のアイランド１３上にエポキシ系導電接着剤１４または
絶縁性接着剤によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。半導体チップ１０、１１表面のボンディ
ングパッド１２には、金線等のボンディングワイヤ１６
の一端がワイヤボンドされており、ボンディングワイヤ
１６の他端は外部導出用のリード端子１７の先端部にワ
イヤボンドされている。これで、各々のボンディングパ
ッド１２と各リード１７とを電気的に接続している。
のアイランド１３上にエポキシ系導電接着剤１４または
絶縁性接着剤によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。半導体チップ１０、１１表面のボンディ
ングパッド１２には、金線等のボンディングワイヤ１６
の一端がワイヤボンドされており、ボンディングワイヤ
１６の他端は外部導出用のリード端子１７の先端部にワ
イヤボンドされている。これで、各々のボンディングパ
ッド１２と各リード１７とを電気的に接続している。
【０００６】半導体チップ１０、１１、リード端子１７
の先端部、およびワイヤ１６を含む主要部は、周囲をエ
ポキシ系の熱硬化樹脂１８でモールドされ、パッケージ
化される。樹脂１８の外部に導出されたリード端子１７
は一端下方に曲げられ、再度曲げられてＺ字型にフォー
ミングされている。このフォーミング形状は、リード端
子１７の裏面側固着部分１７ｂをプリント基板に形成し
た導電パターンに対向接着する、表面実装用途の為の形
状である。
の先端部、およびワイヤ１６を含む主要部は、周囲をエ
ポキシ系の熱硬化樹脂１８でモールドされ、パッケージ
化される。樹脂１８の外部に導出されたリード端子１７
は一端下方に曲げられ、再度曲げられてＺ字型にフォー
ミングされている。このフォーミング形状は、リード端
子１７の裏面側固着部分１７ｂをプリント基板に形成し
た導電パターンに対向接着する、表面実装用途の為の形
状である。
【０００７】
【発明が解決しようとする課題】前述したように表面実
装型にＺフォーミングされたリードを有する半導体装置
は、プリント基板、セラミック基板、表面が絶縁処理さ
れた金属基板等（以下混成集積回路基板と総称する。）
に実装される。この混成集積回路基板２０には、パター
ン化された配線が貼着され、ここに半導体装置が図５の
ように実装される。実装方法は、半田リフロー炉に、前
記半導体装置が仮固定された混成集積回路基板が導入さ
れ、温度２４０度程度で半田を溶融し、リード端子と混
成集積回路基板の配線が電気的に固着される。
装型にＺフォーミングされたリードを有する半導体装置
は、プリント基板、セラミック基板、表面が絶縁処理さ
れた金属基板等（以下混成集積回路基板と総称する。）
に実装される。この混成集積回路基板２０には、パター
ン化された配線が貼着され、ここに半導体装置が図５の
ように実装される。実装方法は、半田リフロー炉に、前
記半導体装置が仮固定された混成集積回路基板が導入さ
れ、温度２４０度程度で半田を溶融し、リード端子と混
成集積回路基板の配線が電気的に固着される。
【０００８】しかしアイランド１３と第１の半導体チッ
プ１０との間には、エポキシ系接着剤１４が介在してお
り、中に吸湿された湿気が膨張し、アイランド１３を外
側に湾曲させる問題があった。特に軽薄短小の意味から
リードフレームも１２５μｍと薄く形成され、この湾曲
を更に助長させていた。そのため、外側に湾曲されたア
イランド１３が先に混成集積回路基板２０に当接し、本
来混成集積回路基板２０に当接しなければならないリー
ド端子の当接面１７ｂは、矢印Ｓのように隙間を発生す
る不具合が生じた。この不具合により、本来全てのリー
ド端子が半田固着されなければならないのに、一部電気
的に接続されない部分が発生してしまう問題が発生し
た。
プ１０との間には、エポキシ系接着剤１４が介在してお
り、中に吸湿された湿気が膨張し、アイランド１３を外
側に湾曲させる問題があった。特に軽薄短小の意味から
リードフレームも１２５μｍと薄く形成され、この湾曲
を更に助長させていた。そのため、外側に湾曲されたア
イランド１３が先に混成集積回路基板２０に当接し、本
来混成集積回路基板２０に当接しなければならないリー
ド端子の当接面１７ｂは、矢印Ｓのように隙間を発生す
る不具合が生じた。この不具合により、本来全てのリー
ド端子が半田固着されなければならないのに、一部電気
的に接続されない部分が発生してしまう問題が発生し
た。
【０００９】
【課題を解決するための手段】本発明は、前述した課題
に鑑みてなされ、リードの折り曲げ方向を逆にして、ア
イランドの露出面が上を向くように前記リード端子を曲
げ加工する事で解決するものである。たとえアイランド
がリフローにより湾曲しても、この部分は半導体装置の
上部になるため、リード端子と封止樹脂底面とは実質同
一面となり、完全な半田固着が実現できる。
に鑑みてなされ、リードの折り曲げ方向を逆にして、ア
イランドの露出面が上を向くように前記リード端子を曲
げ加工する事で解決するものである。たとえアイランド
がリフローにより湾曲しても、この部分は半導体装置の
上部になるため、リード端子と封止樹脂底面とは実質同
一面となり、完全な半田固着が実現できる。
【００１０】従って本半導体装置が実装された混成集積
回路基板は、半田不良が低減でき、歩留まりの高い混成
集積回路装置が供給できる。
回路基板は、半田不良が低減でき、歩留まりの高い混成
集積回路装置が供給できる。
【００１１】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図４は、本半導体装
置の平面図であり、図３は背面図である。また図４に於
けるＡ−Ａ線断面図が図１であり、Ｂ−Ｂ線断面図が図
２である。図中、１００、１０１は各々第１と第２の半
導体チップを示している。第１と第２の半導体チップ１
００、１０１のシリコン表面には、前工程において各種
の能動、受動回路素子が形成され、更にはチップの周辺
部分に外部接続用のボンディングパッド１０２が形成さ
れている。そのボンディングパッド１０２を被覆するよ
うにシリコン窒化膜、シリコン酸化膜、ポリイミド系絶
縁膜などのパッシベーション皮膜が形成され、ボンディ
ングパッド１０２の上部は電気接続のために開口されて
いる。
面を参照しながら詳細に説明する。図４は、本半導体装
置の平面図であり、図３は背面図である。また図４に於
けるＡ−Ａ線断面図が図１であり、Ｂ−Ｂ線断面図が図
２である。図中、１００、１０１は各々第１と第２の半
導体チップを示している。第１と第２の半導体チップ１
００、１０１のシリコン表面には、前工程において各種
の能動、受動回路素子が形成され、更にはチップの周辺
部分に外部接続用のボンディングパッド１０２が形成さ
れている。そのボンディングパッド１０２を被覆するよ
うにシリコン窒化膜、シリコン酸化膜、ポリイミド系絶
縁膜などのパッシベーション皮膜が形成され、ボンディ
ングパッド１０２の上部は電気接続のために開口されて
いる。
【００１２】第１の半導体チップ１００はリードフレー
ムのアイランド１０３上にＡｇペーストなどのエポキシ
系導電接着剤またはエポキシ系の絶縁性の接着剤１０４
によりダイボンドされ、更に第２の半導体チップ１０１
は第１の半導体チップ１００の前記パッシベーション皮
膜上に絶縁性のエポキシ系接着剤１０５により固着され
ている。
ムのアイランド１０３上にＡｇペーストなどのエポキシ
系導電接着剤またはエポキシ系の絶縁性の接着剤１０４
によりダイボンドされ、更に第２の半導体チップ１０１
は第１の半導体チップ１００の前記パッシベーション皮
膜上に絶縁性のエポキシ系接着剤１０５により固着され
ている。
【００１３】半導体チップ１００、１０１表面のボンデ
ィングパッド１０２には、金線等のボンディングワイヤ
１０６の一端がワイヤボンドされており、ボンディング
ワイヤ１０６の他端は外部導出用のリード端子１０７の
先端部にワイヤボンドされている。これで、各々のボン
ディングパッド１０２と各リード１０７とを電気的に接
続している。
ィングパッド１０２には、金線等のボンディングワイヤ
１０６の一端がワイヤボンドされており、ボンディング
ワイヤ１０６の他端は外部導出用のリード端子１０７の
先端部にワイヤボンドされている。これで、各々のボン
ディングパッド１０２と各リード１０７とを電気的に接
続している。
【００１４】半導体チップ１００、１０１、リード端子
１７の先端部、およびワイヤ１０６を含む主要部は、周
囲をエポキシ系の熱硬化樹脂１０８でモールドされ、パ
ッケージ化される。リード端子１０７はパッケージ側壁
の、樹脂１０８の厚みの約半分の位置から外部に導出さ
れる。リード１０７から上側の樹脂厚みｔ１と下側の樹
脂厚みｔ２とはほぼ同等の厚みである。そして、樹脂１
０８の外部に導出されたリード端子１０７は，アイラン
ド１０３が露出する面とは反対向き、図１では下方に曲
げられ、再度曲げられてＺ字型にフォーミングされてい
る。このフォーミング形状は、リード端子１０７の裏面
側固着部分を混成集積回路基板に形成した導電パターン
に対向接着する、表面実装用途の為の形状である。
１７の先端部、およびワイヤ１０６を含む主要部は、周
囲をエポキシ系の熱硬化樹脂１０８でモールドされ、パ
ッケージ化される。リード端子１０７はパッケージ側壁
の、樹脂１０８の厚みの約半分の位置から外部に導出さ
れる。リード１０７から上側の樹脂厚みｔ１と下側の樹
脂厚みｔ２とはほぼ同等の厚みである。そして、樹脂１
０８の外部に導出されたリード端子１０７は，アイラン
ド１０３が露出する面とは反対向き、図１では下方に曲
げられ、再度曲げられてＺ字型にフォーミングされてい
る。このフォーミング形状は、リード端子１０７の裏面
側固着部分を混成集積回路基板に形成した導電パターン
に対向接着する、表面実装用途の為の形状である。
【００１５】本発明の特徴は、アイランド１０３の露出
部分を上方に配置することにある。前述したように接着
剤１０４は、吸湿した水分がガス状になり樹脂が矢印の
ように膨張する、いわゆるポップコーン現象を引き起こ
し、図１のように外に湾曲することがある。しかし、こ
の湾曲した部分が、図１のように上向きに成っているた
め、図５のような隙間Ｓを発生させずに済み、隙間Ｓに
よる電気的不良を無くすことができる。
部分を上方に配置することにある。前述したように接着
剤１０４は、吸湿した水分がガス状になり樹脂が矢印の
ように膨張する、いわゆるポップコーン現象を引き起こ
し、図１のように外に湾曲することがある。しかし、こ
の湾曲した部分が、図１のように上向きに成っているた
め、図５のような隙間Ｓを発生させずに済み、隙間Ｓに
よる電気的不良を無くすことができる。
【００１６】この半導体装置は、Ｚフォーミングのみが
従来と逆であり、ここまでは、従来の製法と同じであ
り、アイランド１０３上のチップ配置から封止まで、図
５のような上下関係で組み立てられてゆく。つまり図１
や図２を１８０度回転させて上下を逆にして参照すれ
ば、先ずリードフレームの状態でアイランド１０３の４
隅に設けた保持用タイバー１０９に段付け加工を施すこ
とにより、アイランド１０３の高さとリード端子先端部
１０７との高さを異ならしめておき、アイランド１０３
に第１と第２の半導体チップ１００、１０１をダイボン
ドし、ボンディングパッド１０２とリード端子の先端部
１０７とをワイヤボンドし、次いでアイランド１０３部
分が上下金型に設けたキャビティ内に位置するように、
リードフレームの枠体とリード端子１０７を上下金型で
挟み固定し、斯る状態で樹脂を注入、硬化させることに
より得ることができる。
従来と逆であり、ここまでは、従来の製法と同じであ
り、アイランド１０３上のチップ配置から封止まで、図
５のような上下関係で組み立てられてゆく。つまり図１
や図２を１８０度回転させて上下を逆にして参照すれ
ば、先ずリードフレームの状態でアイランド１０３の４
隅に設けた保持用タイバー１０９に段付け加工を施すこ
とにより、アイランド１０３の高さとリード端子先端部
１０７との高さを異ならしめておき、アイランド１０３
に第１と第２の半導体チップ１００、１０１をダイボン
ドし、ボンディングパッド１０２とリード端子の先端部
１０７とをワイヤボンドし、次いでアイランド１０３部
分が上下金型に設けたキャビティ内に位置するように、
リードフレームの枠体とリード端子１０７を上下金型で
挟み固定し、斯る状態で樹脂を注入、硬化させることに
より得ることができる。
【００１７】前記リードフレームは、板厚が１５０〜２
００μの銅系または鉄系の板状素材をエッチング加工又
はパンチング加工することによりアイランド１０３、リ
ード端子１０７等の各パーツを成形したもので、モール
ド工程後に切断されるまでは各パーツはリードフレーム
の枠体に保持されている。保持された状態でリード端子
の先端部と前記枠体とは高さが一致しており、アイラン
ド１０３だけが段付け加工されて高さが異なる。その為
完成後の装置ではアイランド１０３を保持するタイバー
１０９は樹脂１０８内部で上方に折り曲げられ、リード
１０４の高さと一致する位置で再びほぼ水平に延在し、
そして樹脂１０８表面に切断面が露出して終端する。
００μの銅系または鉄系の板状素材をエッチング加工又
はパンチング加工することによりアイランド１０３、リ
ード端子１０７等の各パーツを成形したもので、モール
ド工程後に切断されるまでは各パーツはリードフレーム
の枠体に保持されている。保持された状態でリード端子
の先端部と前記枠体とは高さが一致しており、アイラン
ド１０３だけが段付け加工されて高さが異なる。その為
完成後の装置ではアイランド１０３を保持するタイバー
１０９は樹脂１０８内部で上方に折り曲げられ、リード
１０４の高さと一致する位置で再びほぼ水平に延在し、
そして樹脂１０８表面に切断面が露出して終端する。
【００１８】各半導体チップ１００、１０１は、組立工
程直前にバックグラインド工程により裏面を研磨して２
５０〜３００μの厚みにしている。リード端子１０７の
板厚（図１の図示ｔ３）は約１３０μである。板状材料
から同時に形成するのでアイランド１０３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
程直前にバックグラインド工程により裏面を研磨して２
５０〜３００μの厚みにしている。リード端子１０７の
板厚（図１の図示ｔ３）は約１３０μである。板状材料
から同時に形成するのでアイランド１０３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
【００１９】本願発明者が目標とした１ｍｍ厚みのパッ
ケージの場合、アイランド１０３の高さがリード端子１
０７の高さとほぼ一致しているような従来設計では、リ
ード端子１０７の板厚ｔ３を差し引くと、上側の樹脂１
０８の肉厚ｔ２は約４３０μ程度しかなく、前記４３０
μに第１と第２の半導体チップ１０、１１を積層して収
納することは当然不可能である。
ケージの場合、アイランド１０３の高さがリード端子１
０７の高さとほぼ一致しているような従来設計では、リ
ード端子１０７の板厚ｔ３を差し引くと、上側の樹脂１
０８の肉厚ｔ２は約４３０μ程度しかなく、前記４３０
μに第１と第２の半導体チップ１０、１１を積層して収
納することは当然不可能である。
【００２０】そこで、アイランド１０３の高さを限界ま
で下げ、アイランド１０３の裏面を樹脂１０８の表面に
露出させるようにモールドする事で樹脂の肉厚に余裕を
持たせた。アイランドの裏面は樹脂１０８の表面と平坦
面を構成し、これはキャビティ内にリードフレームをセ
ットするときに、アイランド裏面が下金型のキャビティ
表面に当接するように設置し、樹脂封止する事で得るこ
とができる。アイランド１０３の位置を下げたので、ア
イランド１０３の板厚と、第１と第２の半導体チップ１
００、１０１の厚み、および接着剤１０４、１０５の厚
み（各々３０〜４０μは必要である）を差し引いても、
第２の半導体チップ１０１の上方に２４０〜３００μの
樹脂１８の厚みを残すことが可能になった。この値は、
ワイヤボンド工程におけるワイヤ１０６のループ高さの
点をも解決できる値である。
で下げ、アイランド１０３の裏面を樹脂１０８の表面に
露出させるようにモールドする事で樹脂の肉厚に余裕を
持たせた。アイランドの裏面は樹脂１０８の表面と平坦
面を構成し、これはキャビティ内にリードフレームをセ
ットするときに、アイランド裏面が下金型のキャビティ
表面に当接するように設置し、樹脂封止する事で得るこ
とができる。アイランド１０３の位置を下げたので、ア
イランド１０３の板厚と、第１と第２の半導体チップ１
００、１０１の厚み、および接着剤１０４、１０５の厚
み（各々３０〜４０μは必要である）を差し引いても、
第２の半導体チップ１０１の上方に２４０〜３００μの
樹脂１８の厚みを残すことが可能になった。この値は、
ワイヤボンド工程におけるワイヤ１０６のループ高さの
点をも解決できる値である。
【００２１】このように、モールド時に、アイランド１
０３の裏面が樹脂１０８の下面に露出するようにその位
置を配置したことにより、樹脂１０８の肉厚に余裕を持
たせることができ、樹脂の外形寸法を薄型化できるもの
である。これにより、１パッケージ内に複数の半導体チ
ップ１００、１０１を積層しても外形寸法の厚みを押し
上げることのない半導体装置を提供することができる。
０３の裏面が樹脂１０８の下面に露出するようにその位
置を配置したことにより、樹脂１０８の肉厚に余裕を持
たせることができ、樹脂の外形寸法を薄型化できるもの
である。これにより、１パッケージ内に複数の半導体チ
ップ１００、１０１を積層しても外形寸法の厚みを押し
上げることのない半導体装置を提供することができる。
【００２２】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ１００、１０１
の厚みを必要以上に薄くせずに済み、シリコンウェハの
機械的強度を保てるので、バックグラインド工程以降の
ウェハの取り扱い性にも優れる。
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ１００、１０１
の厚みを必要以上に薄くせずに済み、シリコンウェハの
機械的強度を保てるので、バックグラインド工程以降の
ウェハの取り扱い性にも優れる。
【００２３】ところで、半導体チップ１００、１０１を
積層し、同じ側からワイヤ１０６を打つことから、第１
の半導体チップ１００には、その表面に形成するボンデ
ィングパッド１０２が露出するように第２の半導体チッ
プ１０１よりサイズが大きくなければならないという制
限が加わる。故にアイランド１０３を第１の半導体チッ
プ１００より大きくするような設計を行うと、樹脂１０
８の下面の大部分にアイランド１０３の裏面が露出する
ような形状になり、アイランド１０３と樹脂１０８との
熱膨張係数との差に起因するパッケージのそりが発生す
る危惧がある。
積層し、同じ側からワイヤ１０６を打つことから、第１
の半導体チップ１００には、その表面に形成するボンデ
ィングパッド１０２が露出するように第２の半導体チッ
プ１０１よりサイズが大きくなければならないという制
限が加わる。故にアイランド１０３を第１の半導体チッ
プ１００より大きくするような設計を行うと、樹脂１０
８の下面の大部分にアイランド１０３の裏面が露出する
ような形状になり、アイランド１０３と樹脂１０８との
熱膨張係数との差に起因するパッケージのそりが発生す
る危惧がある。
【００２４】そこで、アイランド１０３のサイズを第１
の半導体チップ１００より小さいサイズにすることで熱
膨張係数が樹脂１０８より小さい素材からなるアイラン
ド１０３の面積を減らし、収縮率の差を小さくして上記
パッケージのそりを回避することができる。この時、ア
イランド保持用のタイバー１０９は第１の半導体チップ
１００を迂回すると共に、複数のチップサイズに対応さ
せるため、アイランド１０３と水平にある程度延在させ
た後、上方に折り曲げる。結果、タイバー１０９の前記
水平に延在させた部分の裏面を樹脂の表面に露出するよ
うな形状でモールドする。前記水平に延在させた部分
は、樹脂１０８との密着力を増大させるという作用もあ
る。
の半導体チップ１００より小さいサイズにすることで熱
膨張係数が樹脂１０８より小さい素材からなるアイラン
ド１０３の面積を減らし、収縮率の差を小さくして上記
パッケージのそりを回避することができる。この時、ア
イランド保持用のタイバー１０９は第１の半導体チップ
１００を迂回すると共に、複数のチップサイズに対応さ
せるため、アイランド１０３と水平にある程度延在させ
た後、上方に折り曲げる。結果、タイバー１０９の前記
水平に延在させた部分の裏面を樹脂の表面に露出するよ
うな形状でモールドする。前記水平に延在させた部分
は、樹脂１０８との密着力を増大させるという作用もあ
る。
【００２５】また以上のような説明により完成された半
導体素装置は、混成集積回路基板１２０に実装される。
本混成集積回路基板１２０は、セラミック、プリント基
板等の絶縁材料より成る基板、または表面を絶縁処理し
た金属基板が採用される。これらの混成集積回路基板に
は、銅の配線パターンが形成され、この上に半導体装置
が半田で実装される。
導体素装置は、混成集積回路基板１２０に実装される。
本混成集積回路基板１２０は、セラミック、プリント基
板等の絶縁材料より成る基板、または表面を絶縁処理し
た金属基板が採用される。これらの混成集積回路基板に
は、銅の配線パターンが形成され、この上に半導体装置
が半田で実装される。
【００２６】ここでアイランド１０３の突出部が上に形
成されているため、リード端子の当接面は、全てが配線
パターンの半田付けされるべき電極に全て当接されるの
で、従来のような隙間Ｓを発生しないため、半田付けの
不良なく接続できる。
成されているため、リード端子の当接面は、全てが配線
パターンの半田付けされるべき電極に全て当接されるの
で、従来のような隙間Ｓを発生しないため、半田付けの
不良なく接続できる。
【００２７】
【発明の効果】以上に説明した通り、本発明によれば、
リードの折り曲げ方向を逆にして、アイランドの露出面
が上を向くように前記リード端子を曲げ加工したので、
たとえアイランドがリフローによる温度で湾曲しても、
この部分は半導体装置の上部になるため、リード端子と
封止樹脂底面とは実質同一面となり、完全な半田固着が
実現できる。
リードの折り曲げ方向を逆にして、アイランドの露出面
が上を向くように前記リード端子を曲げ加工したので、
たとえアイランドがリフローによる温度で湾曲しても、
この部分は半導体装置の上部になるため、リード端子と
封止樹脂底面とは実質同一面となり、完全な半田固着が
実現できる。
【００２８】従って本半導体装置が実装された混成集積
回路基板は、半田不良が低減でき、歩留まりの高い混成
集積回路装置が供給できる。
回路基板は、半田不良が低減でき、歩留まりの高い混成
集積回路装置が供給できる。
【図１】本発明を説明するための半導体装置の断面図で
ある。
ある。
【図２】本発明を説明するための半導体装置の断面図で
ある。
ある。
【図３】本発明を説明するための半導体装置の裏面図で
ある。
ある。
【図４】本発明を説明するための半導体装置の平面図で
ある。
ある。
【図５】従来の半導体装置を説明するための断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04 - 25/075 H01L 25/16 H01L 25/18 H01L 23/50 H01L 23/28
Claims (2)
- 【請求項１】 アイランドの表面に接着剤で固着した第
１の半導体チップと、前記第１の半導体チップ上に固着
された第２の半導体チップと、前記半導体チップの周囲
を封止する樹脂と、前記半導体チップの近傍から延在さ
れ、前記樹脂外部に導出されるリード端子と、前記半導
体チップの表面に形成したボンディングパッドと前記リ
ード端子とを電気的に接続する手段とを備え、混成集積
回路基板と当接される前記リード端子面と前記樹脂の表
面が実質同一面となる半導体装置に於いて、前記アイランドのサイズを前記第１の半導体チップのサ
イズより小さくして前記樹脂との収縮率の差を小さくす
るとともに 前記アイランドの裏面側を前記樹脂の表面に
露出するように樹脂封止し、且つ前記アイランドの露出
面が上を向くように前記リード端子を曲げ加工したこと
を特徴とする半導体装置。 - 【請求項２】 表面に導電路が形成された混成集積回路
基板と、前記導電路に固着された能動素子および／また
は受動素子を有する半導体素子と、 前記導電路および前記半導体素子を含めて所定の回路が
実現される混成集積回路装置に於いて、 前記半導体素子は、封止樹脂面、混成集積回路基板と当
接されるリード端子面が実質同一面となる半導体装置で
あり、アイランドの表面には該アイランドのサイズより
大きい半導体チップが接着剤で固着され且つ前記封止樹
脂と前記アイランドの収縮率の差を小さくするととも
に、前記アイランド裏面が封止樹脂表面に露出し、この
露出面が上を向くように実装されていることを特徴とし
た混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20653297A JP3182378B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置および混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20653297A JP3182378B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置および混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154694A JPH1154694A (ja) | 1999-02-26 |
| JP3182378B2 true JP3182378B2 (ja) | 2001-07-03 |
Family
ID=16524938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20653297A Expired - Fee Related JP3182378B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置および混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182378B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2293514B (en) * | 1994-09-22 | 1999-03-17 | British Broadcasting Corp | Video signal processing |
| JP6927179B2 (ja) * | 2018-10-12 | 2021-08-25 | Tdk株式会社 | 電気部品の積層体とその製造方法 |
-
1997
- 1997-07-31 JP JP20653297A patent/JP3182378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154694A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| US6084310A (en) | Semiconductor device, lead frame, and lead bonding | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| JP2002270717A (ja) | 半導体装置 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JP3727172B2 (ja) | 半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP3495566B2 (ja) | 半導体装置 | |
| KR100444168B1 (ko) | 반도체패키지 | |
| JP3545171B2 (ja) | 半導体装置 | |
| JP3182374B2 (ja) | 半導体装置 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3170253B2 (ja) | 半導体装置の製造方法 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |