KR100726762B1 - 반도체 리드프레임과 이를 채용한 반도체 패키지 - Google Patents

반도체 리드프레임과 이를 채용한 반도체 패키지 Download PDF

Info

Publication number
KR100726762B1
KR100726762B1 KR1020000079731A KR20000079731A KR100726762B1 KR 100726762 B1 KR100726762 B1 KR 100726762B1 KR 1020000079731 A KR1020000079731 A KR 1020000079731A KR 20000079731 A KR20000079731 A KR 20000079731A KR 100726762 B1 KR100726762 B1 KR 100726762B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor
semiconductor chip
molding material
wire
Prior art date
Application number
KR1020000079731A
Other languages
English (en)
Other versions
KR20020050556A (ko
Inventor
김기수
김중도
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020000079731A priority Critical patent/KR100726762B1/ko
Publication of KR20020050556A publication Critical patent/KR20020050556A/ko
Application granted granted Critical
Publication of KR100726762B1 publication Critical patent/KR100726762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 리드프레임과 이를 채용한 반도체 패키지를 개시한다. 본 발명은 리이드와, 리이드의 상하면중 적어도 어느 한면이상에 형성되는 제1 몰딩재와, 다이패드상에 장착되는 반도체 칩과, 리이드와 반도체 칩을 와이어본딩시키는 와이어와, 리이드의 일부에 연결되어 외부기판의 단자와 전기적으로 접속되는 솔더 볼과, 리이드와 반도체 칩을 감싸는 제2 몰딩재를 포함한다.

Description

반도체 리드프레임과 이를 채용한 반도체 패키지{Semiconductor lead frame and semiconductor package applying the same}
도 1은 종래의 제1 실시예에 따른 반도체 패키지를 도시한 단면도,
도 2는 종래의 제2 실시예에 따른 반도체 패키지를 도시한 단면도,
도 3a는 본 발명의 제1 실시예에 따른 반도체 리드프레임에 몰딩재가 도포된 이후의 상태를 도시한 단면도,
도 3b는 도 3a의 반도체 리드프레임상에 반도체 칩이 부착된 반도체 패키지를 도시한 단면도,
도 4a는 본 발명의 제2 실시예에 따른 반도체 리드프레임에 몰딩재가 도포된 이후의 상태를 도시한 단면도,
도 4b는 도 4a의 반도체 리드프레임상에 반도체 칩이 부착된 반도체 패키지를 도시한 단면도.
<도면의 주요 부분에 대한 간단한 설명>
10,20...반도체 패키지 11,21...리이드
12...다이패드 13,22...절연테이프
15,23..반도체 칩 16,24...와이어
17,25...몰딩재 18...솔더 볼
30,40...반도체 패키지 31,41...리이드
32,42...다이패드 33,43...제1 몰딩재
35,45...반도체 칩 36,46...와이어
37,47...제2 몰딩재 38,48...솔더 볼
400...절연물
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 내부리이드가 내부 및 외부단자로 공히 구현가능하도록 구조가 개선된 반도체 리드프레임과 이를 채용한 반도체 패키지에 관한 것이다.
통상적으로, 플립칩(flip) 실장은 베어(bare) 칩을 기판에 직접적으로 부착하는 방식으로, 고속, 고밀도, 다핀화 추세를 지원할 수 있는 새로운 반도체 패키지 방식으로 주목을 받고 있다.
플립칩 실장은 반도체 칩의 크기가 대략 반도체 패키지의 크기와 상응하여 소형화 및 경량화에 유리하고, 입출력 단자의 거리도 짧아서 전송속도가 라인이 있는 반도체 패키지보다 수십배 빠르다. 일명, 선없는 반도체로도 불리우는 플립칩은 전자부품의 표면실장화 기술이 만들어 낸 최상의 패키지 형태로 차세대 기가급이상 메모리반도체의 주력 반도체 패키지로 채택될 전망이다.
도 1은 종래의 제1 실시예에 따른 플립칩 방식의 반도체 패키지(10)를 도시 한 것이다.
도면을 참조하면, 상기 반도체 패키지(10)는 리이드(11)와, 다이패드(12)와, 상기 리이드(11)의 팁부에 접착된 절연테이프(13)와 상기 다이패드(12)의 윗면에 접착된 에폭시재(14)를 매개로 하여 부착되는 반도체 칩(15)과, 상기 리이드(11)와 반도체 칩(15)을 와이어 본딩시키는 와이어(16)와, 상기 리이드(11)와 반도체 칩(15)을 몰딩하는 몰딩재(17)와, 상기 리이드(11)중에서 외부로 노출되는 부분에 부착되는 솔더볼(18)을 포함한다.
이러한 구조를 가지는 반도체 패키지(10)는 두꺼운 금속소재로 된 반도체 리드프레임중에서 상기 다이패드(12)가 형성되는 부분과, 솔더볼(18)이 부착되는 부분이외에는 반에칭(half etching)을 수행하게 된다. 이때, 상기 리이드(11)는 그 윗면이 몰딩재(17)로 몰딩되기 이전에는 외부로 전면 노출된 상태에서 반도체 칩(15)과 와이어 본딩되어 내부단자의 역할을 하게 된다. 또한, 상기 리이드(11)는 상기 반도체 칩(15)에 대하여 반대되는 면의 일부, 즉, 상기 솔더볼(18)이 부착되는 부분이 몰딩후 외부로 노출되고, 이 부위에 솔더볼(18)이 부착되어 다른 기판과 접속되는 외부단자로서 역할을 수행하게 된다.
도 2는 종래의 제2 실시예에 따른 반도체 패키지(20)를 도시한 것이다.
도면을 참조하면, 상기 반도체 패키지(20)는 리이드(21)와, 상기 리이드(21)의 팁부에 접착된 절연테이프(22)를 매개로 하여 부착되는 반도체 칩(23)과, 상기 리이드(21)와 반도체 칩(23)을 와이어 본딩시키는 와이어(24)와, 상기 리이드(21)와 반도체 칩(23)을 몰딩하는 몰딩재(25)를 포함한다.
이러한 구조를 가지는 반도체 패키지(20)는 반도체 리드프레임에 다운셋(down set) 또는 업셋(up set)공정을 통하여 상기 리이드(21)의 팁부분이 소정각도로 절곡되어 있다. 또한, 상기 리이드(21)의 일부는 몰딩재(25)로 몰딩후 외부로 노출되어 외부단자의 역할을 하게 된다.
그런데 종래의 기술에 따른 반도체 패키지는 다음과 같은 문제점이 있다.
이러한 플립칩 실장에 따른 반도체 패키지는 리드프레임이 두께가 얇기 때문에 스탬핑 공정을 통하여 리드를 형성하게 될때에 금형의 타발에 의한 변형이 쉽게 발생하게 된다. 또한, 반도체 칩이 리이드의 팁부분에 실장되므로, 반도체 칩과 리이드와의 절연을 위하여 개재되는 절연물을 도포해야 하는데, 이러한 절연물의 도포공정은 반도체 패키지를 제조하는 과정에서 부품의 균일한 품질을 유지시키는 것을 어렵게 하고, 제조공정또한 복잡하게 한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 리이드의 일부에 몰딩재를 우선적으로 도포하고 반도체 칩을 장착하여 내부 및 외부단자로 공히 사용가능하도록 구조가 개선된 반도체 리드프레임과, 이를 채용한 반도체 패키지를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 반도체 패키지는,
다수개의 리이드;
상기 리이드의 상하면중 적어도 어느 한면이상에 형성되는 제1 몰딩재;
다이패드상에 접착물을 매개로 하여 장착되는 반도체 칩;
상기 리이드와 반도체 칩을 와이어본딩시키는 와이어;
상기 리이드의 일부에 연결되어 외부기판의 단자와 전기적으로 접속되는 솔더 볼; 및
상기 리이드와 반도체 칩을 감싸는 제2 몰딩재;를 포함하는 것을 특징으로 한다.
또한, 상기 리이드에는 상기 반도체 칩과 와이어본딩되는 상면에는 적어도 일부분 이상의 영역에, 그 반대면에는 상기 솔더볼과 접속되는 부분을 제외한 영역에 상기 제1 몰딩재가 형성되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 반도체 리드프레임은,
다수개로 형성되어 일면이 반도체 칩과 와이어본딩되고, 다른 면이 외부기판의 단자와 전기적으로 접속되는 리이드; 및
상기 리이드의 상하면중 적어도 어느 한면이상에 형성되는 몰딩재;를 포함하는 것을 특징으로 한다.
또한, 상기 몰딩재는 리이드중에서 반도체 칩과 와이어본딩되는 상면에는 적어도 일부분 이상의 영역에, 그 반대면에는 외부기판의 단자와 접속되는 부분을 제외하고 형성되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 반도체 리드프레임과 이를 채용한 반도체 패키지를 상세하게 설명하고자 한다.
도 3a는 본 발명의 제1 실시예에 따른 반도체 리드프레임에 몰딩재가 도포된 이후의 상태를 도시한 것이다.
도면을 참조하면, 반도체 리드프레임은 스탬핑공정이나 에칭공정을 통하여 소정 패턴을 가진 리이드(31)와, 추후 기술될 반도체 칩이 장착되는 다이패드(32)를 포함한다.
이때, 상기 리이드(31)의 상하면에는 제1 몰딩재(33)가 형성되어 있다. 상기 제1 몰딩재(33)는 상기 리이드(31)의 상하면과, 상기 다이패드(32)의 아랫면을 통하여 도포되어 있다. 상기 리이드(31)는 상기 제1 몰딩재(33)에 의하여 상부 및 하부에 일부가 노출되고, 나머지 부분은 모두 상기 제1 몰딩재(33)로 몰딩되어 있다. 이에 따라, 상기 리이드(31)는 내부 및 외부 단자로 사용되는 부분이 노출되어 있는 구조이다.
도 3b는 도 3a의 반도체 리드프레임을 이용하여 반도체 패키지(30)를 제조한 이후의 상태를 도시한 것이다.
도면을 참조하면, 상기 반도체 패키지(30)는 리이드(31)와, 다이패드(32)를 포함한다. 상기 리이드(31)의 상하면과 다이패드(32)의 아랫면에는 제1 몰딩재(33)가 몰딩되어 있다. 상기 다이패드(32)의 윗면에는 접착제(34)를 매개로 하여 반도체 칩(35)이 장착되어 있다. 상기 리이드(31)의 윗면에 제1 몰딩재(33)에 의하여 몰딩되지 않은 부분(31a)과, 상기 반도체 칩(35)은 와이어(36)로 와이어 본딩되어 있다. 상기 리이드(31)와 반도체 칩(35)이 와이어본딩된 부분에는 이를 보호하기 위하여 제2 몰딩재(37)가 몰딩되어 있다.
상기 반도체 칩(35)이 부착되는 부분과 반대되는 리이드(31)에는 상기 제1 몰딩재(33)에 의하여 몰딩되지 않은 부분(31b)이 외부단자로서 역할을 하게 된다. 이 부분(31b)에는 외부기판의 단자와 접속가능한 솔더 볼(38)이 부착된다. 상기 솔더 볼(38)이 부착되기 위하여 상기 리이드(31)의 몰딩되지 않은 부분(31b)에 범프역할을 하는 도전재(39)가 채워질 수가 있다.
이처럼, 상기 리이드(31)는 그 상하면에 제1 몰딩재(33)가 형성되어 있고, 몰딩되지 않은 한 부분(31a)은 내부단자로 역할을 수행하기 위하여 반도체 칩(35)과 와이어본딩되고, 몰딩되지 않은 다른 부분(31b)은 솔더 볼(38)이 부착되어 외부단자로서 기능을 수행하게 된다. 즉, 상기 리이드(31)는 내부단자측이 상기 제2 몰딩재(37)에 의하여 몰딩되기 이전에 일부 외부로 노출되어 있는 구조이다. 또한, 상기 제1 몰딩재(33)는 상기 리이드(31)와 반도체 칩(35)간의 절연물로서 역할을 하고 있다.
이와 같은 구조를 가지는 반도체 패키지(30)는 상기 솔더 볼(38)이 외부 기판의 단자와 상호 열융착되어 외부 기판의 단자는 솔더 볼(38)과, 각 리이드(31)와, 와이어(36)를 통하여 상기 반도체 칩(35)과 전기적으로 접속이 가능하여 신호를 상호 전달하게 된다.
도 4a는 본 발명의 제2 실시예에 따른 반도체 리드프레임에 몰딩재가 도포된 이후의 상태를 도시한 것이다.
도면을 참조하면, 반도체 리드프레임은 스탬핑 공정을 통하여 다운 셋 또는 업셋으로 팁부가 절곡된 리이드(41)와, 추후 기술될 반도체 칩이 장착되는 다이패 드(42)를 포함한다. 상기 리이드(41)의 아랫면에는 제1 몰딩재(43)가 형성되어 있다. 상기 제1 몰딩재(43)는 상기 리이드(41)의 윗면에는 형성되지 않고 아랫면에만 형성되어 있고, 상기 리이드(41)의 아랫면에서도 일부가 상기 제1 몰딩재(43)에 의하여 몰딩되지 않은 부분(41a)이 형성되어 있다. 이 부분은 외부단자로서 역할을 하게 된다. 이에 따라, 상기 리이드(41)는 내부단자는 외부로 완전히 노출되고, 외부단자는 몰딩되지 않은 부분(41a)만 외부로 노출되는 구조이다.
도 4b는 도 4a의 반도체 리드프레임을 이용하여 반도체 패키지(40)를 제조한 이후의 상태를 도시한 것이다.
도면을 참조하면, 상기 반도체 패키지(40)는 리이드(41)와, 다이패드(42)를 포함한다. 상기 리이드(41)의 아랫면에는 제1 몰딩재(43)가 몰딩되어 있다. 상기 다이패드(42)의 윗면에는 접착제(44)를 매개로 하여 반도체 칩(45)이 장착되어 있다. 이때, 상기 리이드(41)의 팁부에도 절연테이프(400)를 추가적으로 형성시키고, 그 윗면에 상기 반도체 칩(45)의 아랫면을 부착시켜서 칩(45)의 고정을 견고하게 할 수도 있을 것이다. 상기 리이드(41)의 윗면과 반도체 칩(45)은 와이어(46)로 와이어 본딩되어 있다. 상기 리이드(41)와 반도체 칩(45)이 와이어본딩되는 부분에는 이를 보호하기 위하여 제2 몰딩재(47)가 몰딩되어 있다.
여기서, 상기 리이드(41)는 제1 몰딩재(43)에 의하여 몰딩되지 않은 부분(41a)은 외부단자로서 역할을 하게 된다. 상기 부분(41a)에는 외부기판의 단자와 전기적으로 접속가능한 솔더 볼(48)이 부착되어 있다. 상기 솔더 볼(48)이 부착되기 위하여 상기 리이드(41)의 몰딩되지 않은 부분(41a)에 도전재(49)가 형성될 수가 있다.
이처럼, 상기 리이드(41)는 내부단자가 상기 제2 몰딩재(47)로 몰딩되기 이전에 외부로 완전 노출된 상태이다. 반대로, 외부 단자에 해당되는 상기 솔더 볼(48)이 부착되는 부분(41a)은 상기 리이드(41)가 제1 몰딩재(43)에 의하여 일부 몰딩되어 있지 않고 외부로 노출되어 있다.
이와 같은 구조를 가지는 반도체 패키지(40)는 상기 반도체 칩(45)이 와이어(46)와, 리이드(41)와, 솔더볼(48)를 통하여 외부 기판의 단자와 전기적으로 연결이 되어 있어서 신호를 상호 전달하게 된다.
이상의 설명에서와 같이 본 발명의 반도체 리드프레임과 이를 채용한 반도체 패키지는 리이드를 적어도 한면 이상 몰딩하는 몰딩재를 형성하고, 일부를 노출시켜 내부 및 외부단자를 공히 형성시킴으로써 구조가 보다 단순화가 가능하다. 또한, 리이드가 내부 및 외부단자로 동시에 구현가능하게 됨에 따라서 반도체 패키지의 슬림화가 가능하고, 전기적 성질에 대한 신뢰성이 향상된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (4)

  1. 다수개의 리이드;와,
    상기 리이드의 상하면중 적어도 어느 한면 이상에 형성되는 제1 몰딩재;와,
    다이패드상에 접착제를 매개로 하여 장착되는 반도체 칩;과,
    상기 리이드와 반도체 칩을 와이어본딩시키는 와이어;와,
    상기 리이드의 일부에 연결되어서, 외부기판의 단자와 전기적으로 접속되는 솔더 볼;과,
    상기 리이드와 반도체 칩을 감싸는 제2 몰딩재;를 포함하고,
    상기 제1 몰딩재는 상기 반도체 칩과 와이어본딩되는 리이드의 상면중 반도체 칩과 리이드가 본딩되는 부분을 제외한 영역과, 반도체 칩과 리이드 사이의 영역과, 상기 리이드의 하면중 상기 솔더볼과 접속되는 부분을 제외한 영역에 몰딩되고,
    상기 제2 몰딩재는 상기 리이드와 반도체 칩이 와이어본딩되는 부분에 몰딩된 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 다수개로 형성되어 일면이 반도체 칩과 와이어본딩되고, 다른 면이 외부기판의 단자와 전기적으로 접속되는 리이드;와,
    상기 리이드의 상하면중 적어도 어느 한면이상에 형성되는 몰딩재;를 포함하고,
    상기 몰딩재는 리이드중에서 반도체 칩과 와이어본딩되는 상면에는 와이어본딩되는 부분을 제외한 영역과, 반도체 칩과 리이드 사이의 영역과, 그 반대면에는 외부기판의 단자와 접속되는 부분을 제외하고 형성된 것을 특징으로 하는 반도체 리드프레임.
  4. 삭제
KR1020000079731A 2000-12-21 2000-12-21 반도체 리드프레임과 이를 채용한 반도체 패키지 KR100726762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000079731A KR100726762B1 (ko) 2000-12-21 2000-12-21 반도체 리드프레임과 이를 채용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079731A KR100726762B1 (ko) 2000-12-21 2000-12-21 반도체 리드프레임과 이를 채용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020050556A KR20020050556A (ko) 2002-06-27
KR100726762B1 true KR100726762B1 (ko) 2007-06-11

Family

ID=27684227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079731A KR100726762B1 (ko) 2000-12-21 2000-12-21 반도체 리드프레임과 이를 채용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100726762B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891649B1 (ko) * 2002-08-08 2009-04-02 삼성테크윈 주식회사 반도체 패키지 제조방법
US7759807B2 (en) 2006-11-21 2010-07-20 Hynix Semiconductor Inc. Semiconductor package having structure for warpage prevention
KR100762913B1 (ko) * 2006-11-21 2007-10-08 주식회사 하이닉스반도체 반도체 패키지
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334873A (en) * 1991-05-11 1994-08-02 Goldstar Electron Co., Ltd. Semiconductor packages with centrally located electrode pads
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
JPH08148603A (ja) * 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
JPH10107075A (ja) * 1996-09-27 1998-04-24 Nec Kyushu Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334873A (en) * 1991-05-11 1994-08-02 Goldstar Electron Co., Ltd. Semiconductor packages with centrally located electrode pads
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
JPH08148603A (ja) * 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
JPH10107075A (ja) * 1996-09-27 1998-04-24 Nec Kyushu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20020050556A (ko) 2002-06-27

Similar Documents

Publication Publication Date Title
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6507120B2 (en) Flip chip type quad flat non-leaded package
US6740950B2 (en) Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
KR100393448B1 (ko) 반도체 패키지 및 그 제조 방법
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20070048903A1 (en) Multi-chip package type semiconductor device
KR20030018642A (ko) 스택 칩 모듈
US7002251B2 (en) Semiconductor device
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US20050139970A1 (en) Leadless semiconductor package
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR100422608B1 (ko) 적층칩패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100657158B1 (ko) 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
KR100481927B1 (ko) 반도체패키지및그제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JPH08316361A (ja) 半導体装置
KR100425766B1 (ko) 반도체 패키지 및 그 제조 방법
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR19990039246A (ko) 비지에이(bga) 패키지 및 그 제조방법
KR20040048451A (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13