KR100250148B1 - 비지에이 반도체 패키지 - Google Patents

비지에이 반도체 패키지 Download PDF

Info

Publication number
KR100250148B1
KR100250148B1 KR1019970055319A KR19970055319A KR100250148B1 KR 100250148 B1 KR100250148 B1 KR 100250148B1 KR 1019970055319 A KR1019970055319 A KR 1019970055319A KR 19970055319 A KR19970055319 A KR 19970055319A KR 100250148 B1 KR100250148 B1 KR 100250148B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
encapsulant
semiconductor package
height
Prior art date
Application number
KR1019970055319A
Other languages
English (en)
Other versions
KR19990033884A (ko
Inventor
노형호
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970055319A priority Critical patent/KR100250148B1/ko
Publication of KR19990033884A publication Critical patent/KR19990033884A/ko
Application granted granted Critical
Publication of KR100250148B1 publication Critical patent/KR100250148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 칩; 상기 반도체 칩이 부착되고, 그 반대면에 와이어가 본딩되는 부분에는 소정 높이의 단차 영역이 형성된 기판; 상기 기판의 아랫면에 형성되어 외부 단자와 접속되는 솔더 볼; 및 상기 기판을 봉지하는 봉지재;를 포함하는 비지에이 반도체 패키지에 관한 것으로서, 기판의 아랫면에 접속되는 골드 와이어의 본딩 영역에 단차를 형성하고, 봉지재가 이 단차 영역내에서 봉지되므로, 기판과 외부 단자와의 접속시 그 사이에 개재되는 솔더 볼의 크기 조절이 용이하여 고밀도 집적이 가능하다.

Description

비지에이 반도체 패키지
본 발명은 비지에이(BGA,ball grid array) 반도체 패키지에 관한 것으로서, 보다 상세하게는 회로가 형성된 기판의 형상을 변경한 비지에이 반도체 패키지에 관한 것이다.
일반적으로, 비지에이 반도체 패키지는 회로가 형성된 기판과 외부 단자 사이에 솔더 볼(solder ball)을 개재시켜서, 반도체 패키지내의 칩(chip)과 외부 단자가 전기적으로 접속되도록 구성된다.
도 1은 종래의 비지에이 반도체 패키지(10)의 일 예를 나타낸 것이다.
도면을 참조하면, 상기 비지에이 반도체 패키지(10)에는 회로가 형성된 기판(11)이 마련되고, 상기 기판(11) 상에는 절연 부재(12)에 의하여 반도체 칩(13)이 부착된다. 상기 반도체 칩(13)은 골드 와이어(14)를 이용하여 상기 기판(11)과 와이어 본딩된다. 상기 기판(11)의 아랫면에는 외부 단자(17)와 연결되도록 솔더 볼(15)이 다수개 형성된다. 그리고, 상기 반도체 칩(13)이 탑재되는 기판(11) 상부와 골드 와이어(14)가 접속되는 기판(11) 하부의 소정 영역에는 봉지재(16a)(16b)가 각각 봉지된다.
이와 같이 완성된 비지에이 반도체 패키지(10)는 외부 단자(17)의 전기적 신호가 솔더 볼(15)을 통하여 회로가 형성된 기판(11)을 따라서 상기 반도체 칩(13)으로 전달되고, 반도체 칩(13)으로부터 나온 전기적 신호는 그 역으로 외부 단자(17)에 전해진다.
여기에서, 상기 골드 와이어(14)는 상기 반도체 칩(13)의 아랫면에 일단부가 접속되고, 타단부가 기판(11)의 아랫면에 본딩되는데, 상기 기판(11)의 아랫면에 접속되기 위해서는 와이어(14)를 훅(hook) 형상으로 굽히게 된다.
이로 인하여, 상기 골드 와이어(14)는 기판(11)의 표면에서 소정 높이 돌출하게 되고, 돌출된 골드 와이어(14)를 외부로부터 보호하기 위하여 봉지재(16b)를 이용하여 봉지하게 된다.
그런데, 상기 골드 와이어(14)를 감싸기 위하여 형성되는 봉지재(16b)로 인하여 상기 기판(11)과 외부 단자(17)와의 간격은 상기 봉지재(16b)의 높이 이상으로 이격된다. 따라서, 기판(11)의 아랫면에 형성되어 외부 단자(17)와 접속되는 솔더 볼(15)의 크기는 상기 봉지재(16b)의 높이보다 더 크게 형성되어야하므로 고밀도 집적이 어렵게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 회로가 형성된 기판의 형상을 변경하여 고밀도 집적이 가능한 비지에이 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 비지에이 반도체 패키지를 도시한 단면도이고,
도 2는 본 발명에 따른 비지에이 반도체 패키지의 제 1 실시예를 도시한 단면도이고,
도 3a는 본 발명에 따른 비지에이 반도체 패키지의 제 2 실시예를 도시한 단면도이고,
도 3b는 본 발명에 따른 비지에이 반도체 패키지의 제 3 실시예를 도시한 단면도이다.
＜도면의 주요부분에 대한 부호의 간단한 설명＞
10,20. 비지에이 반도체 패키지 11,21,31. 기판
12,22,32. 절연 부재 13,23,33. 반도체 칩
14,24,34. 골드 와이어 15,25,35. 솔더 볼
16a,26a. 봉지재 16b,26b. 봉지재
17,27,37. 외부 단자 28,40,330. 단차 영역
30,300. 비지에이 반도체 패키지 36. 봉지재
38. 방열층 39,320. 서포트부재
상기와 같은 목적을 달성하기 위하여 본 발명의 비지에이 반도체 패키지는,
반도체 칩; 상기 반도체 칩이 부착되고, 그 반대면에 와이어가 본딩되는 부분에는 소정 높이의 단차 영역이 형성된 기판; 상기 기판의 아랫면에 형성되어 외부 단자와 접속되는 솔더 볼; 및 상기 기판을 봉지하는 봉지재;를 포함한다.
본 발명은 상기 단차 영역의 높이가 상기 와이어가 기판에 본딩된 이후에 상기 단차 영역에 봉지되는 봉지재의 높이가 상기 기판상에 노출되지 않는 최소한의 높이로 형성되는 것을 특징으로 한다.
본 발명은 상기 반도체 칩 가장자리를 따라서 서포트부재가 봉지되고, 상기 반도체 칩상에 방열층을 형성하는 것을 특징으로 한다.
본 발명의 특징에 따르면, 상기 서포트 부재는 합성 수지이고, 상기 방열층은 금속 소재인 것이 바람직하다.
본 발명의 다른 특징에 따르면, 상기 반도체 칩의 가장자리를 따라서 서포트부재가 봉지되고, 상기 반도체 칩상에는 커버 플레이트가 설치된다.
본 발명의 상기 서포트 부재와 커버 플레이트는 합성 수지인 것이 바람직하다.
이하에서 첨부된 도면을 참조하면서 본 발명에 따른 비지에이 반도체 패키지의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명의 제 1 실시예에 따른 비지에이 반도체 패키지(20)를 도시한 것이다.
도면을 참조하면, 상기 비지에이 반도체 패키지(20)에는 회로가 형성된 기판(21)이 마련되고, 상기 기판(21)상에는 절연 부재(22)에 의하여 반도체 칩(23)이 부착된다. 그리고, 반도체 칩(23)과 상기 칩(23)이 탑재되는 기판(21)의 반대면에는 골드 와이어(24)를 이용하여 전기적으로 접속가능하도록 와이어본딩된다. 기판(21)의 아랫면에는 외부 단자(27)와의 접속을 위하여 납-주석 합금으로 이루어진 솔더 볼(25)이 다수개 형성된다. 한편, 상기 기판(21)의 상하부에는 외부로부터 반도체 칩(23)과 골드 와이어(24) 등을 보호하기 위하여 봉지재(26a)(26b)가 각각 봉지된다.
여기에서, 상기 기판(21)의 아랫면에는 단차 영역(28)이 형성된다. 즉, 상기 단차 영역(28)은 기판(21)과 골드 와이어(24)가 본딩되는 부분에 형성되는데, 이 단차 영역(28)은 상기 골드 와이어(24)가 상기 기판(21)에 접속시 기판(21)의 아랫면보다 돌출하지 않을 정도의 높이 t를 가지도록 형성된다. 그리고, 이러한 단차 영역(28)의 높이 t는 추후에 봉지되는 봉지재(26b)가 기판(21) 상에 노출되지 않는 최소한의 높이로 형성하는 것이 바람직하다.
도 3a 및 도 3b는 본 발명에 따른 비지에이 반도체 패키지(30)(300)의 제 2 및 제 3 실시예를 나타낸 것이다.
도 3a를 참조하면, 상기 비지에이 반도체 패키지(30)는 회로가 형성된 기판(31)이 마련되고, 상기 기판(31)상에는 절연 부재(32)에 의하여 반도체 칩(33)이 부착된다. 상기 기판(31)과 반도체 칩(33)은 전기적 접속을 위하여 골드 와이어(34)로 와이어 본딩된다. 상기 기판(31)의 아랫면에는 외부 단자(37)와 접속을 위하여 솔더 볼(35)이 다수개 형성된다.
여기에서, 상기 골드 와이어(34)에 의하여 접속되는 기판(31)의 아랫면에는 단차 영역(40)이 형성되는데, 이 단차 영역(40)의 높이 t는 골드 와이어(34)가 상기 기판(31)의 아랫면보다 돌출되지 않게 와이어 본딩되고, 이후 봉지재(36)가 봉지될 수 있는 높이를 가지도록 형성되는 것이 바람직하다.
그리고, 상기 반도체 칩(33)의 가장자리를 따라서 서포트부재(39)가 봉지되고, 상기 반도체 칩(33) 상에는 방열층(38)이 형성된다. 이때, 상기 서포트부재(39)는 상기 봉지재(36)와 동일한 재질인 합성 수지로 이루어지고, 상기 방열층(38)은 금속재, 예컨대 구리 내지 알루미늄등으로 이루어진 것으로 반도체 칩(33)등으로부터 발생되는 열을 외부로 방출시키는 역할을 한다.
도 3b의 경우에는, 상기 비지에이 반도체 패키지(300)에는 회로가 형성된 기판(31)이 마련되고, 상기 기판(31)상에는 절연 부재(32)에 의하여 반도체 칩(33)이 부착된다. 상기 반도체 칩(33)은 골드 와이어(34)를 이용하여 기판(31)과 전기적으로 접속된다. 상기 기판(31)의 아랫면에는 외부 단자(37)와의 접속을 위하여 다수개의 솔더 볼(35)이 형성된다.
이때, 상기 골드 와이어(34)가 접속되는 기판(31)의 아랫면에는 봉지재(36)가 봉지시 기판(31)의 표면으로 노출되지 않을 정도의 높이 t를 가지는 단차 영역(330)이 형성된다. 그리고, 상기 반도체 칩(33)의 가장자리를 따라서 상기 봉지재(36)와 동일한 재질인 서포트부재(320)가 봉지되고, 상기 반도체 칩(33) 상에는 비지에이 반도체 패키지(300)의 전기적 안정성을 높이기 위하여 합성 수지로 된 커버 플레이트(310)가 설치된다.
이와 같이 완성된 비지에이 반도체 패키지는, 외부 단자(31)의 전기적 신호가 솔더 볼(35)을 통하여 회로가 형성된 기판(31)을 따라서 반도체 칩(33)으로 전달되고, 반도체 칩(33)으로부터 나온 전기적 신호는 그 역으로 외부 단자(31)에 전해진다.
이상의 설명에서와 같이 본 발명의 비지에이 반도체 패키지는 기판의 아랫면에 접속되는 골드 와이어의 본딩 영역에 단차를 형성하고, 봉지재가 이 단차 영역내에서 봉지되므로, 기판과 외부 단자와의 접속시 그 사이에 개재되는 솔더 볼의 크기 조절이 용이하여 고밀도 집적이 가능하다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (7)

  1. 반도체 칩;
    상기 반도체 칩이 부착되고, 그 반대면에 와이어가 본딩되는 부분에는 소정 높이의 단차 영역이 형성된 기판;
    상기 기판의 아랫면에 형성되어 외부 단자와 접속되는 솔더 볼; 및
    상기 기판을 봉지하는 봉지재;를 포함하는 비지에이 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 단차 영역의 높이는 상기 와이어가 기판에 본딩된 이후에 상기 단차 영역에 봉지되는 봉지재의 높이가 상기 기판상에 노출되지 않는 최소한의 높이로 형성되는 것을 특징으로 하는 비지에이 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 반도체 칩 가장자리를 따라서 서포트부재가 봉지되고, 상기 반도체 칩상에 방열층을 형성하는 것을 특징으로 하는 비지에이 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 서포트 부재는 합성 수지인 것을 특징으로 하는 비지에이 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 방열층은 금속 소재인 것을 특징으로 하는 비지에이 반도체 패키지.
  6. 제 2 항에 있어서,
    상기 반도체 칩의 가장자리를 따라서 서포트부재가 봉지되고, 상기 반도체 칩상에는 커버 플레이트가 설치되는 것을 특징으로 하는 비지에이 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 서포트 부재와 커버 플레이트는 합성 수지인 것을 특징으로 하는 비지에이 반도체 패키지.
KR1019970055319A 1997-10-27 1997-10-27 비지에이 반도체 패키지 KR100250148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055319A KR100250148B1 (ko) 1997-10-27 1997-10-27 비지에이 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055319A KR100250148B1 (ko) 1997-10-27 1997-10-27 비지에이 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19990033884A KR19990033884A (ko) 1999-05-15
KR100250148B1 true KR100250148B1 (ko) 2000-03-15

Family

ID=19523500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055319A KR100250148B1 (ko) 1997-10-27 1997-10-27 비지에이 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100250148B1 (ko)

Also Published As

Publication number Publication date
KR19990033884A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US6657296B2 (en) Semicondctor package
US6545347B2 (en) Enhanced leadless chip carrier
US6882056B2 (en) Multi-chip package type semiconductor device
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5598321A (en) Ball grid array with heat sink
US7514771B2 (en) Leadless lead-frame
US20040241908A1 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
JP2690248B2 (ja) 表面実装型半導体装置
KR0119757Y1 (ko) 반도체 패키지
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP2993480B2 (ja) 半導体装置
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100251889B1 (ko) 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR20000004424A (ko) 스택 칩 패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR19980082181A (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee