JPH08316361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08316361A JPH08316361A JP12488995A JP12488995A JPH08316361A JP H08316361 A JPH08316361 A JP H08316361A JP 12488995 A JP12488995 A JP 12488995A JP 12488995 A JP12488995 A JP 12488995A JP H08316361 A JPH08316361 A JP H08316361A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- resin
- semiconductor chip
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】モールドパッケージ形態でボール・グリッド・
アレイ構造の半導体装置において、パッケージの反りを
減らしコプラナリティを向上させる。 【構成】半導体チップ３と、長尺薄板状金属製のインナ
ーリード１と、封止外装用樹脂７と、樹脂７の半導体チ
ップの平面と平行な面に設けられた外部接続用のはんだ
バンプ６とから成る。インナーリード１は、長手方向の
一端面が、封止外装用樹脂７のはんだバンプ６形成面を
面位置として樹脂７表面に露出し、はんだバンプ６が、
インナーリード１の樹脂７からの露出部上に直接形成さ
れている。チップ３の固定および外部接続用はんだバン
プ６迄の内部配線を、従来用いられていたプリント配線
基板によらず、薄板状金属製インナーリード１のみで行
うので、樹脂７と金属製インナーリード１との熱膨張率
差が従来の半導体装置におけるよりも小さくなり、コプ
ラナリティが向上する。
アレイ構造の半導体装置において、パッケージの反りを
減らしコプラナリティを向上させる。 【構成】半導体チップ３と、長尺薄板状金属製のインナ
ーリード１と、封止外装用樹脂７と、樹脂７の半導体チ
ップの平面と平行な面に設けられた外部接続用のはんだ
バンプ６とから成る。インナーリード１は、長手方向の
一端面が、封止外装用樹脂７のはんだバンプ６形成面を
面位置として樹脂７表面に露出し、はんだバンプ６が、
インナーリード１の樹脂７からの露出部上に直接形成さ
れている。チップ３の固定および外部接続用はんだバン
プ６迄の内部配線を、従来用いられていたプリント配線
基板によらず、薄板状金属製インナーリード１のみで行
うので、樹脂７と金属製インナーリード１との熱膨張率
差が従来の半導体装置におけるよりも小さくなり、コプ
ラナリティが向上する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特
に、リードフレームを用いたモールドパッケージ形でＢ
ＧＡ（ボール・グリッド・アレイ：Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）構造の半導体装置に関する。
に、リードフレームを用いたモールドパッケージ形でＢ
ＧＡ（ボール・グリッド・アレイ：Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）構造の半導体装置に関する。
【０００２】
【従来の技術】この種の従来の半導体装置の一例の断面
図を図５に示す。この図に示す半導体装置は、特開昭５
７ー７９６５２号公報に開示されたものである。図５を
参照して、この半導体装置では、例えばエポキシ樹脂含
浸のガラス布基板（ガラスエポキシ基板）製のプリント
配線基板１２の上面に、チップ搭載用の導電面が形成さ
れている。その導電面には、半導体チップ３が搭載され
ている。そして、プリント配線基板１２上の電気配線層
１３とチップ３上の接続用電極部（図示せず）とが、ボ
ンディングワイヤ８により電気的に接続されている。フ
リント配線基板上の配線１３の一方の端部は、プリント
配線基板１２を上下に貫通しているスルーホール１４内
壁の導電体を通して、基板裏面に設けられた突起状の外
部端子６に引出されている。プリント配線基板１２の表
面側（チップ３搭載側の面）は、チップ１を包み保護す
る封止外装用樹脂７により覆われている。樹脂７として
は、通常、エポキシ樹脂が用いられる。
図を図５に示す。この図に示す半導体装置は、特開昭５
７ー７９６５２号公報に開示されたものである。図５を
参照して、この半導体装置では、例えばエポキシ樹脂含
浸のガラス布基板（ガラスエポキシ基板）製のプリント
配線基板１２の上面に、チップ搭載用の導電面が形成さ
れている。その導電面には、半導体チップ３が搭載され
ている。そして、プリント配線基板１２上の電気配線層
１３とチップ３上の接続用電極部（図示せず）とが、ボ
ンディングワイヤ８により電気的に接続されている。フ
リント配線基板上の配線１３の一方の端部は、プリント
配線基板１２を上下に貫通しているスルーホール１４内
壁の導電体を通して、基板裏面に設けられた突起状の外
部端子６に引出されている。プリント配線基板１２の表
面側（チップ３搭載側の面）は、チップ１を包み保護す
る封止外装用樹脂７により覆われている。樹脂７として
は、通常、エポキシ樹脂が用いられる。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置は、プリント配線基板を用い、その基板の片面だけ
を樹脂封止する構造となっている。ところが、プリント
配線基板の熱膨張率と封止外装用樹脂の熱膨張率とが大
きく違っていることからパッケージの反りが大きく、コ
プラナリティが十分ではない、甚だしいときは配線が切
れてしまうという問題が起り易い。
装置は、プリント配線基板を用い、その基板の片面だけ
を樹脂封止する構造となっている。ところが、プリント
配線基板の熱膨張率と封止外装用樹脂の熱膨張率とが大
きく違っていることからパッケージの反りが大きく、コ
プラナリティが十分ではない、甚だしいときは配線が切
れてしまうという問題が起り易い。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
モールドパッケージ形態でボール・グリッド・アレイ構
造の半導体装置であって、半導体チップと、その半導体
チップに設けられた接続用電極に導電的に固着されて、
前記半導体チップを機械的に固定すると共にこれに電気
的に接続する、長尺薄板状金属製のインナーリードと、
前記半導体チップ及び前記インナーリードを覆う封止外
装用樹脂と、前記封止外装用樹脂の前記半導体チップの
平面と平行な面に設けられた、前記インナーリードに電
気的に接続する外部接続用のはんだバンプとから成り、
前記インナーリードは、長手方向の一端面が、前記封止
外装用樹脂の前記はんだバンプ形成面を面位置として封
止外装用樹脂表面に露出し、前記はんだバンプが、前記
インナーリードの封止外装用樹脂からの露出部上に直接
形成されている構造であることを特徴とする。
モールドパッケージ形態でボール・グリッド・アレイ構
造の半導体装置であって、半導体チップと、その半導体
チップに設けられた接続用電極に導電的に固着されて、
前記半導体チップを機械的に固定すると共にこれに電気
的に接続する、長尺薄板状金属製のインナーリードと、
前記半導体チップ及び前記インナーリードを覆う封止外
装用樹脂と、前記封止外装用樹脂の前記半導体チップの
平面と平行な面に設けられた、前記インナーリードに電
気的に接続する外部接続用のはんだバンプとから成り、
前記インナーリードは、長手方向の一端面が、前記封止
外装用樹脂の前記はんだバンプ形成面を面位置として封
止外装用樹脂表面に露出し、前記はんだバンプが、前記
インナーリードの封止外装用樹脂からの露出部上に直接
形成されている構造であることを特徴とする。
【０００５】又、本発明の半導体装置は上記構造の半導
体装置において、前記半導体チップと前記インナーリー
ドとが導電的に固着されているのに替えて、電気絶縁的
に固着されており、前記インナーリードと前記半導体チ
ップの接続用電極とが金属細線で電気的に接続されてい
る構造であることを特徴とする。
体装置において、前記半導体チップと前記インナーリー
ドとが導電的に固着されているのに替えて、電気絶縁的
に固着されており、前記インナーリードと前記半導体チ
ップの接続用電極とが金属細線で電気的に接続されてい
る構造であることを特徴とする。
【０００６】本発明の半導体装置は、又、モールドパッ
ケージ形態でボール・グリッド・アレイ構造の半導体装
置であって、薄板状金属製のダイパッドと、前記ダイパ
ッドに固着された半導体チップと、直尺薄板状の金属板
からなり、前記半導体チップに対して水平方向に延びる
インナーリードと、前記半導体チップに設けられた接続
用電極と前記インナーリードとを電気的に接続する金属
細線と、前記ダイパッド、前記半導体チップ、前記イン
ナーリード及び前記金属細線を覆う封止外装用樹脂と、
前記封止外装用樹脂にその内部のインナーリードに達す
る深さまで開けられた開口中に形成されたはんだパンプ
であって、前記インナーリードに電気的に接合すると共
に前記外装用樹脂表面から突出する構造のはんだバンプ
とからなることを特徴とする。
ケージ形態でボール・グリッド・アレイ構造の半導体装
置であって、薄板状金属製のダイパッドと、前記ダイパ
ッドに固着された半導体チップと、直尺薄板状の金属板
からなり、前記半導体チップに対して水平方向に延びる
インナーリードと、前記半導体チップに設けられた接続
用電極と前記インナーリードとを電気的に接続する金属
細線と、前記ダイパッド、前記半導体チップ、前記イン
ナーリード及び前記金属細線を覆う封止外装用樹脂と、
前記封止外装用樹脂にその内部のインナーリードに達す
る深さまで開けられた開口中に形成されたはんだパンプ
であって、前記インナーリードに電気的に接合すると共
に前記外装用樹脂表面から突出する構造のはんだバンプ
とからなることを特徴とする。
【０００７】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は本発明の第１の実施例によ
る半導体装置を製造工程順に示す図であって、図１
（ａ）は本実施例の製造に用いるリードフレームの平面
図、図２（ｂ）は本実施例による半導体装置の製造工程
中での断面図、図１（ｃ）は完成後の断面図である。図
１を参照して、本実施例の半導体装置を製造するには、
先ず、図１（ａ）に示すリードフレーム２を準備する。
このリードフレーム２において、図１（ａ）中に破線で
囲った部分１が、将来インナーリードになる部分であ
る。この長方形の部分は、図１（ｂ）にその断面を示す
ように、断面Ｌ字型に折り曲げ加工されている。Ｌ字型
の下辺には、次の工程で半導体チップ３が搭載される。
このリードフレーム２は次のようにして、作製される。
始めに、金属薄板に破線に沿って、切れ込みを入れる。
但し、破線で囲まれた長方形の４つの辺のうち、短い方
の一辺だけは残して置く。残して置く一辺は、チップ３
が搭載される部分となる側の辺とは異る方の辺である。
その後、インナーリード１となるべき部分のチップが搭
載される側の部分を、残された一辺を軸にして下方にプ
レスしてＬ字型に折り曲げ加工する。
を参照して説明する。図１は本発明の第１の実施例によ
る半導体装置を製造工程順に示す図であって、図１
（ａ）は本実施例の製造に用いるリードフレームの平面
図、図２（ｂ）は本実施例による半導体装置の製造工程
中での断面図、図１（ｃ）は完成後の断面図である。図
１を参照して、本実施例の半導体装置を製造するには、
先ず、図１（ａ）に示すリードフレーム２を準備する。
このリードフレーム２において、図１（ａ）中に破線で
囲った部分１が、将来インナーリードになる部分であ
る。この長方形の部分は、図１（ｂ）にその断面を示す
ように、断面Ｌ字型に折り曲げ加工されている。Ｌ字型
の下辺には、次の工程で半導体チップ３が搭載される。
このリードフレーム２は次のようにして、作製される。
始めに、金属薄板に破線に沿って、切れ込みを入れる。
但し、破線で囲まれた長方形の４つの辺のうち、短い方
の一辺だけは残して置く。残して置く一辺は、チップ３
が搭載される部分となる側の辺とは異る方の辺である。
その後、インナーリード１となるべき部分のチップが搭
載される側の部分を、残された一辺を軸にして下方にプ
レスしてＬ字型に折り曲げ加工する。
【０００８】次に、図１（ｂ）に示すように、上記の工
程により作製したリードフレームのインナーリード１に
チップ３を搭載し、インナーリード１先端とチップ３の
接続用電極（図示せず）とを、バンプ４により電気的、
機械的に固着、接続する。その後、エポキシ樹脂を用い
て、チップ３及びインナーリード１を封止外装する。こ
のとき、封止外装用樹脂７が、リードフレーム２のチッ
プが搭載されていない面が露出するようにしてチップ３
を覆うように、樹脂封止する。
程により作製したリードフレームのインナーリード１に
チップ３を搭載し、インナーリード１先端とチップ３の
接続用電極（図示せず）とを、バンプ４により電気的、
機械的に固着、接続する。その後、エポキシ樹脂を用い
て、チップ３及びインナーリード１を封止外装する。こ
のとき、封止外装用樹脂７が、リードフレーム２のチッ
プが搭載されていない面が露出するようにしてチップ３
を覆うように、樹脂封止する。
【０００９】次いで、リードフレーム２のインナーリー
ド１以外の平坦部（つまり、この前の工程までの間、イ
ンナーリード１の支持体となっていた部分）を剥して、
取り除く。
ド１以外の平坦部（つまり、この前の工程までの間、イ
ンナーリード１の支持体となっていた部分）を剥して、
取り除く。
【００１０】最後に、図１（ｃ）に示すように、インナ
ーリード１の封止外装用樹脂７から露出している部分
（つまり、この前の工程までの間、リードフレームの支
持体部分に繋がっていた部分）上に、外部接続用の金属
バンプ６を設けて本実施例の半導体装置を完成する。
ーリード１の封止外装用樹脂７から露出している部分
（つまり、この前の工程までの間、リードフレームの支
持体部分に繋がっていた部分）上に、外部接続用の金属
バンプ６を設けて本実施例の半導体装置を完成する。
【００１１】本実施例では、図５に示す従来の半導体装
置とは異って、チップ３の搭載およ外部接続用バンプ６
迄の内部配線を、プリント配線基板を用いず、金属製イ
ンナーリード１だけで行っている。ここで、従来の半導
体装置と本実施例について、それぞれの主要構成部品の
熱膨張係数を比較してみると、それぞれ、 封止外装用樹脂（エポキシ樹脂） ：２０．０×１０-6／℃ プリント配線基板（ガラスエポキシ布）：１５．５×１０-6／℃ リードフレーム（銅） ：１７．０×１０-6／℃ である。
置とは異って、チップ３の搭載およ外部接続用バンプ６
迄の内部配線を、プリント配線基板を用いず、金属製イ
ンナーリード１だけで行っている。ここで、従来の半導
体装置と本実施例について、それぞれの主要構成部品の
熱膨張係数を比較してみると、それぞれ、 封止外装用樹脂（エポキシ樹脂） ：２０．０×１０-6／℃ プリント配線基板（ガラスエポキシ布）：１５．５×１０-6／℃ リードフレーム（銅） ：１７．０×１０-6／℃ である。
【００１２】すなわち、本実施例における封止外装用樹
脂７とインナーリード１との間の熱膨張率の差の方が、
従来の半導体装置における樹脂７とプリント配線基板１
２との間の熱膨張率の差より、小さい。従って、本実施
例は従来の半導体装置に比べてパッケージの反りが小さ
く、コプラナリティも良好である。更には、電気配線の
切断や各接続部での破断などが生じ難く、信頼性が高
い。
脂７とインナーリード１との間の熱膨張率の差の方が、
従来の半導体装置における樹脂７とプリント配線基板１
２との間の熱膨張率の差より、小さい。従って、本実施
例は従来の半導体装置に比べてパッケージの反りが小さ
く、コプラナリティも良好である。更には、電気配線の
切断や各接続部での破断などが生じ難く、信頼性が高
い。
【００１３】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例による半導体装置
の断面図である。図２を参照すると、本実施例は、第１
の実施例がＣＯＬ（チップ・オン・リード：Ｃｈｉｐ
ｏｎ Ｌｅａｄ）構造であるのに対して、ＬＯＣ（リー
ド・オン・チップ：Ｌｅａｄ ｏｎ Ｃｈｉｐ）構造で
ある点が異っている。ＬＯＣ構造であることから、第１
の実施例に比べてパッケージをより薄型にできるという
利点がある。
する。図２は、本発明の第２の実施例による半導体装置
の断面図である。図２を参照すると、本実施例は、第１
の実施例がＣＯＬ（チップ・オン・リード：Ｃｈｉｐ
ｏｎ Ｌｅａｄ）構造であるのに対して、ＬＯＣ（リー
ド・オン・チップ：Ｌｅａｄ ｏｎ Ｃｈｉｐ）構造で
ある点が異っている。ＬＯＣ構造であることから、第１
の実施例に比べてパッケージをより薄型にできるという
利点がある。
【００１４】次に、本発明の第３の実施例について説明
する。図３は、本発明の第３の実施例による半導体装置
の断面図である。図３と図２とを比較すると、本実施例
は、インナーリード１とチップ３とが電気絶縁性の接着
テープ９により接着固定されている点と、インナーリー
ド１とチップ３の接続用電極（パッド）１０との接続が
ボンディングワイヤー８により行われている点とが、第
２の実施例と異っている。本実施例は、インナーリード
１とチップ側のパッド１０との接合用バンプが不要であ
るという利点を有する。
する。図３は、本発明の第３の実施例による半導体装置
の断面図である。図３と図２とを比較すると、本実施例
は、インナーリード１とチップ３とが電気絶縁性の接着
テープ９により接着固定されている点と、インナーリー
ド１とチップ３の接続用電極（パッド）１０との接続が
ボンディングワイヤー８により行われている点とが、第
２の実施例と異っている。本実施例は、インナーリード
１とチップ側のパッド１０との接合用バンプが不要であ
るという利点を有する。
【００１５】次に、本発明の第４の実施例について説明
する。図４は、本発明の第４の実施例の断面図である。
図４を参照して、本実施例は、金属製ダイパッド１１上
にチップ３が搭載され、金属製インナーリード１とチッ
プ３上のパッド（図示せず）とがボンディングワイヤ８
により、電気的に接続されている。そして、それらチッ
プ３、インナーリード１及びワイヤ８が、樹脂７で封止
外装されている。この封止外装用樹脂７は、インナーリ
ード１やダイパッド１１などの金属部分が直接露出しな
いように、全体を覆っている。樹脂７には、裏面側（チ
ップ３が搭載されていない側）から、インナーリード１
に達するスルーホール１４が開けられており、そのスル
ーホール１４内に、インナーリード１と電気的に接合す
るはんだボール５が形成されている。このはんだボール
５はアウターリードやバンプなどのような、外部接続用
電極としての機能を持つ。尚、スルーホール１４は例え
ばドリルなどにより、容易に開けることができる。又、
それぞれのインナーリード１にはんだボール５との接合
用のふくれ構造部分を設けておくと、製造上都合が良
い。
する。図４は、本発明の第４の実施例の断面図である。
図４を参照して、本実施例は、金属製ダイパッド１１上
にチップ３が搭載され、金属製インナーリード１とチッ
プ３上のパッド（図示せず）とがボンディングワイヤ８
により、電気的に接続されている。そして、それらチッ
プ３、インナーリード１及びワイヤ８が、樹脂７で封止
外装されている。この封止外装用樹脂７は、インナーリ
ード１やダイパッド１１などの金属部分が直接露出しな
いように、全体を覆っている。樹脂７には、裏面側（チ
ップ３が搭載されていない側）から、インナーリード１
に達するスルーホール１４が開けられており、そのスル
ーホール１４内に、インナーリード１と電気的に接合す
るはんだボール５が形成されている。このはんだボール
５はアウターリードやバンプなどのような、外部接続用
電極としての機能を持つ。尚、スルーホール１４は例え
ばドリルなどにより、容易に開けることができる。又、
それぞれのインナーリード１にはんだボール５との接合
用のふくれ構造部分を設けておくと、製造上都合が良
い。
【００１６】
【発明の効果】以上説明したように、本発明はモールド
パッケージ形態でボール・グリッド・アレイ構造の半導
体装置であって、チップ搭載と外部接続用はんだバンプ
迄の内部配線とを、従来用いられていたプリント配線基
板によることなく、薄板状金属製部材のみで行ってい
る。その結果、封止外装用樹脂と上記の金属製部材との
熱膨張率差が、従来の半導体装置における封止外装用樹
脂とプリント配線基板との熱膨張率差よりも小さい。
パッケージ形態でボール・グリッド・アレイ構造の半導
体装置であって、チップ搭載と外部接続用はんだバンプ
迄の内部配線とを、従来用いられていたプリント配線基
板によることなく、薄板状金属製部材のみで行ってい
る。その結果、封止外装用樹脂と上記の金属製部材との
熱膨張率差が、従来の半導体装置における封止外装用樹
脂とプリント配線基板との熱膨張率差よりも小さい。
【００１７】これにより、本発明によれば、パッケージ
の反りが小さくコプラナリティの良好な、モールドパッ
ケージ形態でボール・グリッド・アレイ構造の半導体装
置を提供できる。
の反りが小さくコプラナリティの良好な、モールドパッ
ケージ形態でボール・グリッド・アレイ構造の半導体装
置を提供できる。
【図１】本発明の第１の実施例を製造工程順に示す平面
図及び断面図である。
図及び断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】本発明の第３の実施例の断面図である。
【図４】本発明の第４の実施例の断面図である。
【図５】従来の技術によるモールドパッケージ形態ボー
ル・グリッド・アレイ構造半導体装置の一例の断面図で
ある。
ル・グリッド・アレイ構造半導体装置の一例の断面図で
ある。
１ インナーリード ２ リードフレーム ３ チップ ４ バンプ ５ はんだボール ６ はんだバンプ ７ 封止外装用樹脂 ８ ボンディングワイヤ ９ 接着テープ １０ パッド １１ ダイパッド １２ プリント配線基板 １３ 電気配線層 １４ スルーホール
Claims (3)
- 【請求項１】 半導体チップと、 その半導体チップに設けられた接続用電極に導電的に固
着されて、前記半導体チップを機械的に固定すると共に
これに電気的に接続する、長尺薄板状金属製のインナー
リードと、 前記半導体チップ及び前記インナーリードを覆う封止外
装用樹脂と、 前記封止外装用樹脂の前記半導体チップの平面と平行な
面に設けられた、前記インナーリードに電気的に接続す
る外部接続用のはんだバンプとから成り、 前記インナーリードは、長手方向の一端面が、前記封止
外装用樹脂の前記はんだバンプ形成面を面位置として封
止外装用樹脂表面に露出し、 前記はんだバンプが、前記インナーリードの封止外装用
樹脂からの露出部上に直接形成されている構造であるこ
とを特徴とする、モールドパッケージ形態でボール・グ
リッド・アレイ構造の半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記半導体チップと前記インナーリードとが導電的に固
着されているのに替えて、電気絶縁的に固着されてお
り、前記インナーリードと前記半導体チップの接続用電
極とが金属細線で電気的に接続されている構造であるこ
とを特徴とする、モールドパッケージ形態でボール・グ
リッド・アレイ構造の半導体装置。 - 【請求項３】 薄板状金属製のダイパッドと、 前記ダイパッドに固着された半導体チップと、 直尺薄板状の金属板からなり、前記半導体チップに対し
て水平方向に延びるインナーリードと、 前記半導体チップに設けられた接続用電極と前記インナ
ーリードとを電気的に接続する金属細線と、 前記ダイパッド、前記半導体チップ、前記インナーリー
ド及び前記金属細線を覆う封止外装用樹脂と、 前記封止外装用樹脂にその内部のインナーリードに達す
る深さまで開けられた開口中に形成されたはんだパンプ
であって、前記インナーリードに電気的に接合すると共
に前記外装用樹脂表面から突出する構造のはんだバンプ
とからなる、モールドパッケージ形態でボール・グリッ
ド・アレイ構造の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488995A JPH08316361A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488995A JPH08316361A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316361A true JPH08316361A (ja) | 1996-11-29 |
Family
ID=14896613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12488995A Pending JPH08316361A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316361A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448665B1 (en) | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| US6486006B2 (en) | 1997-10-02 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection |
| CN108406149A (zh) * | 2018-01-31 | 2018-08-17 | 常州志得电子有限公司 | 焊接方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563109A (ja) * | 1991-08-29 | 1993-03-12 | New Japan Radio Co Ltd | モールド型ｉｃパツケージ |
| JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
| JPH0774280A (ja) * | 1993-09-01 | 1995-03-17 | Nippon Mektron Ltd | バンプを備えた可撓性回路基板及びその製造法 |
-
1995
- 1995-05-24 JP JP12488995A patent/JPH08316361A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563109A (ja) * | 1991-08-29 | 1993-03-12 | New Japan Radio Co Ltd | モールド型ｉｃパツケージ |
| JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
| JPH0774280A (ja) * | 1993-09-01 | 1995-03-17 | Nippon Mektron Ltd | バンプを備えた可撓性回路基板及びその製造法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486006B2 (en) | 1997-10-02 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection |
| US6448665B1 (en) | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| KR100348098B1 (ko) * | 1997-10-15 | 2002-12-26 | 가부시끼가이샤 도시바 | 반도체패키지및그제조방법 |
| CN108406149A (zh) * | 2018-01-31 | 2018-08-17 | 常州志得电子有限公司 | 焊接方法 |
| CN108406149B (zh) * | 2018-01-31 | 2020-04-24 | 常州志得电子有限公司 | 焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| JP2859194B2 (ja) | プラスチックパッケージ型半導体集積回路及びその製造 方法 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| US4839713A (en) | Package structure for semiconductor device | |
| JP2837355B2 (ja) | 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム | |
| US7002251B2 (en) | Semiconductor device | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JPH0567697A (ja) | 樹脂封止型半導体装置 | |
| JPH08316361A (ja) | 半導体装置 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JPH10335366A (ja) | 半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPS6236299Y2 (ja) | ||
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980303 |