KR101008534B1 - 전력용 반도체모듈패키지 및 그 제조방법 - Google Patents

전력용 반도체모듈패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101008534B1
KR101008534B1 KR1020030071429A KR20030071429A KR101008534B1 KR 101008534 B1 KR101008534 B1 KR 101008534B1 KR 1020030071429 A KR1020030071429 A KR 1020030071429A KR 20030071429 A KR20030071429 A KR 20030071429A KR 101008534 B1 KR101008534 B1 KR 101008534B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
lead frame
substrate
module package
material film
Prior art date
Application number
KR1020030071429A
Other languages
English (en)
Other versions
KR20040075683A (ko
Inventor
이광복
이근혁
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Publication of KR20040075683A publication Critical patent/KR20040075683A/ko
Application granted granted Critical
Publication of KR101008534B1 publication Critical patent/KR101008534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 전력용 반도체모듈패키지는, DBC기판과, 이 DBC기판과 결합되는 리드프레임과, DBC기판과 리드프레임을 정렬시키고 고정시키기 위하여 DBC기판과 리드프레임에 연결되는 더미리드와, 그리고 DBC기판의 일부와 리드프레임의 외부리드를 제외한 나머지 부분을 덮은 봉합수지를 포함한다.

Description

전력용 반도체모듈패키지 및 그 제조방법{Power semiconductor mudule package and method for fabricating the same}
도 1은 종래의 전력용 반도체모듈패키지의 일 예를 나타내 보인 단면도이다.
도 2는 DBC기판을 사용한 종래의 전력용 반도체패키지의 다른 예를 나타내 보인 단면도이다.
도 3은 도 2의 전력용 반도체패키지에서 봉합제를 제거한 형상을 나타내 보인 평면도이다.
도 4 및 도 5는 도 2 및 도 3의 전력용 반도체패키지를 제조하는 과정을 설명하기 위하여 나타내 보인 도면들이다.
도 6은 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 봉합수지를 제거한 형상을 나타내 보인 도면이다.
도 7은 도 6의 전력용 반도체모듈패키지를 A 방향에서 바라본 측면도이다.
도 8은 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 트림공정이 이루어지기 전의 형상을 나타내 보인 도면이다.
도 9는 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 트림공정이 이루어진 후의 형상을 나타내 보인 도면이다.
도 10a는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지를 나타내 보인 단면도이다.
도 10b는 도 10a의 하이브리드집적회로를 확대하여 나타내 보인 도면이다.
도 11은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제1 적용예를 나타내 보인 도면이다.
도 12는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제2 적용예를 나타내 보인 도면이다.
도 13은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제3 적용예를 나타내 보인 도면이다.
도 14는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제조방법을 단계별로 나타내 보인 플로우차트이다.
도 15a 내지 도 15c는 도 14의 일부 단계들을 구체적으로 설명하기 위하여 나타내 보인 평면도들이다.
도 16a 및 도 16b는 도 15a 및 도 15b의 단면구조를 각각 나타내 보인 단면도들이다.
도 17은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지를 히트싱크에 부착시키는 과정에서 DBC기판의 하부구리막의 두께에 따른 거리와 워페이지 사이의 관계를 따라 나타내 보인 그래프이다.
본 발명은 전력용 반도체모듈패키지 및 그 제조방법에 관한 것으로서, 특히 DBC(Direct Bonded Copper)기판을 사용한 전력용 반도체모듈패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체패키지는 하나 혹은 다수의 반도체칩을 리드프레임내에 있는 칩패드(chip pad) 위에 탑재한 후, 봉합수지(EMC: Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄회로기판(PCB; Printed Circuit Board)에 실장하여 사용한다. 그러나 최근들어 전자기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업기기 및 가전제품에 적용되는 전력소자 역시 저비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. 이와 동시에 전력용소자는 저발열과 고신뢰를 달성하여야 하기 때문에 하나의 반도체패키지에 다수개의 반도체칩을 탑재하는 전력용 모듈패키지가 일반화 되고 있다.
도 1은 종래의 전력용 반도체모듈패키지를 나타내 보인 단면도이다. 이 전력용 반도체모듈패키지는 미합중국 특허번호 제5,703,399호에서 개시하고 있는 전력용 반도체모듈패키지이다.
도 1에 도시된 바와 같이, 상기 전력용 반도체모듈패키지는, 전력용회로(9)와 제어회로(8)를 구성하는 복수개의 반도체칩을 리드프레임(3) 위에 탑재하는 구조를 갖는다. 도면에서 참조부호 “1”은 히트싱크(heat sink)를 나타내고, “2”는 열전도성이 우수한 봉합수지를 나타내며, 그리고 “4a”는 전력용 회로칩을 나타낸다. 또한 참조부호 “5a”는 제어회로칩을, “5b”는 저항성분을, “6a”는 알루미늄와이어를, “6b”는 골드와이어를, 그리고 “7”은 절연성 봉합수지를 각각 나타낸다.
이와 같은 구조의 전력용 반도체모듈패키지는, 리드프레임(3) 하부에 열전도성이 우수한 봉합수지(2)를 사용하고, 구리(copper)를 재질로 하여 만든 히트싱크(1)를 리드프레임(3) 아래에 약간 이격시킴으로써, 전력용 회로칩(4a)에서 발생되는 열을 외부로 효과적으로 방출시킬 수 있다는 이점을 제공한다. 그러나 상기 전력용 반도체모듈패키지는 다음과 같은 문제점을 발생시킨다. 첫번째로, 리드프레임(3)의 배면(backside)과 구리로 된 히트싱크(1) 사이에는, 절연특성을 유지하기 위하여 여전히 봉합수지로 채워지기 때문에 전력용 회로칩(4a)에서 발생하는 열을 전력용 반도체모듈패키지 외부로 완전히 방출하는데 한계가 있다. 두번째로 한 개의 전력용 반도체모듈패키지에 특성이 다른 두 개의 봉합수지를 사용하기 때문에 전력용 반도체모듈패키지의 제조공정이 복잡하게 되며, 전력용 반도체모듈패키지의 제조공정을 자동화하기 어렵다. 그리고 세번째로 구리로 된 히트싱크(1)를 사용하고, 제조공정이 복잡하기 때문에 제조원가가 증가하게 된다.
이와 같은 문제점을 극복하기 위하여, 열전도도가 리드프레임에 비하여 상대적으로 뛰어난 DBC기판을 사용하여 전력용 반도체모듈패키지를 제조하는 방법들이 제안된 바 있다. DBC기판은 절연성의 세라믹층 양 표면 위에 각각 구리층이 부착된 구조를 갖는 기판으로서, 이 DBC기판의 열방출특성이 상대적으로 뛰어난 것은 잘 알려져 있는 사실이다. 그러나 이 DBC기판은 그 제조단가가 비싸다는 단점을 갖는다. 따라서 최근에는 DBC기판의 열방출특성과 리드프레임의 낮은 제조비용을 모두 살리기 위하여 DBC기판과 리드프레임이 결합된 모듈패키지가 제안되고 있다.
도 2 및 도 3은 종래의 전력용 반도체모듈패키지의 다른 예로서 DBC기판을 사용한 전력용 반도체모듈패키지를 나타내 보인 도면들이다. 이 전력용 반도체모듈패키지는 미합중국 특허번호 제6,404,065호에서 개시하고 있는 전력용 반도체모듈패키지이다.
먼저 도 2에 도시된 바와 같이, 상기 전력용 반도체패키지(24)는 전력용 반도체다이(26)가 DBC기판(34/32/30; 28)에 부착된 구조를 갖는다. 소자리드(38) 또한 솔더(40)에 의해 DBC기판(28)에 부착된다. 소자리드(38)의 일부와 DBC기판(28)의 하부구리막(34)을 제외한 나머지는 봉합제(36)에 의해 둘러싸인다.
다음에 상기 전력용 반도체패키지(24)에서 봉합제를 제거한 형상을 나타낸 도 3에 도시된 바와 같이, 세개의 리드들(37, 38, 39)이 DBC기판(28)에 집적된다. 이 세개의 리드들(37, 38, 39)은, DBC기판(28)의 상부구리막(30)을 패터닝하여 형성한 리드연결패드들(47, 48, 49)에 각각 부착된다. 리드(37)는 와이어(42)에 의해 IGBT와 같은 3단자소자(44)의 일 단자(43), 예컨대 게이트단자에 연결된다. 리드(39)도 와이어(45)를 통해 3단자소자(33)의 다른 단자(46), 예컨대 에미터단자에 연결된다. 그리고 리드(38)는 상부구리막(30)에 부착되는데, 상부구리막(30)은 3단자소자(33)의 또 다른 단자, 예컨대 컬렉터단자와 전기적으로 연결되므로, 리드(38) 또한 컬렉터단자와 전기적으로 연결된다.
도 4 및 도 5는 도 2 및 도 3의 전력용 반도체패키지를 제조하는 과정을 설명하기 위하여 나타내 보인 도면들이다.
도 4 및 도 5에 도시된 바와 같이, 먼저 DBC기판(510)을 어셈블리보트(512) 내의 소정위치에 위치시킨다((a), (b)). 다음에 솔더프리폼(508)을 DBC기판(510) 상부에 위치시킨다((C)). 다음에 그 위에 구리리드프레임(506) 및 칩정렬툴(504)을 순차적으로 적절하게 정렬시킨다. 다음에 전력용칩(502)을 칩정렬툴(504)내에 위치시킨 후에 열을 가하여 솔더를 녹임으로써 접착공정을 완료시킨다.
도 2 내지 도 5를 참조하여 설명한 바와 같이, 상기 전력용 반도체패키지(24)는, 열전도성이 상대적으로 높은 DBC기판(28)과 저렴한 리드프레임(506)을 함께 사용하므로 향상된 열방출능력을 보이는 동시에 제조비용을 낮출 수 있다는 이점들을 제공한다. 그러나 복수개의 전력용칩들을 집적하기가 어려우며, 특히 제어용칩이 함께 실장되는 모듈구조를 만들기가 어렵다는 구조상의 문제점이 있다. 이는 칩부착을 위해 사용되는 솔더가 단일 전력용칩을 부착시키는데는 적합하지만, 복수개의 전력용칩들을 모듈화하기에는 부적합하기 때문이다. 이 외에도, 리드프레임(506)과 DBC기판(28)의 부착과정 및 칩 부착과정을 수동으로 진행함에 따라 제조비용을 감소시키는데 한계가 있다는 문제점이 여전히 존재한다.
본 발명이 이루고자 하는 기술적 과제는, 리드프레임과 DBC기판이 결합된 구조를 가지면서 자동공정에 적합하고 복수개의 전력용칩들이 집적될 수 있는 전력용 반도체모듈패키지를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 전력용 반도체모듈패키지를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지는, DBC기판; 상기 DBC기판과 결합되는 리드프레임; 상기 DBC기판과 상기 리드프레임을 정렬시키고 고정시키기 위하여 상기 DBC기판과 상기 리드프레임에 연결되는 더미리드; 및 상기 DBC기판의 일부와 상기 리드프레임의 외부리드를 제외한 나머지 부분을 덮는 봉합수지를 포함하는 것을 특징으로 한다.
상기 봉합수지내의 상기 DBC기판 표면위에 배치된 전력용 반도체칩과, 상기 전력용 반도체칩 및 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것이 바람직하다.
상기 봉합수지내의 상기 리드프레임 표면위에 배치된 제어용 반도체칩과, 상기 제어용 반도체칩 및 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것이 바람직하다.
상기 DBC기판은, 중앙에 배치된 세라믹층과, 상기 세라믹층의 양 표면위에 배치된 상부구리층 및 하부구리층을 포함하는 것이 바람직하다.
상기 더미리드는 실리콘러버 또는 에폭시에 의해 상기 DBC기판 및 리드프레임에 부착되는 것이 바람직하다.
상기 더미리드는, 레이저 또는 스팟을 이용한 웰딩에 의해 상기 DBC기판 및 리드프레임에 부착되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지는, 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부도전성물질막으로 이루어지는 기판; 상기 기판의 상부도전성물질막위에 부착되는 전력용 반도체칩; 상기 상부도전성물질막위에서 상기 전력용 반도체칩과는 일정 간격 이격되도록 부착되는 리드프레임; 상기 리드프레임위에 부착되는 하이브리드집적회로; 및 상기 기판의 일부, 상기 전력용 반도체칩, 상기 리드프레임의 일부 및 상기 하이브리드집적회로을 감싸며, 상기 기판의 일부 표면과 상기 리드프레임의 외부연결단자만을 노출시키는 봉합수지를 포함하는 것을 특징으로 한다.
상기 전력용 반도체칩과 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것이 바람직하다. 이 경우 상기 와이어는 150-500㎛의 직경을 갖는 알루미늄와이어인 것이 바람직하다.
상기 하이브리드집적회로는, 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부금속막으로 이루어지는 하이브리드기판; 상기 상부금속막위에 배치되는 제어용 반도체칩; 및 상기 제어용 반도체칩과 상기 상부금속막을 전기적으로 연결시키는 와이어를 포함하는 것이 바람직하다.
상기 하이브리드기판은, 상기 절연성물질막의 하부 표면에 부착된 하부금속막을 더 포함하는 것이 바람직하다.
상기 기판의 상부도전성물질막과, 상기 리드프레임, 전력용 반도체칩 및 하이브리드집적회로 사이에는 크림솔더 성분의 접착제 또는 실리콘러버가 개재되는 것이 바람직하다. 이 경우 상기 크림솔더 성분의 접착제는, Pb/Sn, Sn/Ag, Pb/Sn/Ag 및 Sn/Ag/Cu 중에서 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 절연성물질막은, 산화알루미늄(Al2O3)막, 질화알루미늄(AlN)막, 실리콘산화물(SiO2)막 및 베릴늄산화물(BeO)막 중에서 적어도 어느 하나가 포함되는 세라믹막인 것이 바람직하다.
상기 상부도전성물질막은 상부구리막인 것이 바람직하다.
상기 절연성물질막의 두께는 0.25-1㎜이고, 상부도전성물질막의 두께는 0.1-0.5㎜인 것이 바람직하다.
상기 기판은 절연성물질막의 하부 표면에 부착된 하부도전성물질막을 더 포함하는 것이 바람직하다.
이 경우 상기 하부도전성물질막은 0.2-0.3㎜ 두께의 하부구리막인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 전력용 반도체모듈패키지는, 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부도전성물질막으로 이루어지는 기판을 마련하는 단계; 상기 기판상에 패터닝된 솔더패드를 형성하는 단계; 상기 솔더패드상에 전력용 반도체칩 및 리드프레임을 부착시키는 단계; 상기 리드프레임상에 접착제를 디스펜싱하는 단계; 상기 접착제를 이용하여 상기 리드프레임상에 하이브리드집적회로를 부착시키는 단계; 상기 전력용 반도체칩과 리드프레임, 상기 하이브리드집적회로와 리드프레임 사이의 전기적 연결을 위한 와이어공정을 수행하는 단계; 및 몰딩공정을 수행하여 상기 기판의 하부도전성물질막의 표면과 상기 리드프레임의 외부연결단자가 노출되도록 봉합수지로 상기 기판의 일부, 상기 전력용 반도체칩, 상기 리드프레임의 일부, 상기 하이브리드집적회로 및 상기 와이어를 감싸는 단계를 포함하는 것을 특징으로 한다.
상기 솔더패드는 크림솔더를 상기 기판의 상부도전성물질막위에 스크린프린팅하여 형성하는 것이 바람직하다.
상기 하이브리드집적회로를 상기 리드프레임상에 부착시키기 위해 사용되는 접착제로는 크림솔더 또는 실리콘러버를 사용하는 것이 바람직하다.
상기 하이브리드집적회로는, 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부금속막으로 이루어지는 하이브리드기판; 상기 상부금속막위에 배치되는 제어용 반도체칩; 및 상기 제어용 반도체칩과 상기 상부금속막을 전기적으로 연결시키는 와이어를 포함하는 것이 바람직하다.
상기 하이브리드기판은, 상기 절연성물질막의 하부 표면에 부착된 하부금속막을 더 포함하는 것이 바람직하다.
본 실시예에 있어서, 상기 하이브리드집적회로를 부착한 후에 리플로우공정을 수행하는 단계; 상기 리플로우에 의해 불필요하게 남아있는 플럭스잔사를 제거하는 단계; 및 상기 몰딩공정을 수행한 후에 트림 및 포밍공정을 수행하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예들은 여러가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되어지는 것으로 해석되서는 안된다.
도 6은 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 봉합수지를 제거한 형상을 나타내 보인 도면이다. 그리고 도 7은 도 6의 전력용 반도체모듈패키지를 A 방향에서 바라본 측면도이다.
도 6 및 도 7을 참조하면, 본 발명에 따른 전력용 반도체모듈패키지(200)는, DBC기판(250)과 리드프레임(210)이 결합된 구조를 갖는다. DBC기판(250)은, 중앙에 배치된 절연성 물질막, 예컨대 세라믹막(251)과, 이 세라믹막(251) 양쪽 표면위에 각각 부착된 도전성 물질막들, 예컨대 상부구리막(252) 및 하부구리막(253)을 포함한다. 리드프레임(210)은, DBC기판(250)과는 단차를 가지며, 일부 구부러진 연결부(211)에 의해 상호연결된다.
DBC기판(250)과 리드프레임(210)은 결합용 더미리드(dummy lead for connection)(270)에 의해 상호 정렬된다. 즉 결합용 더미리드(270)는 DBC기판(250)의 상부구리막(252) 표면과 리드프레임(210) 표면을 상호 연결하면서 정렬시킨다. 이와 같은 결합용 더미리드(270)에 의한 정렬을 통하여 칩부착공정을 자동설비내에서 수행할 수 있다.
결합용 더미리드(270)의 부착은 실리콘러버(Si-rubber)나 에폭시와 같은 부착수단을 이용할 수도 있고, 경우에 따라서는 레이저 또는 스팟(spot)을 이용한 웰딩(welding)을 사용할 수도 있다. 결합용 더미리드(270)의 부착은 별도의 자동접착장비를 이용하여 수행한다. 부착수단을 사용할 경우 부착수단의 경화를 위한 열공정이 수반되며, 웰딩을 사용할 경우 열공정은 생략된다. DBC기판(250)과 리드프레임(210)을 연결시키는 연결부(211) 형성은 칩부착공정이 끝난 다음에 수행되는데, 이 연결부(211)가 형성된 이후에는 이 연결부(211)에 이해서도 DBC기판(250)과 리드프레임(210)이 상호 고정된다.
전력용 반도체칩(221)은 DBC기판(250)의 상부구리막(252)위에 부착된다. 제어용 반도체칩(230)은 리드프레임(210)위에 부착된다. 전력용 반도체칩(221)과 제어용 반도체칩(230)의 배치는 다양하게 이루어질 수 있지만, 어느 경우에도 상대적으로 많은 열을 발생시키는 전력용 반도체칩(221)을 DBC기판(250)위에 배치시키는 것이 바람직하다. 전력용 반도체칩(221)과 리드프레임(210)은 와이어(222)에 의해 상호 전기적으로 연결된다. 마찬가지로 제어용 반도체칩(230)과 리드프레임(210)도 와이어(231)에 의해 상호 전기적으로 연결된다.
도 8은 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 트림공정이 이루어지기 전의 형상을 나타내 보인 도면이다. 도 9는 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에서 트림공정이 이루어진 후의 형상을 나타내 보인 도면이다.
먼저 도 8에 도시된 바와 같이, 트림공정이 이루어지기 전의 본 발명에 따른 전력용 반도체모듈패키지는, 리드프레임(210)의 일부, 예컨대 리드부분과 DBC기판의 하부구리막(253)을 제외한 나머지부분이 봉합수지에 의해 완전히 덮여있는 구조를 갖는다. 이 상태에서 트림공정 및 포밍공정을 수행하고 나면, 도 9에 도시된 바와 같은 최종 전력용 반도체모듈패키지가 만들어진다. 이 최종 전력용 반도체모듈패키지도, DBC기판의 하부구리막(253)과 리드프레임(210)의 외부리드(212)을 제외한 나머지부분이 봉합수지(400)에 의해 덮여있는 구조를 가지며, 외부리드(212)의 경우 하부구리막(253)이 노출된 표면의 반대방향을 향하여 구부러진 형상을 갖는다.
도 10a는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지를 나타내 보인 단면도이다. 그리고 도 10b는 도 10a의 하이브리드집적회로를 확대하여 나타내 보인 도면이다.
도 10a 및 도 10b를 참조하면, 본 실시예에 따른 전력용 반도체모듈패키지는, DBC기판(610) 및 리드프레임(630)을 포함하여 구성된다. DBC기판(610)은, 중앙에 배치된 절연성 물질막, 예컨대 세라믹막(611)과, 이 세라믹막(611) 양쪽 표면위에 각각 부착된 도전성 물질막들, 예컨대 하부구리막(612) 및 상부구리막(613)을 포함한다. 상기 세라믹막(611)은 산화알루미늄(Al2O3)막, 질화알루미늄(AlN)막, 실리콘산화물(SiO2)막 및 베릴늄산화물(BeO)막 중에서 적어도 어느 하나가 포함될 수 있다. 전력용 반도체모듈패키지가 대략 600-1800V와 5-100A의 정격을 가지고 사용하는 전력용 반도체칩의 개수가 대략 2-30개인 경우, 세라믹막(611)은 대략 0.25-1㎜의 두께를 갖는 것이 바람직하다. 그리고 하부구리막(612)은 대략 0.2-0.3㎜의 두께를 가지며, 상부구리막(613)은 대략 0.1-0.5㎜의 두께를 갖는 것이 바람직하다. 그러나 이와 같은 두께는 전력용 반도체모듈패키지의 정격과 사용되는 전력용 반도체칩의 개수 등에 따라 달라질 수 있다. 리드프레임(630)은 DBC기판(610)의 상부구리막(613) 표면위에 부착된다.
DBC기판(610)의 상부구리막(613) 표면위에는 전력용 반도체칩들(621, 622, 623)도 부착된다. 도면에 나타내지는 않았지만, DBC기판(610)의 상부구리막(613) 상부표면위에는 크림솔더가 스크린프린팅되어 만들어진 솔더패드들이 배치되며, 전력용 반도체칩들(621, 622, 623)은 이 솔더패드에 의해 상부구리막(613)에 부착된다. 크림솔더는 Pb/Sn, Sn/Ag, Pb/Sn/Ag 및 Sn/Ag/Cu 중에서 적어도 어느 하나를 포함할 수 있다. 전력용 반도체칩들(621, 622, 623)과 리드프레임(630)은 와이어(640)에 의해 전기적으로 연결된다. 전력용 반도체칩들(621, 622, 623) 사이의 연결도 또한 와이어에 의해 이루어진다. 이 와이어(640)는 대략 150-500㎛의 직경을 갖는 알루미늄와이어이다.
리드프레임(630)의 일부표면위에는 하이브리드집적회로(Hybride Integrated Circuits)(650)가 부착된다. 이 하이브리드집적회로(650)는, 하이브리드기판(651)과 그 위의 제어용 반도체칩들(652, 653)을 포함하여 구성된다. 하이브리드기판(651)은, 중앙에 배치된 절연성 물질막, 예컨대 세라믹막(651a)과, 이 세라믹막(651a) 양쪽 표면위에 각각 부착된 하부금속막(651b) 및 상부금속막(651c)을 포함한다. 제어용 반도체칩들(652, 653)은 접착제(656)에 의해 하이브리드기판(651)의 상부금속막(651c) 표면위에 부착된다. 접착제(656)는 크림솔더 또는 실리콘러버(silicone rubber)이다. 크림솔더는 Pb/Sn, Sn/Ag, Pb/Sn/Ag 및 Sn/Ag/Cu 중에서 적어도 어느 하나를 포함할 수 있다.
제어용 반도체칩(652)은 와이어(654)를 통해 하이브리드기판(651)의 상부금속막(651c)에 전기적으로 연결된다. 제어용 반도체칩(652)은 와이어(640)를 통해 전력용 반도체칩(623)과 전기적으로 연결된다. 전력용 반도체칩(652)와 와이어(654)는 에폭시와 같은 코팅재(655)로 코팅된다. DBC기판(610)의 세라믹막(611)과 상부구리막(613), 리드프레임(630)의 일부,전력용 반도체칩들(621, 622, 623), 하이브리드집적회로(650) 및 와이어들(640, 654)은 봉합수지(660)에 의해 덮인다. 단지 리드프레임(630)의 일부, 즉 외부신호리드와 DBC기판(610)의 하부금속막(612) 표면만이 외부로 노출된다.
도 11은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제1 적용예를 나타내 보인 도면이다.
도 11에 도시된 바와 같이, 본 발명에 따른 전력용 반도체모듈패키지는 플라즈마디스플레이패널(Plasma Display Panel; 이하 PDP)에서 사용될 수 있다. 이 전력용 반도체모듈패키지는 하부의 전력부(P1)와 상부의 제어부(C1)로 영역을 나눌 수 있다. 그리고 복수개의 외부신호리드들이 좌우로 배치된다. 하부의 전력부(P1)에서, 전력용 반도체칩(621)은 DBC기판(610) 위에 배치된다. DBC기판(610)은 리드프레임(630)과도 연결되는데, 이 리드프레임(630)과 전력용 반도체칩(621)은 와이어(640)에 의해 상호 연결된다. 상부의 제어부(C1)에서, 하이브리드기판(651)은 리드프레임(630)위에 부착되며, 제어용 반도체칩(652)은 하이브리드기판(651)상에 부착된다.
도 12는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제2 적용예를 나타내 보인 도면이다.
도 12에 도시된 바와 같이, 본 발명에 따른 전력용 반도체모듈패키지는 SRM(Switched Reluctance Motor)에 적용될 수 있다. 이 전력용 반도체모듈패키지는 하부의 전력부(P2)와 상부의 제어부(C2)로 영역을 나눌 수 있다. 그리고 복수개의 외부신호리드들이 상하로 배치된다. 하부의 전력부(P2)에서, 전력용 반도체칩(621)은 DBC기판(610) 위에 배치된다. DBC기판(610)은 리드프레임(630)과도 연결되는데, 이 리드프레임(630)과 전력용 반도체칩(621)은 와이어(640)에 의해 상호 연결된다. 상부의 제어부(C2)에서, 하이브리드기판(651)은 리드프레임(630)위에 부착되며, 제어용 반도체칩(652)은 하이브리드기판(651)상에 부착된다.
도 13은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제3 적용예를 나타내 보인 도면이다.
도 13을 참조하면, 본 발명에 따른 전력용 반도체모듈패키지는 컴팩트파워모듈(CPM; Compact Power Module)에 적용될 수 있다. 이 전력용 반도체모듈패키지는 전력부만 존재하고 제어부는 포함하지 않는다. 복수개의 외부신호리드들은 상하로 배치된다. 전력용 반도체칩(621)은 DBC기판(610) 위에 배치된다. DBC기판(610)은 리드프레임(630)과도 연결되는데, 이 리드프레임(630)과 전력용 반도체칩(621)은 와이어(640)에 의해 상호 연결된다.
도 14는 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지의 제조방법을 단계별로 나타내 보인 플로우차트이다. 그리고 도 15a 내지 도 15c는 도 14의 일부 단계들을 구체적으로 설명하기 위하여 나타내 보인 평면도들이며, 도 16a 및 도 16b는 도 15a 및 도 15b의 단면구조를 각각 나타내 보인 단면도들이다.
도 14를 참조하면, 먼저 도 15a에 도시된 바와 같이, DBC기판을 지지하는 지지기판(800)을 준비한다. 이 지지기판(800)은, 도 15a의 선 A-A’를 따라 절단하여 나타내 보인 도 16a에 나타낸 바와 같이, 상하로 지지기판(800)을 완전히 관통하는 개구부(810)를 갖는다. 이 개구부(810)은 복수개가 존재하며, 각각은 상하좌우로 일정간격 이격된다. 다음에 도 15b 및 도 16b에 도시된 바와 같이, DBC기판(610)을 지지기판(800)위에 위치시키고, 스크린프린팅공정을 수행하여 DBC기판(610) 표면상에 솔더패드를 형성한다(단계 701). 이 솔더패드는 대략 50-200㎛의 두께를 갖도록 형성한다. 하나의 DBC기판(610) 위에 적어도 하나의 전력용 반도체칩과 리드프레임이 부착되며, 따라서 솔더패드는 복수개가 형성된다. 다음에 도 15c에 도시된 바와 같이, 솔더패드상에 다이, 즉 전력용 반도체칩을 부착시키고, 이어서 리드프레임(630)의 일단을 부착시킨다(단계 702).
다음에 리드프레임(630)위에 접착제, 예컨대 크림솔더 또는 실리콘러버를 디스펜싱(dispensing)시킨다(단계 703). 그리고 이 접착제를 이용하여 하이브리드집적회로(650)를 부착시킨다(단계 704). 이어서 리플로우(reflow)공정을 수행한다(단계 705). 그리고 플럭스(flux) 잔사를 제거한다(단계 706). 다음에 와이어본딩공정을 수행하여 전력용 반도체칩, 하이브리드집적회로(650)내의 제어용 반도체칩, 리드프레임(630) 및 DBC기판(610)의 필요한 부분을 서로 전기적으로 연결시킨다(단계 707). 다음에 몰딩공정을 수행하여 DBC기판(610)의 하부면과 리드프레임(630)의 일부, 즉 외부신호리드만이 외부로 노출되도록 한다(단계 708). 끝으로 통상의 트림공정 및 포밍공정을 수행한다(단계 709).
도 17은 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지를 히트싱크에 부착시키는 과정에서 DBC기판의 하부구리막의 두께에 따른 거리와 워페이지 사이의 관계를 따라 나타내 보인 그래프이다.
도 17에 도시된 바와 같이, DBC기판(610)의 하부구리막(612)의 두께가 0.25㎜의 경우(도면에서 “910”으로 나타낸 선 참조), 전력용 반도체모듈패키지를 히트싱크에 부착시키는 경우 양 단부는 워페이지(warpage)가 작아서 거의 히트싱크에 부착되는데 반하여 중심부는 워페이지가 커서 히트싱크에 상당부분 이격되게 된다. 전력용 반도체모듈패키지에 있어서, 열방출이 이루어지는 부분은 주로 중심부인데, 이와 같이 중심부가 히트싱크와 이격되는 경우에는 열방출 효율이 크게 떨어진다는 것은 자명하다. 그러나 DBC기판(610)의 하부구리막(612)의 두께가 0.20㎜의 경우(도면에서 “920”으로 나타낸 선 참조), 전력용 반도체모듈패키지를 히트싱크에 부착시키는 경우 양 단부와 중심부 모두 워페이지가 작으며, 특히 중심부에서는 워페이지가 거의 없어서 히트싱크에 밀착된다. 결과적으로 DBC기판(610)의 두께는 소자의 열전달효율에 큰 영향을 끼친다는 것을 알 수 있다.
이상의 설명에서와 같이, 본 발명의 일 실시예에 따른 전력용 반도체모듈패키지에 의하면, DBC기판과 리드프레임을 정렬시키고 고정시키는 기능의 더미리드를 사용함으로써, DBC기판 및 리드프레임의 결합과 칩부착공정을 포함한 후속공정들을 자동화설비를 통해 수행할 수 있게 되며, 이에 따라 열방출특성을 향상시키는 동시에 대량생산에 용이하고 제조단가 또한 현저하게 감소시킬 수 있다. 본 발명의 다른 실시예에 따른 전력용 반도체모듈패키지 및 그 제조방법에 의하면, DBC기판의 열방출능력과 리드프레임의 저렴한 비용과 같은 이점들을 유지하면서 동시에, 단일의 전력용 반도체칩 이외에도 복수개의 전력용 반도체칩들과 제어용 반도체칩들을 하나의 모듈패키지로 집적시킬 수 있다. 특히 반도체칩들을 실장하기 위한 방법으로서 크림솔더를 스크린프린팅하는 방식을 채택하고 있으며, 또한 봉합수지를 이용하여 접착 및 밀봉공정을 한번에 수행함으로써 공정을 단순화시킬 수 있으며 공정을 자동화시키기에 유리하다.

Claims (24)

  1. DBC(Direct Bonded Copper) 기판;
    상기 DBC기판과 결합되는 리드프레임;
    상기 DBC기판과 상기 리드프레임을 정렬시키고 고정시키기 위하여 상기 DBC기판과 상기 리드프레임에 연결되는 더미리드; 및
    상기 DBC기판의 일부와 상기 리드프레임의 외부리드를 제외한 나머지 부분을 덮는 봉합수지를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  2. 제1항에 있어서,
    상기 봉합수지내의 상기 DBC기판 표면위에 배치된 전력용 반도체칩과, 상기 전력용 반도체칩 및 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  3. 제1항에 있어서,
    상기 봉합수지내의 상기 리드프레임 표면위에 배치된 제어용 반도체칩과, 상기 제어용 반도체칩 및 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  4. 제1항에 있어서,
    상기 DBC기판은, 중앙에 배치된 세라믹층과, 상기 세라믹층의 양 표면위에 배치된 상부구리층 및 하부구리층을 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  5. 제1항에 있어서,
    상기 더미리드는 실리콘러버 또는 에폭시에 의해 상기 DBC기판 및 리드프레임에 부착되는 것을 특징으로 하는 전력용 반도체모듈패키지.
  6. 제1항에 있어서,
    상기 더미리드는, 레이저 또는 스팟을 이용한 웰딩에 의해 상기 DBC기판 및 리드프레임에 부착되는 것을 특징으로 하는 전력용 반도체모듈패키지.
  7. 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부도전성물질막으로 이루어지는 기판;
    상기 기판의 상부도전성물질막위에 부착되는 전력용 반도체칩;
    상기 상부도전성물질막위에서 상기 전력용 반도체칩과는 일정 간격 이격되도록 부착되는 리드프레임;
    상기 리드프레임위에 부착되는 하이브리드집적회로; 및
    상기 기판의 일부, 상기 전력용 반도체칩, 상기 리드프레임의 일부 및 상기 하이브리드집적회로를 감싸며, 상기 기판의 하부표면과 상기 리드프레임의 외부연결단자만을 노출시키는 봉합수지를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  8. 제7항에 있어서,
    상기 전력용 반도체칩과 상기 리드프레임을 전기적으로 연결시키는 와이어를 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  9. 제8항에 있어서,
    상기 와이어는 150-500㎛의 직경을 갖는 알루미늄와이어인 것을 특징으로 하는 전력용 반도체모듈패키지.
  10. 제7항에 있어서, 상기 하이브리드집적회로는,
    중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부금속막으로 이루어지는 하이브리드기판;
    상기 상부금속막위에 배치되는 제어용 반도체칩; 및
    상기 제어용 반도체칩과 상기 상부금속막을 전기적으로 연결시키는 와이어를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  11. 제10항에 있어서,
    상기 하이브리드기판은, 상기 절연성물질막의 하부 표면에 부착된 하부금속막을 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  12. 제7항에 있어서,
    상기 기판의 상부도전성물질막과, 상기 리드프레임, 전력용 반도체칩 및 하이브리드집적회로 사이에는 크림솔더 성분의 접착제 또는 실리콘러버가 개재되는 것을 특징으로 하는 전력용 반도체모듈패키지.
  13. 제12항에 있어서,
    상기 크림솔더 성분의 접착제는, Pb/Sn, Sn/Ag, Pb/Sn/Ag 및 Sn/Ag/Cu 중에서 적어도 어느 하나를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  14. 제7항에 있어서,
    상기 절연성물질막은, 산화알루미늄(Al2O3)막, 질화알루미늄(AlN)막, 실리콘산화물(SiO2)막 및 베릴늄산화물(BeO)막 중에서 적어도 어느 하나가 포함되는 세라믹막인 것을 특징으로 하는 전력용 반도체모듈패키지.
  15. 제7항에 있어서,
    상기 상부도전성물질막은 상부구리막인 것을 특징으로 하는 전력용 반도체모듈패키지.
  16. 제7항에 있어서, 상기 절연성물질막의 두께는 0.25-1㎜이고, 상기 상부도전성물질막의 두께는 0.1-0.5㎜인 것을 특징으로 하는 전력용 반도체모듈패키지.
  17. 제7항에 있어서,
    상기 기판은 절연성물질막의 하부 표면에 부착된 하부도전성물질막을 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지.
  18. 제17항에 있어서,
    상기 하부도전성물질막은 0.2-0.3㎜ 두께의 하부구리막인 것을 특징으로 하는 전력용 반도체모듈패키지.
  19. 중앙에 배치된 절연성물질막과, 상기 절연성물질막의 양쪽 표면에 각각 부착된 상부도전성물질막 및 하부도전성물질막으로 이루어지는 기판을 마련하는 단계;
    상기 기판상에 패터닝된 솔더패드를 형성하는 단계;
    상기 솔더패드상에 전력용 반도체칩 및 리드프레임을 부착시키는 단계;
    상기 리드프레임상에 접착제를 디스펜싱하는 단계;
    상기 접착제를 이용하여 상기 리드프레임상에 하이브리드집적회로를 부착시키는 단계;
    상기 전력용 반도체칩과 리드프레임, 상기 하이브리드집적회로와 리드프레임 사이의 전기적 연결을 위한 와이어공정을 수행하는 단계; 및
    몰딩공정을 수행하여 상기 기판의 하부도전성물질막의 표면과 상기 리드프레임의 외부연결단자가 노출되도록 봉합수지로 상기 기판의 일부, 상기 전력용 반도체칩, 상기 리드프레임의 일부, 상기 하이브리드집적회로 및 상기 와이어를 감싸는 단계를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
  20. 제19항에 있어서,
    상기 솔더패드는 크림솔더를 상기 기판의 상부도전성물질막위에 스크린프린팅하여 형성하는 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
  21. 제19항에 있어서,
    상기 하이브리드집적회로를 상기 리드프레임상에 부착시키기 위해 사용되는 접착제로는 크림솔더 또는 실리콘러버인 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
  22. 제19항에 있어서, 상기 하이브리드집적회로는,
    중앙에 배치된 절연성물질막과, 상기 절연성물질막의 상부 표면에 부착된 상부금속막으로 이루어지는 하이브리드기판;
    상기 상부금속막위에 배치되는 제어용 반도체칩; 및
    상기 제어용 반도체칩과 상기 상부금속막을 전기적으로 연결시키는 와이어를 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
  23. 제22항에 있어서,
    상기 하이브리드기판은, 상기 절연성물질막의 하부 표면에 부착된 하부금속막을 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
  24. 제19항에 있어서,
    상기 하이브리드집적회로를 부착한 후에 리플로우공정을 수행하는 단계;
    상기 리플로우에 의해 불필요하게 남아있는 플럭스잔사를 제거하는 단계; 및
    상기 몰딩공정을 수행한 후에 트림 및 포밍공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체모듈패키지의 제조방법.
KR1020030071429A 2003-02-20 2003-10-14 전력용 반도체모듈패키지 및 그 제조방법 KR101008534B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030010757 2003-02-20
KR20030010757 2003-02-20

Publications (2)

Publication Number Publication Date
KR20040075683A KR20040075683A (ko) 2004-08-30
KR101008534B1 true KR101008534B1 (ko) 2011-01-14

Family

ID=37361929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071429A KR101008534B1 (ko) 2003-02-20 2003-10-14 전력용 반도체모듈패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101008534B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102272112B1 (ko) 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지
KR20220029345A (ko) 2020-09-01 2022-03-08 제엠제코(주) 반도체 패키지
KR20220033089A (ko) 2020-09-08 2022-03-16 제엠제코(주) 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313845B (zh) * 2023-03-15 2023-11-14 深圳市盛元半导体有限公司 一种ipm封装模块的固晶组装治具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034731A (ko) * 1997-10-30 1999-05-15 윤종용 리드 온 칩형 리드 프레임과 그를 이용한 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034731A (ko) * 1997-10-30 1999-05-15 윤종용 리드 온 칩형 리드 프레임과 그를 이용한 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029345A (ko) 2020-09-01 2022-03-08 제엠제코(주) 반도체 패키지
KR20220033089A (ko) 2020-09-08 2022-03-16 제엠제코(주) 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지
KR102272112B1 (ko) 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지
US11521920B2 (en) 2021-01-08 2022-12-06 Jmj Korea Co., Ltd. Plurality of power semiconductor chips between a substrate and leadframe

Also Published As

Publication number Publication date
KR20040075683A (ko) 2004-08-30

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US7061080B2 (en) Power module package having improved heat dissipating capability
US6744126B1 (en) Multichip semiconductor package device
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
JP2001313363A (ja) 樹脂封止型半導体装置
GB2286084A (en) Electronic package with thermally conductive support
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
KR100606295B1 (ko) 회로 모듈
JPH08306723A (ja) 電子回路盤とその製造方法
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR19990069447A (ko) 반도체 패키지와 그 제조방법
TW202141718A (zh) 半導體模組及其製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH11307673A (ja) 半導体装置とその製造方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH0974149A (ja) 小型パッケージ及びその製造方法
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR200304742Y1 (ko) 적층형반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10