KR100379092B1 - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100379092B1
KR100379092B1 KR10-1999-0046607A KR19990046607A KR100379092B1 KR 100379092 B1 KR100379092 B1 KR 100379092B1 KR 19990046607 A KR19990046607 A KR 19990046607A KR 100379092 B1 KR100379092 B1 KR 100379092B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
semiconductor package
semiconductor
inner lead
Prior art date
Application number
KR10-1999-0046607A
Other languages
English (en)
Other versions
KR20010038572A (ko
Inventor
양준영
한임택
이길진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1999-0046607A priority Critical patent/KR100379092B1/ko
Publication of KR20010038572A publication Critical patent/KR20010038572A/ko
Application granted granted Critical
Publication of KR100379092B1 publication Critical patent/KR100379092B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체패키지의 크기를 칩싸이즈화하고, 열방출 성능을 향상시키며, 적층 가능한 반도체패키지를 제공하기 위해, 상면의 중앙에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 내부리드가 접착 수단으로 접착되어 외측으로 연장되어 있고, 상기 내부리드에 연결되어서는 외부리드가 상기 반도체칩의 측면을 따라 하부로 연장되어 있는 리드프레임과; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 연결하는 접속수단과; 상기 반도체칩, 접속수단 및 리드프레임을 봉지하되, 반도체칩의 저면이 외부로 노출되고, 또한 다수의 리드프레임 상면 및 측면이 외부로 노출되도록 하는 봉지재와; 상기 반도체칩의 외부리드의 하단에 융착된 도전성볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지 및 그 제조 방법{semiconductor package and its manufacturing method}
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체패키지의 크기를 칩싸이즈화하고, 열방출 성능을 향상시키며, 테스트가 용이하고 또한 적층 가능한 반도체패키지에 관한 것이다.
일반적으로 반도체패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 성능을 최적화, 극대화시키기 위해 리드프레임 등을 이용해 메인보드로의 신호 인출 단자를 형성하고 봉지재 등을 이용하여 봉지한 것을 말한다. 여기서 상기 리드프레임이란 반도체칩의 입출력패드와 메인보드에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 메인보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말한다.
이러한 종래 리드프레임을 이용한 통상적인 반도체패키지(100')를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
먼저 각종 전기 소자 및 배선이 적층되고 다수의 입출력패드(4')가 그 표면에 형성된 반도체칩(2')과, 상기 반도체칩(2')이 접착제(40')에 의해 부착 고정된칩탑재판(12')과, 상기 칩탑재판(12')을 지지 및 고정시키는 타이바(도시되지 않음)와, 상기 반도체칩(2')의 입출력 단자인 입출력패드(4')로부터 도전성와이어(6')에 의하여 연결되는 다수의 내부리드(16')와, 상기 반도체칩(2'), 도전성와이어(6'), 내부리드(16')를 감싸는 봉지재(30')와, 상기 내부리드(16')로부터 연장되어 봉지재(30')의 외측면에 네방향(또는 두방향)으로 나와 위치되어 외부 연결 단자(핀) 구실을 하는 다수의 외부리드(18')로 구성되어 있다.
이러한 반도체패키지는 입출력패드, 도전성와이어, 내부리드 및 외부리드를 통하여 메인보드와 반도체칩이 상호 전기적인 신호를 교환하게 되며, 메인보드에는 반도체패키지의 외부리드가 솔더플레이팅(solder plating)되어 실장된다.
한편, 최근의 반도체칩은 집적 기술 발달로 인해 보다 많은 소자가 형성됨으로써, 반도체칩의 작동시 다량의 열이 발생하는 추세이나, 상기와 같이 반도체칩이 봉지재로 완전히 감싸여진 구조를 함으로써 반도체칩의 전기적 성능이 크게 저하되는 원인이 되고 있다.
또한 반도체칩의 크기에 비해 반도체패키지의 크기가 상대적으로 큼으로써 메인보드에의 실장밀도를 떨어뜨리고, 따라서 최근의 소형 전자제품에는 상기와 같은 반도체패키지가 적절하지 않은 문제점이 있다.
더불어, 메모리 반도체패키지의 경우에는 동일한 반도체패키지를 적층함으로써 동일한 면적내에서 그 메모리 용량을 증가시킬 필요가 있으나, 상기와 같은 종래의 반도체패키지로는 불가능한 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 칩싸이즈화된 반도체패키지의 제공에 있다.
본 발명의 다른 목적은 열방출 성능을 향상시킬 수 있는 반도체패키지의 제공에 있다.
본 발명의 또다른 목적은 메모리 반도체패키지에 적합하게 적층 가능한 반도체패키지를 제공하는데 있다.
본 발명의 또다른 목적은 제조 완료시 전기적 테스트가 용이한 반도체패키지를 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 내지 도2e는 본 발명의 제1실시예에 의한 반도체패키지의 단면도, 평면도, 저면도 및 봉지재가 충진되기 전의 평면도이다.
도3은 본 발명의 제1실시예에 의한 반도체패키지가 적층된 상태를 도시한 단면도이다.
도4a 및 도4b는 본 발명의 제2실시예에 의한 반도체패키지의 단면도 및 적층된 상태를 도시한 단면도이다.
도5a 및 도5b는 본 발명의 제3실시예에 의한 반도체패키지의 단면도이다.
도6a 및 도6b는 본 발명의 제4실시예에 의한 반도체패키지의 단면도이다.
도7a 내지 도7d는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
201,202,203,204; 본 발명에 의한 반도체패키지
2; 반도체칩 4; 입출력패드
6; 접착수단 8; 내부리드
12; 외부리드 14; 접속수단
16; 봉지재 18; 도전성볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 내부리드가 접착 수단으로 접착되어 외측으로 연장되어 있고, 상기 내부리드에 연결되어서는 외부리드가 상기 반도체칩의 측면을 따라 하부로 연장되어 있는 리드프레임과; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 연결하는 접속수단과; 상기 반도체칩, 접속수단 및 리드프레임을 봉지하되, 반도체칩의 저면, 내부리드의 상면 및 외부리드의 저면이 외부로 노출되도록 하는 봉지재를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 내부리드는 반도체패키지의 외측 방향을 향하여 외부리드보다 일정길이 더 돌출되어 형성될 수 있다.
상기 내부리드는 반도체칩의 입출력패드에 직접 접속될 수도 있다.
상기 외부리드의 저면은 반도체칩의 저면과 동일면이 되도록 함이 바람직하다.
상기 반도체칩의 측면에 위치하는 외부리드는 반도체칩의 바깥 방향으로 적어도 2개 이상이 어레이(array)되어 형성될 수 있다.
상기 외부리드의 저면에는 도전성볼이 더 융착될 수 있다.
상기 반도체패키지는 도전성 단자를 다른 반도체패키지의 내부리드 상면에 융착되어, 적어도 두개 이상의 반도체패키지가 상,하로 적층되어 이루어질 수도 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 수평 방향으로 형성된 다수의 내부리드와, 상기 각각의 내부리드에 연장되어 하부로 절곡된 외부리드를 포함하여 이루어진 리드프레임을 제공하는 단계와; 상기 내부리드의 저면에 접착 수단을 이용하여 상면에 다수의 입출력패드가 형성된 반도체칩을 접착하는 단계와; 상기 반도체칩의 입출력패드와 내부리드를 소정의 접속수단으로 접속하는 단계와; 상기 반도체칩, 접속수단 내부리드 및 외부리드를 봉지재로 봉지하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기 리드프레임 제공단계는 외부리드가 반도체칩의 저면으로 노출 또는 돌출되도록 한 것을 이용함이 바람직하다.
상기 리드프레임 제공단계는 내부리드가 반도체패키지의 측면 방향으로 외부리드보다 일정길이 더 돌출되어 연장된 것을 이용할 수도 있다. 여기서, 상기 봉지단계후에는 외부리드보다 일정길이 더 돌출되어 연장된 상기 내부리드를 절단하는단계를 더 포함한다.
상기 봉지 단계는 내부리드의 상면 및 외부리드의 저면이 봉지재 외측으로 노출되도록 봉지함이 바람직하다.
상기 봉지 단계후에는 외부리드의 저면에 도전성볼을 융착할 수도 있다.
상기 반도체패키지는 도전성 단자를 다른 반도체패키지의 내부리드 상면에 융착하어, 적어도 두개 이상의 반도체패키지가 상,하로 적층되도록 할 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 반도체칩과 반도체패키지의 크기가 유사하여 칩싸이즈화된 반도체패키지를 얻을 수 있게 된다.
또한, 반도체칩의 저면과 리드프레임의 상면 및 측면이 봉지재 외부로 노출됨으로써 반도체칩으로부터의 열방출 성능을 향상시킬 수 있게 된다.
더불어, 다수의 반도체패키지를 적층하기에 용이한 구조를 제공함으로써 메모리 반도체패키지에 있어서 동일한 실장면적에 보다 많은 메모리 용량을 확보할 수 있게 된다.
또한, 반도체패키지에서 내부리드의 상면이 외부로 노출되어 있음으로써, 제조가 완료된 반도체패키지를 소정의 트레이(tray)에 수납한 상태에서 그대로 전기적인 테스트를 실시할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명의 제1실시예에 의한 반도체패키지(201)를 도시한단면도, 평면도 및 저면이고, 도2e는 봉지재가 충진되지 않은 상태의 평면도이다. 도3은 본 발명의 반도체패키지(201)가 적층된 상태를 도시한 단면도이다.
상면의 중앙에 다수의 입출력패드(4)가 형성된 반도체칩(2)이 구비되어 있다. 이러한 반도체칩을 센터패드(center pad) 반도체칩이라고도 한다.
상기 반도체칩(2)의 상면에는 다수의 내부리드(8)가 접착수단(6)으로 접착된채 반도체칩(2)의 외측을 향하여 연장되어 있고, 상기 내부리드(8)에 연결되어서는 외부리드(12)가 상기 반도체칩(2)의 측면을 따라 하부로 연장되어 있다. 이러한 내부리드와 외부리드를 통합하여 리드프레임(lead frame)이라고도 한다.
비록 도면에서는 듀얼형(dual type, 두방향으로 리드가 방사된 형상의 리드프레임)의 리드프레임을 예로 하였으나, 쿼드형(Quad type, 네방향으로 리드가 방사된 형상의 리드프레임) 리드프레임도 가능하며, 이는 당업자의 선택사항에 불과하다.
상기 리드프레임은 통상 구리(Cu) 또는 구리 합금(Cu alloy)판을 기계적 스탬핑(stamping)이나 화학적 에칭(etching)에 의하여 소정의 형상으로 제조한다. 이때, 상기 내부리드(8)는 할프에칭(half etching, 일정 두께까지만 에칭하여 제거함) 방법에 의해 상기 내부리드(8)와 외부리드(12)가 대략 "ㄱ"자형이 되도록 할 수 있다. 즉, 최초에 내부리드(8)와 외부리드(12)의 두께는 동일하였으나, 상기 내부리드(8)에 할프에칭을 더 실시함으로써 그 두께를 외부리드(12)의 대략 절반으로 감소시킨 것이다. 이때에는 도2a에 도시된 바와 같이 내부리드(8)가 외부리드(12)보다 반도체패키지(201)의 측면으로 약간 더 돌출되어 형성되며, 이는 싱귤레이션공정에 의해 나머지 내부리드(8)가 컷팅되어 형성되기 때문이다.
또한, 상기 외부리드(12)의 저면은 반도체칩(2)의 저면과 동일면을 이루도록 하거나 더 돌출되도록 할 수 있으며, 상기 외부리드(12)의 저면에는 차후 도2b에서와 같이 도전성볼(18)을 더 융착할 수도 있다. 한편, 상기 외부리드(12)의 저면에는 솔더플레이팅(solder plating)을 실시하여 마더보드에 직접 실장가능하게 할 수도 있으며, 이는 당업자의 선택사항에 불과하다.
상기 리드프레임과 반도체칩(2)의 접착수단(6)으로는 양면 접착 테이프가 적절하며, 이밖에도 통상적인 에폭시 접착제를 이용할 수 있으며 이를 제한하는 것은 아니다.
상기 반도체칩(2)의 입출력패드(4)와 내부리드(8)는 골드와이어(gold wire), 알루미늄와이어(Aluminum wire)와 같은 도전성와이어를 이용하여 상호 접속한다. 이때, 상기 내부리드(8) 상면에는 은(Ag) 등을 도금함으로써 상기 도전성와이어와의 본딩력을 강화시킴이 바람직하다.
상기 반도체칩(2), 접속수단(14) 및 리드프레임은 외부 환경으로부터 보호되도록 봉지재(16)로 봉지되어 있다. 여기서 상기 봉지재(16)로는 금형을 필요로 하는 에폭시 몰딩 컴파운드(epoxy molding compound)가 적합하며, 경우에 따라서는 디스펜서(dispenser)를 이용하여 봉지하는 액상 봉지재일 수도 있다.
여기서, 상기 반도체칩(2)의 저면, 내부리드(8)의 상면은 봉지재(16) 외부로 모두 노출되도록 봉지함으로써 반도체칩(2)으로부터의 열방산 능력이 최대가 되도록 하고, 또한 전기적 테스트가 용이하게 실시되도록 할 수 있다.
또한, 상기 반도체칩(2)의 외부리드(12) 저면에는 도전성볼(18)을 융착할 수 있다고 하였는데, 이때 상기 도전성볼(18)로서는 솔더볼이 바람직하나 이를 한정하는 것은 아니다.
더불어, 상기 반도체패키지(201)는 도3에 도시된 바와 같이 다수를 적층할 수도 있다. 이때에는 어느 한 반도체패키지(201)의 도전성 단자, 예를 들면 도전성볼(18)을 다른 반도체패키지(201)의 내부리드(8) 상면에 융착함으로써, 적어도 두개 이상의 반도체패키지(201)가 상,하로 적층 가능하게 된다. 또한 상기 도전성 단자로서 도전성볼(18) 대신 내부리드(8)의 상면 또는 외부리드(12)의 저면에 솔더 플레이팅을 두껍게 실시하여 상호 적층할 수도 있으며 이를 제한하는 것은 아니다. 이에 따라 메모리 반도체패키지의 경우 동일한 면적에서 최대의 메모리 용량을 확보할 수 있게 되는 장점이 있다.
도4a는 본 발명의 제2실시예에 의한 반도체패키지(202)를 도시한 단면도이고, 도4b는 적층된 상태를 도시한 단면도이다.
도시된 바와 같이 반도체칩(2)의 측면에 위치하는 외부리드(12)는 반도체칩(2)의 바깥 방향을 향하여 적어도 2개 이상을 연속하여 어레이(array)시킬 수 있다. 물론, 상기 각각의 외부리드(12)는 각각의 내부리드(8)로부터 연장된 것이다. 이와 같이 함으로써 보다 많은 수의 입출력패드(4)를 갖는 반도체칩(2)을 수용할 수 있으며, 또한, 이를 도4b에서와 같이 적층할 경우에는 매우 큰 메모리 용량을 확보할 수 있게 된다.
한편, 도5a 및 도5b는 본 발명의 제3실시예로서 상기 할프에칭 방법 대신에내부리드(8)와 외부리드(12)를 대략 90°로 절곡하는 것에 의해 "ㄱ"자형이 되도록 한 것을 도시한 것이다. 이는 화학적 할프에칭 방법을 사용하지 않고 기계적으로 절곡하는 방법을 사용함으로써 제조비를 저하시킬 수 있는 잇점이 있다.
또한, 도6a 및 도6b는 본 발명의 제4실시예로서 반도체칩(2)의 입출력패드(4)와 내부리드(8)를 접속함에 있어 도전성와이어를 사용하지 않고, 직접 리드본딩한 상태를 나타낸 것이다. 즉, 내부리드(8)를 직접 반도체칩(2)의 입출력패드(4)에 본딩함으로써 제조비를 절감함은 물론, 다수의 내부리드(8)를 동시에 본딩할 수 있는 갱본딩 방법을 이용할 수 있다.
도7a 내지 도7d는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이며, 이를 설명하면 다음과 같다.
1. 리드프레임 제공 단계로서, 수평 방향으로 형성된 다수의 내부리드(8)와, 상기 각각의 내부리드(8)에 연장되어 하부로 절곡된 외부리드(12)를 포함하여 이루어진 리드프레임을 제공한다.
이때 상기 내부리드(8)와 외부리드(12)로 이루어진 최소 단위의 리드프레임을 유닛으로 정의하면, 이 유닛이 스트립 형상으로 다수 형성되거나, 또는 매트릭스 형상으로 다수 형성된 리드프레임을 제공한다. 상기와 같이 스트립 또는 매트릭스 형상의 리드프레임을 구비함으로써 다수의 반도체패키지를 동시에 제조할 수 있는 잇점이 있다.
또한 상기 리드프레임 제공단계는 각 유닛의 외부리드(12)가 차후 반도체칩(2)의 저면으로 노출 또는 돌출될 수 있는 길이로 형성된 것을 제공하며,또한 내부리드(8)가 반도체패키지의 측면 방향으로 외부리드(12)보다 일정길이 더 돌출되어 연장된 리드프레임을 제공할 수 있다. 또한, 상기 내부리드(8)에 연장되어 외부리드(12)가 단순히 "ㄱ"자형으로 절곡된 것을 제공할 수도 있다.
2. 반도체칩 접착 단계로서, 상기 내부리드(8)의 저면에 접착수단(6)을 이용하여 상면에 다수의 입출력패드(4)가 형성된 반도체칩(2)을 접착한다. 이때, 상기 접착수단(6)은 접착테이프 또는 일반적인 에폭시 접착제를 사용할 수 있다.
바람직하기로, 상기 반도체칩 접착 단계는 다수의 반도체칩이 형성된 웨이퍼 저면에 미리 접착테이프를 접착한 후, 이를 소잉 공정에서 낱개의 반도체칩으로 분리할 때 상기 접착테이프까지 동시에 소잉되도록 하고, 이 소잉된 반도체칩 각각을 상기 스트립 또는 매트릭스 형상의 유닛에 접착한다.
3. 전기적 접속 단계로서, 상기 반도체칩(2)의 입출력패드(4)와 내부리드(8)를 소정의 접속수단(14) 예를 들면 골드와이어나 알루미늄와이어 등을 이용하여 전기적으로 접속한다. 여기서, 상기 전기적 접속 단계는 상기 내부리드(8)를 반도체칩(2)의 입출력패드(4)에 직접 본딩할 수도 있다.
또한, 도6a 및 도6b에 도시된 반도체패키지를 제조하기 위해서는 각각의 내부리드(8)를 반도체칩(2)의 입출력패드(4)상에 직접 갱본딩한다.
4. 봉지 단계로서, 상기 반도체칩(2), 접속수단(14) 내부리드(8) 및 외부리드(12)를 에폭시 몰딩 컴파운드 또는 액상 봉지재 등을 이용하여 모두 봉지한다.
5. 싱귤레이션 단계로서, 상기 스트립 또는 매트릭스 형상의 리드프레임에서 낱개의 반도체패키지로 각각 분리한다.
상기 봉지 단계후에는 내부리드(8)가 상기 외부리드(12)보다 일정길이 더 돌출되어 있는 경우 그 돌출된 부분을 절단하는 단계를 수행한다. 물론, 내부리드(8)에 연장되어 외부리드(12)가 단순히 "ㄱ"자형으로 절곡되어 형성된 경우에는 이 단계가 필요치 않다.
상기 봉지 단계는 내부리드(8)의 상면 및 외부리드(12)의 저면이 봉지재(16) 외측으로 노출되도록 봉지함이 바람직하다.
한편, 상기 봉지 단계후에 외부리드(12)의 저면에 도전성볼(18)을 융착할 수 있으며, 이는 당업자의 선택 사항에 불과하다.
또한, 상기와 같이 완성된 반도체패키지는 도전성 단자 예를 들면, 도전성볼(18) 또는 솔더 플레이팅을 다른 반도체패키지의 내부리드(8) 상면에 융착하거나 실시하여, 적어도 두개 이상의 반도체패키지가 상,하로 적층되도록 할 수도 있으며, 이것 역시 당업자의 선택 사항에 불과하다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 반도체칩과 반도체패키지의 크기가 유사하여 칩싸이즈화된 반도체패키지를 얻을 수 있는 효과가 있다.
또한, 반도체칩의 저면과 내부리드의 상면, 외부리드의 측면 등이 봉지재 외부로 노출됨으로써 반도체칩으로부터의 열방출 성능을 향상시킬 수 있는 효과가 있다.
또한, 다수의 반도체패키지를 적층하기에 용이한 구조를 제공함으로써 메모리 반도체패키지에 있어서 동일한 실장면적에 보다 많은 메모리 용량을 확보할 수 있는 효과가 있다.
더불어, 내부리드의 상면이 외부로 그대로 노출됨으로써 완성된 반도체패키지를 트레이에 수납한 상태에서 각각의 반도체패키지를 뒤집는 공정없이 그대로 전기적 테스트를 수행할 수 있는 잇점이 있다.

Claims (14)

  1. (삭제)
  2. (정정) 상면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 상면에 내부리드가 접착 수단으로 접착되어 외측으로 연장되어 있고, 상기 내부리드에 연결되어서는 외부리드가 상기 반도체칩의 측면을 따라 하부로 연장되어 있되, 상기 내부리드는 외측 방향으로 향하여 상기 외부리드보다 일정길이 더 돌출되어 있는 리드프레임과;
    상기 반도체칩의 입출력패드와 내부리드를 전기적으로 연결하는 접속수단과;
    상기 반도체칩, 접속수단 및 리드프레임을 봉지하되, 반도체칩의 저면, 내부리드의 상면 및 외부리드의 저면이 외부로 노출되도록 하는 봉지재를 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
  3. (삭제)
  4. (정정) 제2항에 있어서, 상기 외부리드의 저면은 반도체칩의 저면과 동일면인 것을 특징으로 하는 반도체패키지.
  5. (삭제)
  6. (정정) 제2항에 있어서, 상기 외부리드의 저면에는 도전성볼이 더 융착되어 있는 것을 특징으로 하는 반도체패키지.
  7. (정정) 제2항에 있어서, 상기 반도체패키지는 외부리드의 저면이 다른 반도체패키지의 내부리드 상면에 융착되어, 적어도 두개 이상의 반도체패키지가 상,하로 적층된 것을 특징으로 하는 반도체패키지.
  8. (삭제)
  9. (삭제)
  10. (정정) 수평 방향으로 형성된 다수의 내부리드와, 상기 각각의 내부리드에 연장되어 하부로 절곡된 외부리드를 포함하되, 상기 내부리드는 외측 방향으로 상기 외부리드보다 일정길이 더 돌출되어 있는 리드프레임을 제공하는 단계와;
    상기 내부리드의 저면에 접착 수단을 이용하여 상면에 다수의 입출력패드가 형성된 반도체칩을 접착하는 단계와;
    상기 반도체칩의 입출력패드와 내부리드를 소정의 접속수단으로 접속하는 단계와;
    상기 반도체칩, 접속수단 내부리드 및 외부리드를 봉지재로 봉지하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  11. 제10항에 있어서, 상기 봉지단계후에는 외부리드보다 일정길이 더 돌출되어 연장된 내부리드를 절단하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
  12. (삭제)
  13. (정정) 제10항에 있어서, 상기 봉지 단계후에 외부리드의 저면에 도전성볼을 융착하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
  14. (정정) 제10에 있어서, 상기 반도체패키지는 외부리드의 저면이 다른 반도체패키지의 내부리드 상면에 융착되어, 적어도 두개 이상의 반도체패키지가 상,하로 적층되도록 함을 특징으로 하는 반도체패키지의 제조 방법.
KR10-1999-0046607A 1999-10-26 1999-10-26 반도체패키지 및 그 제조 방법 KR100379092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0046607A KR100379092B1 (ko) 1999-10-26 1999-10-26 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0046607A KR100379092B1 (ko) 1999-10-26 1999-10-26 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010038572A KR20010038572A (ko) 2001-05-15
KR100379092B1 true KR100379092B1 (ko) 2003-04-08

Family

ID=19616953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0046607A KR100379092B1 (ko) 1999-10-26 1999-10-26 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100379092B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984728B1 (ko) * 2008-05-28 2010-10-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984728B1 (ko) * 2008-05-28 2010-10-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20010038572A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US5710695A (en) Leadframe ball grid array package
US6261865B1 (en) Multi chip semiconductor package and method of construction
KR100260997B1 (ko) 반도체패키지
KR0179803B1 (ko) 리드노출형 반도체 패키지
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US7432583B2 (en) Leadless leadframe package substitute and stack package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
US20040188818A1 (en) Multi-chips module package
CN212182312U (zh) 半导体封装件
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100422608B1 (ko) 적층칩패키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR100708050B1 (ko) 반도체패키지
KR100788340B1 (ko) 반도체 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
JP4892418B2 (ja) 半導体装置
KR20080029705A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 17