KR20220033089A - 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지 - Google Patents

복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지 Download PDF

Info

Publication number
KR20220033089A
KR20220033089A KR1020200114848A KR20200114848A KR20220033089A KR 20220033089 A KR20220033089 A KR 20220033089A KR 1020200114848 A KR1020200114848 A KR 1020200114848A KR 20200114848 A KR20200114848 A KR 20200114848A KR 20220033089 A KR20220033089 A KR 20220033089A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
package
semiconductor component
substrates
Prior art date
Application number
KR1020200114848A
Other languages
English (en)
Other versions
KR102481099B1 (ko
Inventor
최윤화
장경운
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020200114848A priority Critical patent/KR102481099B1/ko
Publication of KR20220033089A publication Critical patent/KR20220033089A/ko
Application granted granted Critical
Publication of KR102481099B1 publication Critical patent/KR102481099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 전기적 패턴이 형성된 한 개 이상의 제1기판(110), 제1기판(110) 상에 탑재되고, 제1기판(110)과 전기적 신호선(121)에 의해 연결되는 한 개 이상의 제1반도체부품(120), 제1기판(110)의 상단 일측에 적층 형성되고, 전기기적 패턴이 형성된 한 개 이상의 제2기판(130), 제2기판(130) 상에 탑재되고, 제2기판(130)과 전기적 신호선(141)에 의해 연결되는 한 개 이상의 제2반도체부품(140), 제1기판(110) 또는 제2기판(130)과 전기적으로 연결되는 한 개 이상의 리드터미널(150), 및 제1반도체부품(120)과 제2반도체부품(140)과 리드터미널(150)의 일부를 감싸는 패키지 하우징(160)을 포함하여, 제1기판(110)과 제2기판(30)의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현하는, 복합 반도체 패키지를 개시한다.

Description

복합 반도체 패키지{COMPLEX SEMICONDUCTOR PACKAGE}
본 발명은 제1기판과 제2기판의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현할 수 있는, 복합 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지는, 하나 이상의 반도체칩들을 리드프레임 또는 인쇄회로기판 상에 탑재하고 밀봉수지로 밀봉시켜 제조한 후에, 마더보드 또는 인쇄회로기판 상에 장착하여 사용한다.
한편, 전자기기의 고속화, 대용량화 및 고집적화로 인해, 전자기기에 적용되는 전력소자들의 소형화, 경량화 및 다기능화가 요구되고 있다.
이에 따라, 하나의 반도체칩에 복수의 전력용 반도체칩과 제어용 반도체칩이 집적된 파워 모듈 패키지가 제시되었다.
이와 관련된 선행기술로서, 한국 등록특허공보 제10-1505552호가 개시되어 있는데, 종래의 복합 반도체 패키지는, 제1패키지(100`)와 제1패키지(100`) 내에 내장된 제2패키지(200`)를 구비하고, 제2패키지(200`)는 제1패키지(100`)와 서로 다른 용량을 갖는 패키지를 구비하고, 제2패키지(200`)는 제1패키지(100`)와 서로 다른 기능을 갖는 패키지를 구비하는 복합 반도체 패키지를 제공한다.
하지만, 패키지의 상호 연결시에 와이어를 통해서만 전기적으로 연결하는 경우, 패키지를 소형화하는데 한계가 있으며, 전기적 안정성을 확보하는데 제한이 있고, 반도체칩의 발열을 냉각하는 구조적 한계로 인해 구조적 안정성과 열적 안정성이 충분히 확보되지 못하는 문제점이 있다.
한국 등록특허공보 제10-1505552호 (복합 반도체 패키지 및 그 제조방법, 2015.03.24) 한국 등록특허공보 제10-1008534호 (전력용 반도체모듈패키지 및 그 제조방법, 2011.01.14) 한국 등록특허공보 제10-1231792호 (반도체 패키지, 2013.02.08)
본 발명의 사상이 이루고자 하는 기술적 과제는, 제1기판과 제2기판의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현할 수 있는, 복합 반도체 패키지를 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명은, 전기적 패턴이 형성된 한 개 이상의 제1기판; 상기 제1기판 상에 탑재되고, 상기 제1기판과 전기적 신호선에 의해 연결되는 한 개 이상의 제1반도체부품; 상기 제1기판의 상단 일측에 적층 형성되고, 전기적 패턴이 형성된 한 개 이상의 제2기판; 상기 제2기판 상에 탑재되고, 상기 제2기판과 전기적 신호선에 의해 연결되는 한 개 이상의 제2반도체부품; 상기 제1기판 또는 상기 제2기판과 전기적으로 연결되는 한 개 이상의 리드터미널; 및 상기 제1반도체부품과 상기 제2반도체부품과 상기 리드터미널의 일부를 감싸는 패키지 하우징;을 포함하는, 복합 반도체 패키지를 제공한다.
또한, 한 개 이상의 상기 제1기판은, 1층 이상의 금속층과, 절연층과, 1층 이상의 금속층의 적층 구조로 이루어질 수 있다.
또한, 상기 절연층은, Al2O3, AlN 또는 Si3N4일 수 있다.
또한, 한 개 이상의 상기 제2기판은, 한 개 이상의 절연층을 포함할 수 있다.
또한, 한 개 이상의 상기 제2기판은, 한 개 이상의 상기 제1기판과 도통되는 비아홀이 한 개 이상 형성된 PCB일 수 있다.
또한, 한 개 이상의 상기 제2기판은, 전도성 접착제에 의해 한 개 이상의 상기 제1기판의 금속층에 접합될 수 있다.
또한, 상기 전도성 접착제는 솔더 소재이거나, Ag 또는 Cu가 함유된 신터 소재일 수 있다.
또한, 한 개 이상의 상기 제1반도체부품은 파워 반도체칩으로, IGBT, MOSFET 및 다이오드 중 어느 하나이거나, 한 개 이상의 IGBT와 한 개 이상의 다이오드, 또는 한 개 이상의 MOSFET과 한 개 이상의 다이오드일 수 있다.
또한, 한 개 이상의 상기 제1반도체부품은 MLCC일 수 있다.
또한, 한 개 이상의 상기 제2반도체부품은 반도체칩이고, 상기 반도체칩 상면에 한 개 이상의 상기 제2기판과 전기적으로 연결하는 3개 이상의 금속패드가 형성될 수 있다.
또한, 한 개 이상의 상기 제2반도체부품은, 한 개 이상의 상기 제2기판의 상면, 하면 또는 상하면에 탑재될 수 있다.
또한, 한 개 이상의 상기 제2반도체부품은, 한 개 이상의 상기 제1반도체부품을 제어하는 게이트 드라이버 IC일 수 있다.
또한, 한 개 이상의 상기 제2반도체부품의 상면과 한 개 이상의 상기 제2기판의 전기적 패턴은 2개 이상의 상기 전기적 신호선에 의해 연결될 수 있다.
또한, 상기 전기적 신호선은 Au, Al 또는 Cu 소재를 포함할 수 있다.
또한, 한 개 이상의 상기 리드터미널은, 한 개 이상의 상기 제1기판과, 또는 한 개 이상의 상기 제1기판 및 한 개 이상의 상기 제2기판과 전도성 접착제에 의해 전기적으로 연결되거나, 또는 초음파웰딩에 의해 전기적으로 연결될 수 있다.
또한, 한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제1기판을 연결하는 상기 전기적 신호선은, Au, Cu 또는 Al 소재가 함유된 금속일 수 있다.
또한, 한 개 이상의 상기 제1반도체부품의 상면과 한 개 이상의 상기 제1기판의 전기적 패턴은 한 개 이상의 상기 전기적 신호선에 의해 연결될 수 있다.
또한, 상기 패키지 하우징은 EMC 소재를 사용한 트랜스퍼 몰딩 방식에 의해 형성될 수 있다.
또한, 한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제2기판은, 100℃ 내지 350℃ 사이의 동일 온도로 동시에 솔더링 또는 신터링에 의해 한 개 이상의 상기 제1기판 상에 탑재할 수 있다.
또한, 한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제2기판을 상기 제1기판 상에 탑재 시, 한 개 이상의 상기 제2반도체부품은 한 개 이상의 상기 제2기판에 미리 탑재되어 있을 수 있다.
또한, 한 개 이상의 상기 제1기판 상에 한 개 이상의 상기 제2기판을 탑재 시, 한 개 이상의 상기 제1반도체부품은 한 개 이상의 상기 제1기판에 미리 탑재되어 있을 수 있다.
또한, 한 개 이상의 상기 제1기판의 하면은 상기 패키지 하우징의 표면으로 일부 또는 전부 노출될 수 있다.
또한, 한 개 이상의 상기 제1기판의 하면은 금속소재의 히트 슬러그 상면에 접합될 수 있다.
본 발명에 의하면, 제1기판과 제2기판의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현할 수 있으며, 반도체 패키지를 모듈화하여 반도체 패키지로부터 발생하는 노이즈를 저감시킬 수 있고, 제조공정을 단순화시켜 반도체부품의 탑재시에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거하여 구조적인 안정성을 확보할 수 있는 효과가 있다.
도 1은 종래기술에 의한 복합 반도체 패키지를 예시한 것이다.
도 2는 본 발명의 실시예에 의한 복합 반도체 패키지의 사시도를 도시한 것이다.
도 3은 도 2의 복합 반도체 패키지의 적층구조를 각각 도시한 것이다.
도 4 및 도 5는 도 2의 복합 반도체 패키지의 분해사시도를 각각 도시한 것이다.
도 6은 도 2의 복합 반도체 패키지의 단면구조를 도시한 것이다.
도 7 및 도 8은 도 2의 복합 반도체 패키지의 제조공정을 순차적으로 각각 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 실시예에 의한 복합 반도체 패키지는, 전기적 패턴이 형성된 한 개 이상의 제1기판(110), 제1기판(110) 상에 탑재되고, 제1기판(110)과 전기적 신호선(121)에 의해 연결되는 한 개 이상의 제1반도체부품(120), 제1기판(110)의 상단 일측에 적층 형성되고, 전기적 패턴이 형성된 한 개 이상의 제2기판(130), 제2기판(130) 상에 탑재되고, 제2기판(130)과 전기적 신호선(141)에 의해 연결되는 한 개 이상의 제2반도체부품(140), 제1기판(110) 또는 제2기판(130)과 전기적으로 연결되는 한 개 이상의 리드터미널(150), 및 제1반도체부품(120)과 제2반도체부품(140)과 리드터미널(150)의 일부를 감싸는 패키지 하우징(160)을 포함하여, 제1기판(110)과 제2기판(130)의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현하는 것을 요지로 한다.
이하, 도 2 내지 도 8을 참조하여, 전술한 구성의 복합 반도체 패키지를 구체적으로 상술하면 다음과 같다.
우선, 제1기판(110)은 전기적 패턴이 형성되어 한 개 이상으로 구성되고, 제1기판(110)의 상단에는 제1반도체부품(120)이 탑재된다.
여기서, 제1기판(110)은, 1층 이상의 금속층과, 절연층과, 1층 이상의 금속층의 적층 구조로 이루어질 수 있으며, 일 실시예에 따르면, 도 3 내지 도 5에 도시된 바와 같이, 한 개 이상의 제1기판(110)은 하단의 금속층(111)과 중간의 절연층(112)과 상단의 금속층(113)의 적층 구조로 이루어질 수 있다.
또한, 도 5를 참고하면, 상단의 금속층(113)은, 제1반도체부품(120)이 탑재되는 금속패드(113a)와, 제2기판(130)과 전기적으로 연결되는 금속패드(113b)와, 리드터미널(150)과 전기적으로 연결되는 금속패드(113c)로 각각 패턴화되어 형성된다.
또한, 절연층(112)은 Al2O3(세라믹), AlN 또는 Si3N4로 구성될 수 있다.
다음, 제1반도체부품(120)은 한 개 이상으로 구성되어, 제1기판(110) 상에 탑재되고, 제1기판(110)과 전기적 신호선(121)(도 3 및 도 6 참조)에 의해 전기적으로 연결된다.
여기서, 제1반도체부품(120)은 IGBT, MOSFET 또는 다이오드인 파워 반도체칩일 수 있다.
또는, 제1반도체부품(120)은 한 개 이상의 IGBT와 한 개 이상의 다이오드의 조합이거나, 한 개 이상의 MOSFET과 한 개 이상의 다이오드의 조합일 수 있다.
또는, 제1반도체부품(120)은 반도체에 전류를 일정하게 공급하는 MLCC(Multi Layer Ceramic Capacitor)일 수도 있다.
또한, 제1반도체부품(120)은 Au, Cu 또는 Al 소재가 포함된 금속으로 이루어진 전기적 신호선(121)에 의해 제1기판(110)과 전기적으로 연결될 수 있다.
또한, 한 개 이상의 제1반도체부품(120)의 상면과, 제1기판(110)의 상면 금속 패턴인 금속패드(113b) 및 금속패드(113c)는 한 개 이상의 전기적 신호선(121)에 의해 전기적으로 연결될 수 있다.
다음, 제2기판(130)은 제1기판(110)의 상단 일측에 수직방향으로 적층 형성되고, 전기적 패턴이 형성되어 한 개 이상으로 구성되고, 제2기판(130)의 상단에는 제2반도체부품(140)이 탑재된다.
예컨대, 도 3 내지 도 5에 도시된 바와 같이, 제2기판(130)은 제1기판(110)의 상단 일측, 즉 제1반도체부품(120)이 탑재되지 않은 제1기판(110) 상단 영역에 수직방향으로 적층 형성되어 구조적 안정성을 높이고, 공간활용성을 높여 반도체부품의 집적도를 향상시키고 소형화를 구현할 수 있다.
도 5를 참고하면, 제2기판(130)은 한 개 이상의 절연층(131)을 포함할 수 있고, 절연층(131)의 하단에는 제1기판(110)의 금속패드(113b)와 전기적으로 연결되는 금속패드(132)가 형성되고, 절연층(131)의 상단에는 금속층(133)이 형성된다.
한편, 금속층(133)은 제2반도체부품(140)이 탑재되는 금속패드(133a)와, 리드터미널(150)과 전기적으로 연결되는 금속패드(113c)와 전기적으로 연결되는 금속패드(133b)와, 금속패드(113b)와 전기적으로 연결되는 금속패드(133c)로 각각 패턴화되어 형성될 수 있다.
여기서, 한 개 이상의 제2기판(130)은 제1기판(110)과 도통되는 비아홀(via hole)(131a)이 한 개 이상 형성된 PCB일 수 있는데, 즉, 도 3 및 도 6에 도시된 바와 같이, 제2기판(130)의 절연층(131)을 관통하여 형성된 비아홀(131a)을 통해서, 제2반도체부품(140)이 탑재되는 금속층(133)과 금속패드(132)가 상하 전기적으로 연결되어, 제2반도체부품(140)으로 전압을 인가하고, 제2반도체부품(140)으로부터 제1반도체부품(120)으로 전기적 신호를 인가할 수 있다.
또한, 한 개 이상의 제2기판(130)의 금속패드(132)는 전도성 접착제에 의해 한 개 이상의 제1기판(110)의 금속층인 금속패드(113b)와 금속패드(113c)에 각각 접합될 수 있고, 전도성 접착제는 솔더 소재이거나, Ag 또는 Cu가 함유된 신터 소재일 수 있다.
다음, 제2반도체부품(140)은 한 개 이상으로 구성되어, 제2기판(130) 상에 탑재되고, 제2기판(130)과 전기적 신호선(141)(도 3 및 도 6 참조)에 의해 전기적으로 연결된다.
여기서, 제2반도체부품(140)은 반도체칩, 예컨대 제1반도체부품(120)을 제어하는 게이트 드라이버 IC일 수 있고, 도 5에 도시된 바와 같이, 반도체칩 상면에는 제2기판(130)과 전기적 신호선(141)을 통해 전기적으로 연결하는 3개 이상의 금속패드(142)가 형성될 수 있다.
또한, 제2반도체부품(140)은 제2기판(130)의 상면에 탑재되는 것으로 예시하였으나, 이에 한정되지 않고 제2기판(130)의 하면 또는 상하면에 탑재될 수도 있다.
또한, 제2반도체부품(140)의 상면의 금속패드(142)와 제2기판(130)의 금속패턴인 금속패드(133a)와 금속패드(133c)와 2개 이상의 전기적 신호선(141)에 의해 각각 연결될 수 있고, 전기적 신호선은 Au, Al 또는 Cu 소재를 포함할 수 있다.
한편, 한 개 이상의 제1반도체부품(120)과 한 개 이상의 제2기판(130)은 100℃ 내지 350℃ 사이의 동일 온도로 동시에 솔더링 또는 신터링에 의해 제1기판(110) 상에 제1반도체부품(120)과 제2기판(130)을 탑재하여서, 개별적인 탑재로 인해 제1반도체부품(120)에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거하고, 제1기판(110) 상의 제1반도체부품(120)과 제2기판(130)의 동시 탑재로 구조적인 안정성을 확보할 수도 있다.
또한, 이와 같이, 한 개 이상의 제1반도체부품(120)과 한 개 이상의 제2기판(130)의 제1기판(110) 상의 탑재시에, 제2반도체부품(140)은 제2기판(130)에 미리 탑재되어 있어서, 제1기판(110)에 제2기판(130)을 탑재한 후, 추후 별도로 제2반도체부품(140)의 탑재 공정을 수행할 필요가 없어, 제조공정을 단순화시킬 수 있고, 제2반도체부품(140)에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거할 수 있다.
또한, 제1기판(110) 상의 제2기판(130)의 탑재시에, 한 개 이상의 제1반도체부품(120)은 제1기판(110)에 미리 탑재되어 있을 수도 있다.
다음, 리드터미널(150)은 제1기판(110) 또는 제2기판(130)과 각각 전기적으로 연결되도록 한 개 이상으로 구성되고, 제1기판(110) 또는 제2기판(130)과 물리적으로 접촉되어 전기적으로 연결되는 인너리드(151)와, 인너리드(151)로부터 연장되어 패키지 하우징(160) 외부로 노출되는 아우터리드(152)로 구성될 수 있다.
여기서, 한 개 이상의 리드터미널(150)은 제1기판(110)의 금속패드(113c), 또는 제1기판(110)의 금속패드(113c)와 제2기판(130)과, 솔더링 또는 신터링을 통해 전도성 접착제에 의해 전기적으로 연결되거나, 별도의 전도성 접착제를 사용하지 않고 초음파웰딩에 의해 전기적으로 연결될 수 있다.
다음, 패키지 하우징(160)은 제1반도체부품(120)과 제2반도체부품(140) 전부를 덮도록 감싸고, 리드터미널(150)의 일부를 덮도록 감싸서, 제1반도체부품(120)과 제2반도체부품(140)을 별도의 마더보드 또는 PCB 상에 탑재하는 기존의 경우에 비해, 제1반도체부품(120)과 제2반도체부품(140)이 각각 탑재되는 제1기판(110)과 제2기판(130)을 밀봉하여 모듈화하여서 반도체 패키지로부터 발생되는 노이즈를 저감시킬 수 있다.
여기서, 패키지 하우징(160)을 고내열성 및 고신뢰성의 EMC(Epoxy Molding Compound) 소재를 사용한 트랜스퍼 몰딩(transfer molding) 방식에 의해 형성하여서 반도체 패키지를 양산할 수 있다.
한편, 도 2의 (b) 및 도 3에 도시된 바와 같이, 한 개 이상의 제1기판(110)의 하면은 패키지 하우징(160)의 표면으로 일부 또는 전부 노출될 수 있고, 한 개 이상의 제1기판(110)의 하면은 금속소재의 히트 슬러그(heat slug)(미도시) 상면에 접합되어서, 반도체 패키지의 구동시 제1반도체부품(120)과 제2반도체부품(140)으로부터 발생하는 발열을 냉각할 수 있다.
도 7 및 도 8은 도 2의 복합 반도체 패키지의 제조공정을 순차적으로 각각 도시한 것으로서, 이를 참조하여 복합 반도체 패키지의 제조공정의 제조공정을 간략히 상술하면 다음과 같다.
우선, 도 7의 (a)를 참고하면, 전기적 패턴이 형성된 한 개 이상의 제1기판(110)을 준비한다.
여기서, 제1기판(110)은, 1층 이상의 금속층과, 절연층과, 1층 이상의 금속층의 적층 구조로 이루어질 수 있으며, 일 실시예에 따르면, 한 개 이상의 제1기판(110)은 하단의 금속층(111)과 중간의 절연층(112)과 상단의 금속층(113)의 적층 구조로 이루어질 수 있다.
다음, 도 7의 (b)를 참고하면, 제1기판(110) 상에 한 개 이상의 제1반도체부품(120)을 탑재한다.
다음, 도 7의 (c)를 참고하면, 제1기판(110)의 상단 일측에 전기적 패턴이 형성된 제2기판(130)을 수직방향으로 적층 형성한다.
여기서, 한 개 이상의 제2기판(130)은 제1기판(110)과 도통되는 비아홀이 한 개 이상 형성된 PCB일 수 있고, 제2기판(130)의 절연층(131)을 관통하여 형성된 비아홀을 통해서, 제2반도체부품(140)이 탑재되는 금속층(133)과 금속패드(132)가 상하 전기적으로 연결되어, 제2반도체부품(140)으로 전압을 인가하고, 제2반도체부품(140)으로부터 제1반도체부품(120)으로 전기적 신호를 인가할 수 있다.
또한, 한 개 이상의 제2기판(130)의 금속패드(132)는 전도성 접착제에 의해 한 개 이상의 제1기판(110)의 금속층인 금속패드(113b)와 금속패드(113c)에 각각 접합될 수 있고, 전도성 접착제는 솔더 소재이거나, Ag 또는 Cu가 함유된 신터 소재일 수 있다.
다음, 도 8의 (a)를 참고하면, 한 개 이상의 제2반도체부품(140)을 제2기판(130) 상에 탑재하되, 한 개 이상의 제1반도체부품(120)과 한 개 이상의 제2기판(130)은 100℃ 내지 350℃ 사이의 동일 온도로 동시에 솔더링 또는 신터링에 의해 제1기판(110) 상에 제1반도체부품(120)과 제2기판(130)을 탑재하여서, 개별적인 탑재로 인해 제1반도체부품(120)에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거하고, 제1기판(110) 상의 제1반도체부품(120)과 제2기판(130)의 동시 탑재로 구조적인 안정성을 확보할 수도 있다.
또한, 이와 같이, 한 개 이상의 제1반도체부품(120)과 한 개 이상의 제2기판(130)의 제1기판(110) 상의 탑재시에, 제2반도체부품(140)은 제2기판(130)에 미리 탑재되어 있어서, 제1기판(110)에 제2기판(130)을 탑재한 후, 추후 별도로 제2반도체부품(140)의 탑재 공정을 수행할 필요가 없어, 제조공정을 단순화시킬 수 있고, 제2반도체부품(140)에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거할 수 있다.
또한, 제1기판(110) 상의 제2기판(130)의 탑재시에, 한 개 이상의 제1반도체부품(120)은 제1기판(110)에 미리 탑재되어 있을 수도 있다.
다음, 도 8의 (b)를 참고하면, 제1기판(110) 또는 제2기판(130)과 각각 전기적으로 연결되도록 한 개 이상의 리드터미널(150)을 형성한다.
여기서, 한 개 이상의 리드터미널(150)은 제1기판(110), 또는 제1기판(110) 및 제2기판(130)과 솔더링 또는 신터링을 통해 전도성 접착제에 의해 전기적으로 연결되거나, 별도의 전도성 접착제를 사용하지 않고 초음파웰딩에 의해 전기적으로 연결될 수 있다.
다음, 도 8의 (c)를 참고하면, 제1반도체부품(120)과 제2반도체부품(140) 전부를 덮도록 감싸고, 리드터미널(150)의 일부를 덮도록 감싸는 패키지 하우징(160)을 EMC 소재를 사용한 트랜스퍼 몰딩 방식에 의해 형성한다.
다음, 패키지 하우징(160)의 표면으로 일부 또는 전부 노출된 한 개 이상의 제1기판(110)의 하면에 금속소재의 히트 슬러그 상면에 접합하여, 반도체 패키지의 구동시 제1반도체부품(120)과 제2반도체부품(140)으로부터 발생하는 발열을 냉각하도록 할 수 있다.
따라서, 전술한 바와 같은 복합 반도체 패키지의 구성에 의해서, 제1기판과 제2기판의 적층구조를 통해 복수의 반도체칩을 집적하여 패키지의 소형화 및 다기능화를 구현할 수 있으며, 반도체 패키지를 모듈화하여 반도체 패키지로부터 발생하는 노이즈를 저감시킬 수 있고, 제조공정을 단순화시켜 반도체부품의 탑재시에 이중으로 고온이 인가되어 손상되거나 변형될 가능성을 제거하여 구조적인 안정성을 확보할 수 있다.
이상, 본 발명을 도면에 도시된 실시예를 참조하여 설명하였다. 그러나, 본 발명은 이에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명과 균등한 범위에 속하는 다양한 변형예 또는 다른 실시예가 가능하다. 따라서, 본 발명의 진정한 보호범위는 이어지는 특허청구범위에 의해 정해져야 할 것이다.
110 : 제1기판 111 : 금속층
112 : 절연층 113 : 금속층
120 : 제1반도체부품 121 : 전기적 신호선
130 : 제2기판 131 : 절연층
132 : 금속패드 133 : 금속층
140 : 제2반도체부품 141 : 전기적 신호선
142 : 금속패드 150 : 리드터미널
151 : 인너리드 152 : 아우터리드
160 : 패키지 하우징

Claims (23)

  1. 전기적 패턴이 형성된 한 개 이상의 제1기판;
    상기 제1기판 상에 탑재되고, 상기 제1기판과 전기적 신호선에 의해 연결되는 한 개 이상의 제1반도체부품;
    상기 제1기판의 상단 일측에 적층 형성되고, 전기적 패턴이 형성된 한 개 이상의 제2기판;
    상기 제2기판 상에 탑재되고, 상기 제2기판과 전기적 신호선에 의해 연결되는 한 개 이상의 제2반도체부품;
    상기 제1기판 또는 상기 제2기판과 전기적으로 연결되는 한 개 이상의 리드터미널; 및
    상기 제1반도체부품과 상기 제2반도체부품과 상기 리드터미널의 일부를 감싸는 패키지 하우징;을 포함하는, 복합 반도체 패키지.
  2. 제 1 항에 있어서,
    한 개 이상의 상기 제1기판은, 1층 이상의 금속층과, 절연층과, 1층 이상의 금속층의 적층 구조로 이루어지는 것을 특징으로 하는, 복합 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 절연층은, Al2O3, AlN 또는 Si3N4인 것을 특징으로 하는, 복합 반도체 패키지.
  4. 제 1 항에 있어서,
    한 개 이상의 상기 제2기판은, 한 개 이상의 절연층을 포함하는 것을 특징으로 하는, 복합 반도체 패키지.
  5. 제 1 항에 있어서,
    한 개 이상의 상기 제2기판은, 한 개 이상의 상기 제1기판과 도통되는 비아홀이 한 개 이상 형성된 PCB인 것을 특징으로 하는, 복합 반도체 패키지.
  6. 제 2 항에 있어서,
    한 개 이상의 상기 제2기판은, 전도성 접착제에 의해 한 개 이상의 상기 제1기판의 금속층에 접합되는 것을 특징으로 하는, 복합 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 전도성 접착제는 솔더 소재이거나, Ag 또는 Cu가 함유된 신터 소재인 것을 특징으로 하는, 복합 반도체 패키지.
  8. 제 1 항에 있어서,
    한 개 이상의 상기 제1반도체부품은 파워 반도체칩으로, IGBT, MOSFET 및 다이오드 중 어느 하나이거나, 한 개 이상의 IGBT와 한 개 이상의 다이오드, 또는 한 개 이상의 MOSFET과 한 개 이상의 다이오드인 것을 특징으로 하는, 복합 반도체 패키지.
  9. 제 1 항에 있어서,
    한 개 이상의 상기 제1반도체부품은 MLCC인 것을 특징으로 하는, 복합 반도체 패키지.
  10. 제 1 항에 있어서,
    한 개 이상의 상기 제2반도체부품은 반도체칩이고,
    상기 반도체칩 상면에 한 개 이상의 상기 제2기판과 전기적으로 연결하는 3개 이상의 금속패드가 형성되는 것을 특징으로 하는, 복합 반도체 패키지.
  11. 제 1 항에 있어서,
    한 개 이상의 상기 제2반도체부품은, 한 개 이상의 상기 제2기판의 상면, 하면 또는 상하면에 탑재되는 것을 특징으로 하는, 복합 반도체 패키지.
  12. 제 1 항에 있어서,
    한 개 이상의 상기 제2반도체부품은, 한 개 이상의 상기 제1반도체부품을 제어하는 게이트 드라이버 IC인 것을 특징으로 하는, 복합 반도체 패키지.
  13. 제 1 항에 있어서,
    한 개 이상의 상기 제2반도체부품의 상면과 한 개 이상의 상기 제2기판의 전기적 패턴은 2개 이상의 상기 전기적 신호선에 의해 연결되는 것을 특징으로 하는, 복합 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 전기적 신호선은 Au, Al 또는 Cu 소재를 포함하는 것을 특징으로 하는, 복합 반도체 패키지.
  15. 제 1 항에 있어서,
    한 개 이상의 상기 리드터미널은, 한 개 이상의 상기 제1기판과, 또는 한 개 이상의 상기 제1기판 및 한 개 이상의 상기 제2기판과 전도성 접착제에 의해 전기적으로 연결되거나, 또는 초음파웰딩에 의해 전기적으로 연결되는 것을 특징으로 하는, 복합 반도체 패키지.
  16. 제 1 항에 있어서,
    한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제1기판을 연결하는 상기 전기적 신호선은, Au, Cu 또는 Al 소재가 함유된 금속인 것을 특징으로 하는, 복합 반도체 패키지.
  17. 제 1 항에 있어서,
    한 개 이상의 상기 제1반도체부품의 상면과 한 개 이상의 상기 제1기판의 전기적 패턴은 한 개 이상의 상기 전기적 신호선에 의해 연결되는 것을 특징으로 하는, 복합 반도체 패키지.
  18. 제 1 항에 있어서,
    상기 패키지 하우징은 EMC 소재를 사용한 트랜스퍼 몰딩 방식에 의해 형성되는 것을 특징으로 하는, 복합 반도체 패키지.
  19. 제 1 항에 있어서,
    한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제2기판은, 100℃ 내지 350℃ 사이의 동일 온도로 동시에 솔더링 또는 신터링에 의해 한 개 이상의 상기 제1기판 상에 탑재하는 것을 특징으로 하는, 복합 반도체 패키지.
  20. 제 19 항에 있어서,
    한 개 이상의 상기 제1반도체부품과 한 개 이상의 상기 제2기판을 상기 제1기판 상에 탑재 시, 한 개 이상의 상기 제2반도체부품은 한 개 이상의 상기 제2기판에 미리 탑재되어 있는 것을 특징으로 하는, 복합 반도체 패키지.
  21. 제 1 항에 있어서,
    한 개 이상의 상기 제1기판 상에 한 개 이상의 상기 제2기판을 탑재 시, 한 개 이상의 상기 제1반도체부품은 한 개 이상의 상기 제1기판에 미리 탑재되어 있는 것을 특징으로 하는, 복합 반도체 패키지.
  22. 제 1 항에 있어서,
    한 개 이상의 상기 제1기판의 하면은 상기 패키지 하우징의 표면으로 일부 또는 전부 노출되는 것을 특징으로 하는, 복합 반도체 패키지.
  23. 제 1 항에 있어서,
    한 개 이상의 상기 제1기판의 하면은 금속소재의 히트 슬러그 상면에 접합되는 것을 특징으로 하는, 복합 반도체 패키지.
KR1020200114848A 2020-09-08 2020-09-08 복합 반도체 패키지 제조방법 KR102481099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200114848A KR102481099B1 (ko) 2020-09-08 2020-09-08 복합 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114848A KR102481099B1 (ko) 2020-09-08 2020-09-08 복합 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20220033089A true KR20220033089A (ko) 2022-03-16
KR102481099B1 KR102481099B1 (ko) 2022-12-27

Family

ID=80937896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114848A KR102481099B1 (ko) 2020-09-08 2020-09-08 복합 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR102481099B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR101008534B1 (ko) 2003-02-20 2011-01-14 페어차일드코리아반도체 주식회사 전력용 반도체모듈패키지 및 그 제조방법
KR101231792B1 (ko) 2011-03-17 2013-02-08 엘에스파워세미텍 주식회사 반도체 패키지
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지
KR101505552B1 (ko) 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
JP2016219814A (ja) * 2011-12-13 2016-12-22 ケメット エレクトロニクス コーポレーション 高アスペクト比の積層ｍｌｃｃの設計
KR20190095998A (ko) * 2018-02-08 2019-08-19 현대모비스 주식회사 전력용 반도체 모듈

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008534B1 (ko) 2003-02-20 2011-01-14 페어차일드코리아반도체 주식회사 전력용 반도체모듈패키지 및 그 제조방법
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR101505552B1 (ko) 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
KR101231792B1 (ko) 2011-03-17 2013-02-08 엘에스파워세미텍 주식회사 반도체 패키지
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지
JP2016219814A (ja) * 2011-12-13 2016-12-22 ケメット エレクトロニクス コーポレーション 高アスペクト比の積層ｍｌｃｃの設計
KR20190095998A (ko) * 2018-02-08 2019-08-19 현대모비스 주식회사 전력용 반도체 모듈

Also Published As

Publication number Publication date
KR102481099B1 (ko) 2022-12-27

Similar Documents

Publication Publication Date Title
CN108447857B (zh) 三维空间封装结构及其制造方法
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US6984889B2 (en) Semiconductor device
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US20140029201A1 (en) Power package module and manufacturing method thereof
US10096562B2 (en) Power module package
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US7551455B2 (en) Package structure
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR101519062B1 (ko) 반도체 소자 패키지
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
KR20040036252A (ko) 반도체 칩 패키지 적층 모듈
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
KR100606295B1 (ko) 회로 모듈
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
KR19990006272A (ko) 반도체 패키지 및 이것을 사용한 반도체 모듈
KR102490612B1 (ko) 전력용 반도체 모듈
JP2801810B2 (ja) 樹脂封止型半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
US20200203259A1 (en) Integrated circuit package
KR102272112B1 (ko) 반도체 패키지
JP2001148457A (ja) 高周波用半導体装置
US20120056240A1 (en) Semiconductor device

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant