KR102490612B1 - 전력용 반도체 모듈 - Google Patents

전력용 반도체 모듈 Download PDF

Info

Publication number
KR102490612B1
KR102490612B1 KR1020180015405A KR20180015405A KR102490612B1 KR 102490612 B1 KR102490612 B1 KR 102490612B1 KR 1020180015405 A KR1020180015405 A KR 1020180015405A KR 20180015405 A KR20180015405 A KR 20180015405A KR 102490612 B1 KR102490612 B1 KR 102490612B1
Authority
KR
South Korea
Prior art keywords
terminal
heat sink
dbc substrate
semiconductor module
dbc
Prior art date
Application number
KR1020180015405A
Other languages
English (en)
Other versions
KR20190095998A (ko
Inventor
박유철
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020180015405A priority Critical patent/KR102490612B1/ko
Publication of KR20190095998A publication Critical patent/KR20190095998A/ko
Application granted granted Critical
Publication of KR102490612B1 publication Critical patent/KR102490612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

본 발명은 저항을 감소시켜 발열을 줄일 수 있고 이로 인해 시스템의 효율을 높일 수 있는 전력용 반도체 모듈에 관한 것으로서, 세라믹 재질로 이루어진 베이스부와, 구리 재질로 이루어지고 상기 베이스부의 상면 및 하면에 각각 접합된 패턴층으로 이루어진 DBC(DIRECT BONDED COPPER)기판; 상기 DBC기판의 상면에 실장된 반도체칩; 상기 DBC기판과 상기 반도체칩을 상호 전기적으로 연결하고, 상기 +터미널 또는 -터미널 중 어느 하나와 상기 DBC기판을 상호 전기적으로 연결시키는 본딩와이어; 및 상기 DBC기판의 하면에 배치되어 열을 방사하는 히트싱크(HEAT SINK);를 포함하고, 상기 히트싱크의 일측방향에는 상면으로부터 상기 DBC기판이 배치된 방향으로 돌출되는 다수개의 고정돌기가 형성되며, 상기 DBC기판에는 상기 고정돌기와 대응되는 위치에서, 상기 고정돌기와 대응되는 개수로 형성되어 상기 고정돌기가 관통되는 관통공이 형성되며, 상기 DBC기판에서 상기 관통공이 형성된 방향의 반대방향인 타측방향에 +터미널과 -터미널이 배치된다.

Description

전력용 반도체 모듈{POWER SEMICONDUCTOR MODULE}
본 발명은 전력용 반도체 모듈에 관한 것으로서, 더욱 상세하게는 저항을 감소시켜 발열을 줄일 수 있고 이로 인해 시스템의 효율을 높일 수 있는 전력용 반도체 모듈에 관한 것이다.
통상적으로 반도체 산업은 저렴한 가격에 더욱 경량화, 소형화, 다기능화 및 고성능화 추세에 있다.
이러한 추세에 부응하기 위하여 요구되는 중요한 기술 중의 하나가 집적회로 패키지 기술이다.
집적회로 패키지는 각종 전자 회로 및 배선이 적층된 단일 소자 및 집적회로 등의 반도체칩을 먼지, 습기, 전기적 부하, 기계적 부하 등의 각종 외부 환경으로부터 보호한다.
그리고, 집적회로 패키지는 반도체칩의 전기적 성능을 최적화 및 극대화하기 위해 리드 프레임(LEAD FRAME)이나 인쇄회로기판(PRINTED CIRCUIT BOARD) 등을 이용하여 메인보드로의 신호 입/출력 단자를 형성하고, 봉지재(HERMETIC SEAL)를 이용하여 몰딩한 것을 일컫는다.
한편, 최근 집적회로 패키지가 실장되는 제품들은 경박단소(LIGHT WEIGHT SHORT SMALL)화되고, 많은 기능이 요구됨에 따라 집적회로 패키지 기술은 집적회로 패키지 내에 복수의 반도체칩을 실장하는 SIP(SYSTEM IN PACKAGE), PoP(PACKAGE ON PACKAGE) 등과 같은 방식을 적용하는 추세이다.
더불어 고집적화 및 초막화된 부품이 실장되는 인쇄회로기판 역시 박형화해야 하는 것이 과제가 되고 있다.
이를 만족시키기 위해서는 기판의 회로설계 자유도가 증가하여야 하는데 마이크로비아, 빌드업 등 다양한 신기술들을 채택함으로써 이러한 문제에 대한 해결을 시도하고 있다.
한편, 다양한 기판들 중 세라믹기판은 일반 PCB와 달리 세라믹을 기초 소재로 사용함으로써 높은 온도와 고전류를 잘 견디는 특성을 갖고 있다.
이런 특성으로 인해 세라믹기판은 전력용 반도체, 절연게이트양극성트랜지스터(IGBT), 고출력 발광다이오드(LED), 태양전지 모듈 등에 주로 사용된다.
이러한 세라믹기판 중 특히 DBC(DIRECT BONDED COPPER)기판은 상대적으로 고전압 제품에 사용된다.
그리고, 최근, 전자기기는 다기능화, 고성능화 추세에 따라 더욱 많은 수의 반도체를 필요로 하게 되었으며, 이로 인해, 높은 온도가 발생되어 반도체 모듈의 더 높을 방열효율을 요구하였다.
이러한 종래의 반도체 모듈은 도 1에 도시된 바와 같이 히트싱크(10) 상면에 서멀그리스(20)가 도포되어 베이스플레이트(30)가 안착된다.
그리고, 베이스플레이트(30)의 상면에는 DBC기판(40)이 안착되며, DBC기판(40)의 상면에는 반도체칩(50)을 실장하고, 반도체칩(50)의 상면에는 와이어 본딩(60)을 형성한다.
이러한 와이어 본딩(60)은 반도체칩(50)와 DBC기판(40)을 연결하고, DBC기판(40)과 터미털(70)과 연결한다.
DBC기판(40)은 세라믹 소재(알루미나(Al2O3), 질화알루미늄(AlN) 등)의 층 상하 양면에 구리층이 형성된 형태이다.
그리고, DBC기판(40)의 상부 패턴은 반도체칩(50)과 솔더링이 되고 DBC기판(40)의 하부는 베이스플레이트(30)와 솔더링이 된다.
한편, 터미널(70)은 +터미널(71)과 -터미널(72)로 이루어진다.
이러한 터미널(70)은 히트싱크(10)와 간접적으로 연결되어 히트싱크(10)로 인해 온도가 낮춰지는 구조로 이루어져 있다.
따라서, 도 1에 도시된 바와 같이 +터미널(71)과 -터미널(72)이 DBC기판(40)을 중심으로 DBC기판(40)의 좌우에 배치된다.
이로 인해, +터미널(71)과 -터미널(72) 중 어느 하나는 길게 연장될 수 밖에 없다.
따라서, +터미널(71)과 -터미널(72) 중 길게 연장된 터미널(70)에는 큰 값의 기생인덕턴스가 발생될 수 밖에 없다.
이러한 기생인덕턴스는 하나 또는 여러 회로의 반도체칩 동작이나 커플링 등에 의해서 생긴 단시간의 전압 또는 전류 진폭인 전압 스파이크에 영향을 준다.
상기 기생인덕턴스의 값이 커지면 전압이 상승하여 시스템에 노이즈를 발생시키거나, 반도체칩 소손의 원인이 된다.
또한, 상기와 같은 과전압을 줄이기 위해 반도체칩의 저항을 증가시키면, 손실이 증가하여 반도체 모듈의 온도가 증가하는 현상이 발생하고 시스템 효율이 낮아지는 문제가 있다.
본 발명은 상기와 같은 실정을 감안하여 제안된 것으로서, 저항을 감소시켜 발열을 줄일 수 있고, 이로 인해 시스템의 효율을 높일 수 있는 전력용 반도체 모듈을 제공하는데 그 목적이 있다.
본 발명의 일실시예에 의한 전력용 반도체 모듈은 +터미널 및 -터미널이 전기적으로 연결된 본 발명의 일실시예에 의한 전력용 반도체 모듈은 세라믹 재질로 이루어진 베이스부와, 구리 재질로 이루어지고 상기 베이스부의 상면 및 하면에 각각 접합된 패턴층으로 이루어진 DBC(DIRECT BONDED COPPER)기판; 상기 DBC기판의 상면에 실장된 반도체칩; 상기 DBC기판과 상기 반도체칩을 상호 전기적으로 연결하고, 상기 +터미널 또는 -터미널 중 어느 하나와 상기 DBC기판을 상호 전기적으로 연결시키는 본딩와이어; 및 상기 DBC기판의 하면에 배치되어 열을 방사하는 히트싱크(HEAT SINK);를 포함하고, 상기 히트싱크의 일측방향에는 상면으로부터 상기 DBC기판이 배치된 방향으로 돌출되는 다수개의 고정돌기가 형성되며, 상기 DBC기판에는 상기 고정돌기와 대응되는 위치에서, 상기 고정돌기와 대응되는 개수로 형성되어 상기 고정돌기가 관통되는 관통공이 형성되며, 상기 DBC기판에서 상기 관통공이 형성된 방향의 반대방향인 타측방향에 +터미널과 -터미널이 배치된다.
상기 반도체칩과 상기 DBC기판 및 상기 히트싱크와 상기 DBC기판은 각각 솔더(SOLDER)를 이용하여 전기전으로 연결된다.
상기 고정돌기와 상기 관통공은 솔더를 이용하여 연결된다.
상기 고정돌기와 상기 관통공 사이를 솔더링할 때, 상기 DBC의 모서리에 압력이 가해진다.
상기 히트싱크는 상면에 상기 -터미널이 배치된다.
상기 히트싱크와 상기 -터미널은 솔더를 이용하여 연결된다.
상기 히트 싱크는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미나, BeO, 알루미늄나이트라이드, SiN, 에폭시계 수지, 또는 이들의 조합을 포함한다.
상기 히트싱크는 알루미늄, 알루미늄 합금, 또는 이들의 조합을 포함되, 주석으로 도금된다.
상기 본딩와이어는, 일단은 상기 반도체칩의 일방향 영역의 상면에 솔더링되고, 타단은 상기 반도체칩의 타방향 영역의 상면에 솔더링되는 버퍼와이어; 상기 DBC기판의 상면과 상기 +터미널 또는 -터미널 중 어느 하나를 상호 전기적으로 연결시키는 도전성와이어;를 포함한다.
버퍼와이어는, 리본형 금속 와이어 또는 테이프형 금속 와이어이다.
상기 DBC기판을 둘러싸서 상기 DBC기판에 배치된 각종 전자부품들을 보호하는 몰딩부;를 더 포함한다.
상기 몰딩부는, EMC(EPOXY MOLDING COMPOUND)로 이루어진다.
본 발명에 따른 전력용 반도체 모듈은 히트싱크에 고정돌기가 형성되고, DBC기판에 관통공이 형성되어 상호 고정됨으로써, DBC기판은 히트싱크에 견고하게 고정될 수 있는 효과가 있다.
또한, 고정돌기 및 관통공의 결합으로 인해 베이스플레이트와 서멀그리스가 삭제됨으로서, 반도체 모듈을 제작하는 제작공정과 공정시간을 줄일 수 있는 효과가 있다.
그리고, -터미널은 +터미널과 같은 방향에 위치하여 -터미널의 길이가 짧게 형성되고, 낮은 값의 기생인덕턴스가 발생됨으로써, 반도체칩에 스트레스가 적게 발생되고, 반도체칩의 저항을 낮출 수 있어, 반도체 모듈의 온도를 낮출 수 있고, 고주파에서 동작시, 손실이 작아 우수한 효율을 얻을 수 있는 효과가 있다.
도 1은 종래의 전력용 반도체 모듈을 나타낸 단면도.
도 2는 본 발명의 일실시예에 따른 전력용 반도체 모듈의 단면을 나타낸 단면도.
도 3은 본 발명의 일실시예에 따른 DBC기판과 히트싱크를 나타낸 분해사시도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 기재에 의해 정의된다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 전력용 반도체 모듈의 단면을 나타낸 단면도이고, 도 3은 본 발명의 일실시예에 따른 DBC기판과 히트싱크를 나타낸 분해사시도이다.
도 2 및 도 3을 참조하면, +터미널(600) 및 -터미널이 전기적으로 연결된 본 실시예에 따른 전력용 반도체 모듈은 DBC(DIRECT BONDED COPPER)기판(100)과, 반도체칩(200)과, 본딩와이어(300)와, 히트싱크(400) 및 몰딩부(500)를 포함한다.
DBC기판(100)은 열전도성과 절연성이 우수하고, 기존의 방열소재 표면에 안착시키는 경우보다 높은 방열 특징이 있는 것으로서, 베이스부(110)와 패턴층(120)으로 이루어진다.
베이스부(110)는 세라믹으로 이루어진 판재로서, 더욱 상세하게는 절연기재인 알루미나(Al2O3)나 알루미늄나이트라이드(AlN) 등으로 형성된다.
패턴층(120)은 베이스부(110)의 상면과 하면에 각각 접합된 것으로서, 구리 또는 구리합금으로 이루어진다.
이러한 구조로 이루어진 DBC기판(100)은 일반 기판에 비해 월등히 높은 열방출 특성을 갖는다.
또한, DBC기판(100)은 베이스부(110)의 상면과 하면에 구리 또는 구리합금으로 이루어진 패턴부가 접착됨으로써, 솔더링이나 와이어 본딩이 가능하다.
한편, 베이스부(110)와 패턴층(120)에는 하기에 설명할 히트싱크(400)과 결합되는 관통공(130)이 형성된다.
관통공(130)은 다수개로 이루어진 것으로서, DBC기판(100)의 일측방향에 관통된 구멍으로써, 히트싱크(400)가 결합될 수 있도록 한다.
반도체칩(200)은 DBC기판(100)의 상면에 실장된 것으로서, 솔더(SOLDER) 또는 도전성 에폭시에 의해 DBC기판(100)의 상면에 실장되어 상호 전기적으로 연결된다.
이러한 반도체칩(200)은 작은 입력으로 큰 출력을 얻을 수 있는 반도체 소자로써, 예컨대 DIODE, MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR), IGBT(INSULATED GATE BIPOLAR TRANSISTOR) 등과 같은 반도체 소자이다.
따라서, 반도체칩(200)은 작은 입력으로 큰 출력을 얻기 위해 입력값을 증폭시켜발진시키는 것으로서, 이러한 과정에서 높은 열이 발생할 수 있다.
즉, 반도체칩(200)은 열을 발생시키는 주요 부분이다.
그리고, 반도체칩(200)은 최근 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 반도체칩(200)의 개수를 달리할 수 있다.
본딩와이어(300)는 DBC기판(100)과 반도체칩(200)을 상호 전기적으로 연결시키고, +터미널(600) 또는 -터미널 중 어느 하나와 DBC기판(100)을 상호 전기적으로 연결시킨다.
이러한 본딩와이어(300)는 버퍼와이어(310) 및 도전성와이어(320)를 포함한다.
버퍼와이어(310)는 일단이 반도체칩(200)의 일방향 영역의 상면에 솔더링되고, 타단은 반도체칩(200)의 타방향 영역의 상면에 솔더링된다.
이러한 버퍼와이어(310)는 리본형 금속 와이어 또는 테이프형 금속 와이어 중 어느 하나로 이루질 수 있다.
도전성와이어(320)는 DBC기판(100)의 상면과 +터미널(600) 또는 -터미널 중 어느 하나를 상호 전기적으로 연결시키는 것으로서, 금, 알루미늄 또는 구리를 포함하여 형성될 수있다.
히트싱크(400)는 DBC기판(100)의 하면에 배치되어 반도체칩(200)으로부터 전달 받은 열을 외부로 방사시킨다.
이러한 히트싱크(400)는 DBC기판(100)과 솔더를 이용하여 전기전으로 연결된다.
그리고, 히트싱크(400)는 열전달이 우수한 금속재질로 형성될 수 있고, 표면적을 극대화하여 열방출 면적을 넓히므로 방열 효율을 높일수 있다.
예컨대, 히트싱크(400)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미나, BeO, 알루미늄나이트라이드, SiN, 에폭시계 수지, 또는 이들의 조합을 포함할 수 있다.
한편 히트싱크(400)는 알루미늄 또는 알루미늄 합금으로 이루어진 경우, 주석으로 도금하여 DBC기판(100)과 솔더를 이용하여 접한다.
그리고, 히트싱크(400)는 보다 효과적인 열 방사를 위하여 다양한 치수와 형상을 가질 수 있다.
이러한 히트싱크(400)는 고정돌기(410)가 형성된다.
고정돌기(410)는 관통공(130)과 대응되는 위치에서 관통공(130)과 대응되는 개수로 이루어진것으로서, 도 3에 도시된 바와 같이 히트싱크(400)의 일측방향 상면으로부터 관통공(130)이 배치된 방향으로 돌출된다.
이러한 고정돌기(410)는 관통공(130)에 삽입될 때, 솔더를 이용하여 연결된다.
이때. 고정돌기(410)와 관통공(130) 사이를 솔더링할 때, DBC기판(100)의 모서리에 압력을 가하여 고정돌기(410)와 과통공 사이에 솔더가 용이하게 스며들 수 있도록 한다.
이로 인해, DBC기판(100)은 히트싱크(400)에 견고하게 고정될 수 있다.
또한, 히트싱크(400)의 상면에 서멀그리스가 도포되어 베이스플레이트가 안착되었던 종래와는 달리 본원발명에서는 DBC기판(100)에 형성된 관통공(130)에 히트싱크(400)의 고정돌기(410)가 삽입되어 히트싱크(400)와 DBC기판(100)이 상호 결합함으로써, 베이스플레이트와 서멀그리스가 삭제된다.
이로 인해 본원발명의 반도체 모듈은 반도체 모듈을 제작하는 제작공정과 공정시간을 줄일 수 있다.
한편, DBC기판(100) 및 히트싱크(400)의 일측방향에 고정돌기(410) 및 관통공(130)이 각각 형성됨으로써, DBC기판(100) 및 히트히크에서 고정돌기(410) 및 관통공(130)이 형성된 방향의 반대방향인 타측방향에 +터미널(600)과 -터미널(700)이 배치된다.
그리고, -터미널(700)은 히트싱크(400) 상면에 배치된다.
이때, 히트싱크(400)와 -터미널은 솔더를 이용하여 연결된다.
이로 인해, 본원발명의 반도체 모듈은 히트싱크(400)와 -터미널(700)의 연결시, 본딩와이어(300)가 아닌 솔더를 이용함으로써, 히트싱크(400)와 -터미널(700)을 연결하는 제작공정과 공정시간을 효율적으로 줄일 수 있다.
또한, -터미널(700)이 +터미널(600)과 같은 방향에 위치함으로써, 도 2에 도시된 바와 같이 -터미널(700)의 길이가 짧게 형성된다.
이로 인해, -터미널에는 종래 기술에 비해 낮은 값의 기생인덕턴스가 발생된다.
따라서, 종래 기술에 비해 본원발명은 반도체칩(200)에 스트레스가 적게 발생되고, 반도체칩(200)의 저항을 낮출 수 있어, 반도체 모듈의 온도를 낮출 수 있고, 고주파에서 동작시, 손실이 작아 우수한 효율을 얻을 수 있다.
또한, 히트싱크(400)는 -터미널(700)과 연결되어 솔더가 가능하다면 히트싱크(400)에서 다양한 영역에서 -터미널(700)을 만들 수 있다.
한편, 본 발명의 상세한 설명에서는 -터미널이 히트싱크(400)와 전기적으로 연결되는 것으로 설명하였지만, 히트싱크(400)와 전기적으로 연결될 수 있다면 히트싱크(400)의 상면에는 +터미널(600)이 위치됨도 가능하다.
몰딩부(500)는 DBC기판(100)을 둘러싸서 DBC기판(100)의 상면에 배치된 각종 전자부품들을 밀봉하여 보호하는 역할을 한다.
이러한 몰딩부(500)는 에폭시 몰드 컴파운드(EMC: EPOXY MOLD COMPOUND)로 형성될 수 있다.
이상 상술한 바와 같이 본 발명에 의한 전력용 반도체 모듈은, 히트싱크(400)에 고정돌기(410)가 형성되고, DBC기판(100)에 관통공(130)이 형성되어 상호 고정됨으로써, DBC기판(100)은 히트싱크(400)에 견고하게 고정될 수 있다.
또한, 고정돌기(410) 및 관통공(130)의 결합으로 인해 베이스플레이트와 서멀그리스가 삭제됨으로서, 반도체 모듈을 제작하는 제작공정과 공정시간을 줄일 수 있다.
그리고, -터미널(700)은 +터미널(600)과 같은 방향에 위치하여 -터미널(700)의 길이가 짧게 형성되고, 낮은 값의 기생인덕턴스가 발생됨으로써, 반도체칩(200)에 스트레스가 적게 발생되고, 반도체칩(200)의 저항을 낮출 수 있어, 반도체 모듈의 온도를 낮출 수 있고, 고주파에서 동작시, 손실이 작아 우수한 효율을 얻을 수 있다.
본 발명은 전술한 실시예에 국한하지 않고, 본 발명의 기술사상이 허용되는 범위내에서 다양하게 변형하여 실시할 수 있다.
100: DBC기판 110: 베이스부
120: 패턴층 130: 관통공
200: 반도체칩 300: 본딩와이어
310: 버퍼와이어 320: 도전성와이어
400: 히트싱크 410: 고정돌기
500: 몰딩부 600: +터미널
700: -터미널

Claims (12)

  1. +터미널 및 -터미널이 전기적으로 연결된 전력용 반도체 모듈에 있어서,
    세라믹 재질로 이루어진 베이스부와, 구리 재질로 이루어지고 상기 베이스부의 상면 및 하면에 각각 접합된 패턴층으로 이루어진 DBC(DIRECT BONDED COPPER)기판;
    상기 DBC기판의 상면에 실장된 반도체칩;
    상기 DBC기판과 상기 반도체칩을 상호 전기적으로 연결하고, 상기 +터미널 또는 -터미널 중 어느 하나와 상기 DBC기판을 상호 전기적으로 연결시키는 본딩와이어; 및
    상기 DBC기판의 하면에 배치되어 열을 방사하는 히트싱크(HEAT SINK);를 포함하고,
    상기 히트싱크의 일측방향에는 상면으로부터 상기 DBC기판이 배치된 방향으로 돌출되는 다수개의 고정돌기가 형성되며,
    상기 DBC기판에는 상기 고정돌기와 대응되는 위치에서, 상기 고정돌기와 대응되는 개수로 형성되어 상기 고정돌기가 관통되는 관통공이 형성되며,
    상기 DBC기판에서 상기 관통공이 형성된 방향의 반대방향인 타측방향에 +터미널과 -터미널이 배치되고,
    상기 관통공 및 상기 고정돌기는, 상기 반도체칩과 겹치지 않는 영역에 형성되며,
    상기 고정돌기는 상기 관통공에 끼움방식으로 결합되어 솔더를 이용하여 연결된 것
    인 전력용 반도체 모듈.
  2. 제1항에 있어서,
    상기 반도체칩과 상기 DBC기판 및 상기 히트싱크와 상기 DBC기판은 각각 솔더(SOLDER)를 이용하여 전기전으로 연결되는 것
    인 전력용 반도체 모듈.
  3. 삭제
  4. 제1항에 있어서,
    상기 고정돌기와 상기 관통공 사이를 솔더링할 때, 상기 DBC의 모서리에 압력이 가해지는 것
    인 전력용 반도체 모듈.
  5. 제1항에 있어서,
    상기 히트싱크는 상면에 상기 -터미널이 배치된 것
    인 전력용 반도체 모듈.
  6. 제5항에 있어서,
    상기 히트싱크와 상기 -터미널은 솔더를 이용하여 연결되는 것
    인 전력용 반도체 모듈.
  7. 제1항에 있어서,
    상기 히트 싱크는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미나, BeO, 알루미늄나이트라이드, SiN, 에폭시계 수지, 또는 이들의 조합을 포함하는 것
    인 전력용 반도체 모듈.
  8. 제1항에 있어서,
    상기 히트싱크는 알루미늄, 알루미늄 합금, 또는 이들의 조합을 포함되, 주석으로 도금된 것
    인 전력용 반도체 모듈.
  9. 제1항에 있어서, 상기 본딩와이어는,
    일단은 상기 반도체칩의 일방향 영역의 상면에 솔더링되고, 타단은 상기 반도체칩의 타방향 영역의 상면에 솔더링되는 버퍼와이어;
    상기 DBC기판의 상면과 상기 +터미널 또는 -터미널 중 어느 하나를 상호 전기적으로 연결시키는 도전성와이어;를 포함하는 것
    인 전력용 반도체 모듈.
  10. 제9항에 있어서, 버퍼와이어는,
    리본형 금속 와이어 또는 테이프형 금속 와이어인 것
    인 전력용 반도체 모듈.
  11. 제1항에 있어서,
    상기 DBC기판을 둘러싸서 상기 DBC기판에 배치된 각종 전자부품들을 보호하는 몰딩부;를 더 포함하는 것
    인 전력용 반도체 모듈.
  12. 제11항에 있어서, 상기 몰딩부는,
    EMC(EPOXY MOLDING COMPOUND)로 이루어진 것
    인 전력용 반도체 모듈.

KR1020180015405A 2018-02-08 2018-02-08 전력용 반도체 모듈 KR102490612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180015405A KR102490612B1 (ko) 2018-02-08 2018-02-08 전력용 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015405A KR102490612B1 (ko) 2018-02-08 2018-02-08 전력용 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20190095998A KR20190095998A (ko) 2019-08-19
KR102490612B1 true KR102490612B1 (ko) 2023-01-19

Family

ID=67807096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015405A KR102490612B1 (ko) 2018-02-08 2018-02-08 전력용 반도체 모듈

Country Status (1)

Country Link
KR (1) KR102490612B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
CN111725196B (zh) * 2020-06-30 2023-11-28 长沙安牧泉智能科技有限公司 一种高温原位紫外探测系统
KR102481099B1 (ko) * 2020-09-08 2022-12-27 제엠제코(주) 복합 반도체 패키지 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203570A (ja) * 2004-01-15 2005-07-28 Toyota Industries Corp 半導体モジュール
JP2012248568A (ja) * 2011-05-25 2012-12-13 Sanken Electric Co Ltd 放熱基板及びその製造方法、半導体モジュール
US20130252381A1 (en) * 2009-06-16 2013-09-26 Ixys Corporation Electrically Isolated Power Semiconductor Package With Optimized Layout

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285663B1 (ko) * 1998-05-12 2001-04-02 박종섭 패키지화된집적회로소자및그제조방법
KR20100120006A (ko) * 2009-05-04 2010-11-12 삼성전기주식회사 전력 모듈 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203570A (ja) * 2004-01-15 2005-07-28 Toyota Industries Corp 半導体モジュール
US20130252381A1 (en) * 2009-06-16 2013-09-26 Ixys Corporation Electrically Isolated Power Semiconductor Package With Optimized Layout
JP2012248568A (ja) * 2011-05-25 2012-12-13 Sanken Electric Co Ltd 放熱基板及びその製造方法、半導体モジュール

Also Published As

Publication number Publication date
KR20190095998A (ko) 2019-08-19

Similar Documents

Publication Publication Date Title
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
TWI395345B (zh) 具有低熱阻之發光二極體燈
KR102508945B1 (ko) 양방향 반도체 패키지
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101222831B1 (ko) 전력 모듈 패키지
JP6218898B2 (ja) 電力用半導体装置
CN111261598B (zh) 封装结构及其适用的电源模块
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
KR102490612B1 (ko) 전력용 반도체 모듈
KR20210070928A (ko) 전력반도체 모듈
CN110634813B (zh) 封装结构
CN112530915A (zh) 半导体装置
US20220199483A1 (en) Power device packaging
US20220208661A1 (en) Qfn/qfp package with insulated top-side thermal pad
CN210379025U (zh) 功率器件封装结构
KR102488931B1 (ko) 양방향 반도체 패키지 및 제조방법
CN112397472A (zh) 半导体装置
CN111244061A (zh) 氮化镓设备的封装结构
JP2004048084A (ja) 半導体パワーモジュール
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR102312085B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
EP4123699A1 (en) A semiconductor device and a method of manufacturing of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant