CN111261598B - 封装结构及其适用的电源模块 - Google Patents

封装结构及其适用的电源模块 Download PDF

Info

Publication number
CN111261598B
CN111261598B CN201911192821.9A CN201911192821A CN111261598B CN 111261598 B CN111261598 B CN 111261598B CN 201911192821 A CN201911192821 A CN 201911192821A CN 111261598 B CN111261598 B CN 111261598B
Authority
CN
China
Prior art keywords
insulating layer
electronic component
redistribution
conductive
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192821.9A
Other languages
English (en)
Other versions
CN111261598A (zh
Inventor
林平平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics International Singapore Pte Ltd
Original Assignee
Delta Electronics International Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics International Singapore Pte Ltd filed Critical Delta Electronics International Singapore Pte Ltd
Publication of CN111261598A publication Critical patent/CN111261598A/zh
Application granted granted Critical
Publication of CN111261598B publication Critical patent/CN111261598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4023—Connecting the strap to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种封装结构及其适用的电源模块，封装结构包括：第一绝缘层、第一重布线区、至少一电子组件、第二重布线区、第二绝缘层、第一散热装置、散热基板、第二散热装置及多个导热结构。第二重布线区的一部分设置在第一绝缘层的顶表面的一部分上，第二重布线区的另一部分设置在第一绝缘层中。至少一导电端子与第二重布线区连接。至少一导热结构与第一重布线区和第二重布线区中的至少一个连接，并且导热结构分别从第一绝缘层的相对侧向外延伸以形成接脚。

Description

封装结构及其适用的电源模块
技术领域
本发明涉及一种封装结构，尤其涉及一种能够提高散热效率和减小厚度的封装结构及其适用的电源模块。
背景技术
近年来，电子装置设计朝向小尺寸、轻薄及易于携带的趋势发展。再者，随着电子工业技术的日益进步，电子装置的内部电路已逐渐朝向模块化发展，换言之，多个电子组件整合在单一电子模块中。举例而言，电源模块(power module)为广泛使用的电子模块之一，电源模块可包括例如但不限于直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)。于多个电子组件(例如电容器、电阻器、电感器、变压器、二极管及晶体管)整合为电源模块之后，电源模块便可安装于主板或系统电路板上。
然而，当嵌入电源模块的传统封装结构的绝缘层内的电子组件在工作期间产生大量热时，电源模块的传统封装结构通常具有差的散热效率。此外，由于电源模块的传统封装结构的电子组件利用引线接合技术与其他电子组件或接脚连接，故存在一些缺点。例如，用于连接电子组件的长导线可能增加寄生效应。在这种情况下，电子组件的效率将受到不利的影响。此外，因此需要在传统封装结构中保持引线接合区域，故传统封装结构内的空间利用也受到限制，使得传统封装结构的厚度不能减小。在上述情况下，传统的封装结构难以增加功率密度，以适用于具有高功率的电源模块。因此，如何发展一种克服上述缺陷的封装结构及其适用的电源模块，实为目前迫切的需求。
发明内容
本发明的实施例的目的在于提供一种封装结构，包括第一绝缘层、第一重布线区、嵌入在第一绝缘层内的至少一电子组件、第二重布线区以及导热结构，其中电子组件的多个导电端子中的至少一个导电端子与第二重布线区连接，并且至少一导热结构与第一重布线区和第二重布线区中的至少一个连接。据此，封装结构可以提高散热效率，并且可以减小封装结构的厚度。因此，封装结构适用于高功率的电源模块。
本发明的另一实施例的目的在于提供一种包括导热结构的封装结构，其中导热结构分别暴露于第一绝缘层的相对侧，以形成接脚。因此，封装结构可以通过导热结构提高散热效率，并且封装结构可以通过接脚与印刷电路板组合，以形成电源模块。
为达上述目的，本发明提供一种封装结构。封装结构包括:第一绝缘层、第一重布线区、至少一电子组件、第二重布线区、第二绝缘层、第一散热器、散热基板、第二散热器和多个导热结构。第一重布线区位于第一绝缘层中并暴露于第一绝缘层的底表面。第二重布线区的一部分设置在第一绝缘层的顶表面的一部分上，第二重布线区的其余部分设置在第一绝缘层内。至少一电子组件，嵌入在第一绝缘层内，且设置在第一重布线区上，并包括多个导电端子，其中至少一导电端子中与第二重布线区连接。第二绝缘层设置在第一绝缘层的顶表面的其余部分和第二重布线区上。第一散热器设置在第二绝缘层上。散热基板设置在第一绝缘层的底表面上，第二散热器设置在散热基板上。多个导热结构，嵌入在第一绝缘层内，其中多个导热结构与第一重布线区和第二重布线区中的至少一个连接，多个导热结构为分别暴露于第一绝缘层的相对侧，以形成接脚。
为达上述目的，本发明提供一种电源模块，包括：至少一印刷电路板和至少一封装结构。至少一封装结构包括第一绝缘层、第一重布线区、至少一电子组件、第二重布线区、第二绝缘层、第一散热器、散热基板、第二散热器和多个导热结构。第一重布线区位于第一绝缘层中并暴露于第一绝缘层的底表面。第二重布线区的一部分设置在第一绝缘层的顶表面的一部分上，第二重布线区的其余部分设置在第一绝缘层内。至少一电子组件，嵌入在第一绝缘层内并设置在第一重布线区上，并包括多个导电端子，其中至少一个导电端子与第二重布线区连接。第二绝缘层设置在第一绝缘层的顶表面的其余部分和第二重布线区上。第一散热器设置在第二绝缘层上。散热基板设置在第一绝缘层的底表面上。第二散热器设置在散热基板上。多个导热结构嵌入在第一绝缘层内，其中至少一个导热结构与第一重布线区和第二重布线区中的至少一个相连接，以及多个导热结构分别与从第一绝缘层的相对侧向外暴露，以形成多个接脚而插入至少一印刷电路板中。
本发明的有益效果在于，本发明提供了一种封装结构及其适用的电源模块，由于第一绝缘层、第一重布线区、第二重布线区、第二绝缘层和散热基板分别具有高导热率，并且封装结构还包括第一散热器、第一散热装置和第二散热器，故即使电子组件在工作期间产生大量的热能，电子组件所产生的热能也可以在垂直方向上快速地扩散到封装结构的周围。此外，由电子组件产生的一部分热能也可以通过第二重布线区和导热结构快速地和双向地扩散到封装结构的周围，因此，封装结构具有双侧冷却功能，并且封装结构的散热效率亦提高。
附图说明
图1为本发明第一较佳实施例的封装结构的剖面结构示意图；
图2为本发明第二较佳实施例的封装结构的剖面结构示意图；
图3为本发明第一较佳实施例的具有图1所示的封装结构的电源模块的剖面结构示意图；
图4为本发明第二较佳实施例的电源模块的剖面结构示意图；
图5为本发明第三较佳实施例的具有多个图1所示的封装结构的电源模块的剖面结构示意图；
图6为本发明另一较佳实施例的具有多个封装结构的电源模块的剖面结构示意图。
附图标记如下：
1、1a、1b:封装结构
2、2a、2b:印刷电路板
3、4、5:电源模块
10:第一绝缘层
11:第一重布线区
12:电子组件
13:第二重布线区
14:第二绝缘层
15:第一散热器
16:第一散热装置
16':有源散热装置
17:散热基板
18:第二散热器
19:导热结构
20:第二散热装置
20':有源散热装置
21:塑封组件
100:底表面
101:顶表面
110:第一重布线层
111、130:第二重布线层
120:导电端子
121:固定材料
122:第一表面
123:第二表面
131a:第一导电通孔
131b:第二导电通孔
132:第三重布线层
133:第四重布线层
134a:第一导电通孔
134b:第二导电通孔
134c:第三导电通孔
134d:第四导电通孔
190:接脚
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用于限制本发明。例如，若是本说明书以下的公开内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包括了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包括了可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本发明的说明中不同实施例可能使用重复的参阅符号及/或用字，这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一组件或特征组件与另一(多个)组件或(多个)特征组件的关系，可使用空间相关用语，例如“在…之下(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”及类似的用语等，可以理解的是，除了附图所示出的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。当一组件被称为“连接”或“耦接”至另一组件时，它可以为直接连接或耦接至另一组件，又或是在其中有一额外组件存在。尽管本公开的广义范围的数值范围及参数为近似值，但尽可能精确地在具体实例中陈述数值。虽然“第一”、“第二”、“第三”等用语在权利要求中可用于描述各种组件是可以被理解的，但这些组件不应该被这些用语所限制，且在实施例中被对应地描述的这些组件是用以表达不同的参照编号，这些用语仅是用以区别一个组件与另一个组件，例如，第一组件可以被称为第二组件，且类似地，第二组件可以被称为第一组件，而不偏离实施例的范围。在此所使用的用语“及/或”包括一或多个相关列出的项目的任何或全部组合。此外，数值范围或参数固有地含有在各别测试测量中存在的误差。并且，如本文中出现用语“大约”或“实质上”一般意指在一给定值或范围的10％、5％、1％或0.5％内。另一选择为，用语“大约”或“实质上”意味本领域技术人员可接受的误差内。除在操作/工作的实例中以外，或除非明确规定，否则本文中所公开的所有数值范围、量、值及百分比(如本文中所公开的材料的数量、时间、温度、操作条件、用量的比例及其类似者)，应被理解为在所有实施例中由用语“大约”或“实质上”来修饰。对应地，除非相反地指示，否则本公开及随附权利要求中陈述的数值参数为可视需要变化的近似值。例如，每一数值参数应至少根据所述的有效数字的数字且借由应用普通舍入原则来解释。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。本文中所公开的所有范围包括端点，除非另有规定。
请参阅图1，其为本发明第一较佳实施例的封装结构的剖面结构示意图。如图1所示，封装结构1包括第一绝缘层10、第一重布线区11、至少一电子组件12、第二重布线区13、第二绝缘层14、第一散热器15、第一散热装置16、散热基板17、第二散热器18和多个导热结构19。在本实施例中，封装结构1包括两个导热结构19，但不限于此。第一绝缘层10可以由任何具有高导热率的任何适当的绝缘材料制成。
第一重布线区11可以由任何具有高导热率的金属材料制成，例如铜。第一重布线区11包括位于第一绝缘层10中并且暴露于第一绝缘层10的底表面100的至少一个第一重布线层110。
在本实施例中，封装结构1包括两个电子组件12，但不限于此。至少一电子组件12可包括有源组件。在本实施例中，每个电子组件12包括一有源组件，例如但不限于宽能隙(Wide Band Gap；WBG)功率半导体器件，宽能隙功率半导体器件可包括能够以高频率工作的氮化镓(GaN)和碳化硅(SiC)中的至少一种。电子组件12嵌入在第一绝缘层10内并包括多个导电端子120。每个电子组件12通过固定材料121附着在对应的第一重布线层110上。固定材料121可包括但不限于银烧结材料。
在一些实施例中，如图1所示，电子组件12还包括与第一绝缘层10的顶表面101相邻的第一表面122和与第一表面122相对并且与第一绝缘层10的底表面100相邻的第二表面123。另外，电子组件12可以包括水平式电子组件，换言之，水平式电子组件12的多个导电端子120形成于电子组件12的第一表面122上。在一个实施例中，电子组件12包括为水平式电子组件的宽能隙功率半导体组件。
第二重布线区13部分设置在第一绝缘层10的部分顶表面101上，第二重布线区13的其余部分位于第一绝缘层10内。在本实施例中，电子组件12的每个导电端子120与第二重布线区13电连接。
第二绝缘层14可以由任何具有高导热率的任何适当的绝缘材料制成。第二绝缘层14设置在第一绝缘层10的顶表面101的其余部分上和重布线区13上。
第一散热器15可以由任何具有高导热率的金属材料制成，例如铜。第一散热器15设置在第二绝缘层14上，因此，封装结构1的散热效率可以通过第一散热器15增强。
第一散热装置16设置在第一散热器15上，并与第一散热器15热耦合，以提高封装结构1的散热效率。在一实施例中，第一散热装置16与第一散热器15直接热耦合，以进一步提高封装结构1的散热效率。第一散热装置16可包括无源散热装置和有源散热装置中的至少一种。无源散热装置可例如但不限于包括由金属材料及陶瓷材料中的至少一种所构成的散热鳍片。有源散热装置可例如但不限于包括由热管和液体冷却装置中的至少一个。在一些实施例中，第一散热装置16可以通过导热胶(图1中未示出)固定在第一散热器15上。
散热基板17设置在第一绝缘层10的底表面100上，散热基板17可为但不限于包括适用引导键合铜(DBC)制成的基板。在一实施例中，散热基板17可包括陶瓷基底。第二散热器18可以由任何具有高导热率的金属材料制成，例如铜，第二散热器18设置在散热基板17上并与第一重布线区11相对，因此，封装结构1的散热效率将通过第二散热器18而提高。
两个导热结构19嵌入在第一绝缘层10内并分别位于第一绝缘层10的相对侧。此外，两个导热结构19可分别设置于对应的第一重布线层110上。每一个导热结构19中的与第二重布线区13连接，使得每一导热结构19可以通过第二重布线区13而与至少一电子组件12的至少一对应的导电端子120连接。再者，两个导热结构19分别暴露于第一绝缘层10的相对侧，以形成接脚190，换言之，接脚190从第一绝缘层10向外延伸。
在一实施例中，两个导热结构19由金属材料制成。再者，两个导热结构19可以用相同的引线框架或两个不同的引线框架实现。因此，两个导热结构19具有导热性和导电性。
在一实施例中，封装结构1包括第一绝缘层10，多个电子组件12、第二重布线区13、第二绝缘层14、第一散热器15、第一散热装置16、多个导热结构19和包括第一重布线区11、第二散热器18和设置在第一重布线区11和第二散热器18之间的散热基板17的DBC基板。DBC基板的第一重布线区11包括至少第一重布线层110，第一重布线区11位于第一绝缘层10中并且暴露于第一绝缘层10的底表面100。第二重布区13的一部分设置在第一绝缘层10的顶表面101的一部分上，并且第二重布区13的其余部分位于第一绝缘层10内。多个电子组件12包括至少一个水平式电子组件，水平式电子组件包括形成在电子组件12的第一表面122上的多个导电端子120，且水平式电子组件嵌入在第一绝缘层10内并且通过与第一表面122相对的第二表面123而附接于DBC基板的第一重布线区11上。水平式电子组件12的导电端子120与第二重布线区13电连接。第二绝缘层14设置在第一绝缘层10和第二重布线区13的顶表面101的其余部分上。具有高导热率的第一散热器15设置在第二绝缘层14上。第一散热装置16设置在第一散热器15上并与第一散热器15热耦合，以提高封装结构1的散热效率。多个导热结构19嵌入第一绝缘层10内，其中至少一个导热结构19与DBC基板和第二重布线区13中的至少一个连接，并且多个导热结构19分别暴露于第一绝缘层10的相对侧，以形成多个接脚。
如上述实施例所述，由于第一绝缘层10、第一重布线区11、第二重布线区13、第二绝缘层14和散热基板17分别具有高导热率，并且封装结构1还包括第一散热器15、第一散热装置16和第二散热器18，故即使电子组件12在工作期间产生大量的热能，电子组件12所产生的热能可以在垂直方向上快速地扩散到封装结构1的周围，此外，由电子组件12产生的一部分热能也可以通过第二重布线区13和导热结构19快速地和双向地扩散到封装结构1的周围，因此，封装结构具有双侧冷却功能，并且封装结构1的散热效率亦提高。此外，在本实施例中，由于电子组件12的多个导电端子120通过第二重布线区13与对应的导热结构19连接，而无须利用引线接合技术，故减少了寄生效应，以致提高了电子组件12的效率，封装结构1的厚度也可以减小。因此，封装结构1可以增加功率密度，以适用于具有高功率的电源模块。
在一些实施例中，封装结构1还包括第二散热装置20。第二散热装置20设置在第二散热器18上并与散热基板17相对，用以进一步提高封装结构1的散热效率。第二散热装置20可包括无源散热装置和有源散热装置中的至少一个。无源散热装置可例如但不限于包括由金属材料及陶瓷材料中的至少一种所构成的散热鳍片。有源散热装置可例如但不限于包括由热管和液体冷却装置中的至少一个。在一些实施例中，第二散热装置20可以通过导热胶固定在第二散热器18上(图1中未示出)。
在一些实施例中，封装结构1还包括塑封组件21。塑封组件21围绕第一绝缘层10、第一重布线区11、第二重布线区13、第二绝缘层14、第一散热器15、散热基板17和第二散热器18而将第一绝缘层10的一部分、第一绝缘层10的一部分、第一重布线区11的一部分、第二重布线区13的一部分、第二绝缘层14的一部分、第一散热器15的一部分、散热基板17的一部分和第二散热器18的一部分封装。导热结构19的接脚190分别从塑封组件21向外延伸。在本实施例中，塑封组件21可为塑料。
在一些实施例中，第二重布线区13包括至少一第二重布线层130、至少一第一导电通孔131a和至少一第二导电通孔131b。至少一第二重布线层130设置在第一绝缘层10的顶表面101的一部分上。此外，至少一第一导电通孔131a和至少一第二导电通孔131b形成于第一绝缘层10内，其中至少一第一导电通孔131a与对应的第二重布线层130接触并且与电子组件12对应的导电端子120连接，至少一第二导电通孔131b与对应的第二重布线层130接触并与对应的导热结构19连接。据此，每个导热结构19经由第一导电通孔131a、第二导电通孔131b和第二重布线区13的第二重布线层130与至少一电子组件12的至少一导电端子120电连接。
在一些实施例中，两个导热结构19中的其中一个导热结构19比另一个导热结构19薄。在一个实施例中，较薄的导热结构19用于构成信号路径，较薄的导热结构19用于于接收外部控制信号及/或将外部控制信号传输到电子组件12的对应导电端子120。此外，在一实施例中，较厚的导热结构19适用于构成高电流路径和高电压路径中的至少一个，较厚的导热结构19用于传输高电流及/或高电压。当然可选择地，两个导热结构19可以具有相同的结构和厚度。
此外，至少一电子组件12还可以包括垂直型电子组件。图2为本发明第二较佳实施例的封装结构的剖面结构示意图。本实施例中，与图1类似的组成部分和组件用相同的标号来表示，故在此不再赘述。相较于图1所示的实施例，本实施例的至少一电子组件12可以包括垂直型电子组件，例如图2右侧所示的电子组件12，另一电子组件12则可以包括水平式电子组件，例如图2左侧所示的电子组件12，垂直型电子组件12的至少一个导电端子120形成在垂直型电子组件12的第二表面123上，垂直型电子组件12的其余导电端子120形成在垂直型电子组件12的第一表面122上。此外，第一重布线区11包括至少一第一重布线层110和至少一第二重布线层111，其中至少一第一重布线层110和至少一第二重布线层111位于第一绝缘层10内并暴露于第一绝缘层10的底表面100。每一导热结构19和水平式电子组件12可以分别设置在第一重布线区11的对应的第一重布线层110上，并且垂直型电子组件12可以设置在第一重布线区11的对应的第二重布线层111上。形成在垂直型电子组件12的第二表面123上的至少一导电端子120与对应的第一重布线区11的第二重布线层111连接。此外，第二重布线区13包括至少一第三重布线层132、至少一第四重布线层133、至少一第一导电通孔134a、至少一第二导电通孔134b、至少一第三导电通孔134c以及至少一第四导电通孔134d。至少一第三重布线层132和至少一第四重布线层133设置在第一绝缘层10的顶表面101的一部分上。此外，至少一第一导电通孔134a、至少一第二导电通孔134b、至少一第三导电通孔134c和至少一第四导电通孔13相应4d形成在第一绝缘层10内，其中至少一第一导电通孔134a与对应的第三重布线层132接触，并与形成在垂直型电子组件12的第一表面122上的对应导电端子120和水平式电子组件12的对应导电端子120中的至少一个连接，至少一第二导电通孔134b与对应的第三重布线层132接触并与对应的导热结构19连接，至少一第三导电孔134c与对应的第四重布线层133接触并与水平式电子组件12的对应导电端子120连接，至少一第四导电通孔134d与对应的第四重布线层133接触并与第二重布线层111连接。据此，导热结构19可可经由第一导电通孔134a、第二导电通孔134b和第三重布线层132与电子组件12的至少一导电端子120电连接，形成在垂直电子组件12的第二表面123上的至少一导电端子120可经由第三导电通孔134c、第四导电通孔134d、第二重布线层111和第四重布线层133与水平式电子组件12的至少一导电端子120电连接。
在一些实施例中，图1或图2中所示的封装结构1可以与至少一印刷电路板组合以形成电源模块。图3为本发明第一较佳实施例的具有图1所示的封装结构的电源模块的剖面结构示意图。电源模块3包括图1的封装结构1和至少一印刷电路板2。封装结构1的导热结构19的每个接脚190从封装结构1的侧面向外延伸并朝向印刷电路板2弯折，以插入印刷电路板2的安装孔(未示出)中，使得封装结构1可以与至少一印刷电路板2组装。此外，导热结构19的每个接脚190可包括但不限于压配型接脚和紧固型接脚中的至少一个。在本实施例中，封装结构1可以通过第一散热装置16和第二散热装置20提高散热效率。
图4为本发明第二较佳实施例的电源模块的剖面结构示意图。本实施例中，与图3类似的组成部分和组件用相同的标号来表示，故在此不再赘述。相较于图3所示的第一较佳实施例的电源模块3，电源模块4省略如图3所示的第二散热装置20，以满足封装结构1与印刷电路板2之间的空间要求或封装结构1的散热要求。因此，电源模块4的厚度可以减小。
图5本发明第三较佳实施例的具有多个图1所示的封装结构的电源模块的剖面结构示意图。于本实施例中，与图3类似的组成部分和组件用相同的标号来表示，故在此不再赘述。本实施例的功率模块5包括如图1所示的多个封装结构1和两个印刷电路板2，例如包括第一印刷电路板2a和第二印刷电路板2b。多个封装结构1依次设置在两个印刷电路板2之间。多个封装结构1可为但不限于彼此平行布置并且位于第一印刷电路板2a和第二印刷电路板2b之间。封装结构1的多个接脚190分别插入两个印刷电路板2a、2b中。换言之，每一封装结构1具有第一水平侧1a和第二水平侧1b。从多个封装结构1的第一侧面1a向外延伸的接脚190插入第一印刷电路板2a的安装孔中。从多个封装结构1的第二侧边1b向外延伸的接脚190插入第二印刷电路板2b的安装孔(未示出)中。据此，功率模块5可以通过采用至少两个封装结构1来提供良好的可扩展性。在一些实施例中，任一封装结构1的第一散热装置16可与另一封装结构1的第二散热装置20热耦合，故两个相邻的封装结构1可以在两个相邻的封装结构1之间共享第一散热装置16或第二散热装置20，换言之，电源模块5具有多个用于散热的冷却通道，据此，电源模块5的散热效率可提升。
图6为本发明另一较佳实施例的具有多个封装结构的电源模块的剖面结构示意图。于本实施例中，与图3类似的组成部分和组件由相同的标号来表示，故在此不再赘述。在本实施例中，多个封装结构1包括有源散热装置16'和20'，例如液体冷却装置，以分别代替为散热鳍片的第一散热装置16和第二散热装置20。再者，任一封装结构1的有源散热装置16'可与另一封装结构1的有源散热装置20'热耦合，使得两个相邻的封装结构1可以共享在两个相邻的封装结构1之间的有源散热装置16'或有源散热装置20'，换言之，电源模块5具有多个用于散热的冷却通道，据此，电源模块5的散热效率可提升。
综上所述，本发明提供了一种封装结构及其适用的电源模块，由于第一绝缘层、第一重布线区、第二重布线区、第二绝缘层和散热基板分别具有高导热率，并且封装结构还包括第一散热器、第一散热装置和第二散热器，故即使电子组件在工作期间产生大量的热能，电子组件所产生的热能也可以在垂直方向上快速地扩散到封装结构的周围。此外，由电子组件产生的一部分热能也可以通过第二重布线区和导热结构快速地和双向地扩散到封装结构的周围，因此，封装结构具有双侧冷却功能，并且封装结构的散热效率亦提高。此外，由于每一电子组件的多个导电端子通过第一重布线区及/或第二重布线区与对应的导热结构或另一电子组件的对应导电端子连接，使得第一重布线区及/或第二重布线区能够省略使用引线键合技术，故减小寄生效应，从而可以提高电子组件的效率，并且封装结构的厚度可以减小。因此，封装结构可以增加功率密度，以适用于具有高功率的电源模块。
须注意，上述仅是为说明本发明而提出的较佳实施例，本发明不限于所述的实施例，本发明的范围由如附权利要求书决定。且本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求书所欲保护。

Claims (18)

1.一种封装结构，包括：
一第一绝缘层；
一第一重布线区，至少包括至少一第一重布线层，位于该第一绝缘层中并暴露于该第一绝缘层的一底表面；
一第二重布线区，至少包括至少一第二重布线层，其中该第二重布线区的一部分设置在该第一绝缘层的一顶表面的一部分上，该第二重布线区的其余部分位于该第一绝缘层内；
至少一电子组件，嵌入该第一绝缘层内，且设置在该第一重布线区上，并包括多个导电端子，其中该多个导电端子中的至少一导电端子与该第二重布线区连接；
一第二绝缘层，设置在该第一绝缘层的该顶表面的其余部分和该第二重布线区上；
一第一散热器，设置在该第二绝缘层上；
一散热基板，设置在该第一绝缘层的该底表面上；
一第二散热器，设置在该散热基板上；以及
多个导热结构，嵌入该第一绝缘层内，其中至少一个该导热结构与该第一重布线区和该第二重布线区中的至少一个连接，该多个导热结构分别暴露于该第一绝缘层的相对侧，以形成多个接脚，该导热结构所形成的该多个接脚从该第一绝缘层向外延伸；
其中该多个导热结构中的其中一个该导热结构比其他该导热结构薄，其中该多个导热结构中较薄的一个该导热结构架适于作为一信号路径，并且该多个导热结构中较厚的一个该导热结构架适于作为高电流路径和高电压路径中的至少一个。
2.如权利要求1所述的封装结构，其中该至少一电子组件包括一宽能隙功率半导体器件。
3.如权利要求1所述的封装结构，其中该封装结构还包括至少一散热装置，设置在该第一散热器和该第二散热器中的至少一个上。
4.如权利要求1所述的封装结构，其中该封装结构还包括一塑封组件，围绕该第一绝缘层、该第一重布线区、该第二重布线区、该第二绝缘层、该第一散热器、该散热基板及该第二散热器，并封装该第一绝缘层的一部分、该第一重布线区的一部分、该第二重布线区的一部分、该第二绝缘层的一部分、该第一散热器的一部分、该散热基板的一部分及该第二散热器的一部分，其中该多个导热结构的该多个接脚分别从该塑封组件向外延伸。
5.如权利要求1所述的封装结构，其中该至少一电子组件包括一水平式电子组件，并且该水平式电子组件的该多个导电端子形成在该水平式电子组件的一第一表面上。
6.如权利要求5所述的封装结构，其中该水平式电子组件通过一固定材料附着在对应的该第一重布线层上，而且每一该导热结构设置在对应的该第一重布线层上。
7.如权利要求6所述的封装结构，其中该第二重布线区包括:
至少一第一导电通孔，形成在该第一绝缘层中，其中该至少一第一导电通孔与对应的该第二重布线层接触，并与该水平式电子组件的对应该导电端子连接；以及
至少一第二导电通孔，形成在该第一绝缘层中，其中该至少一第二导电通孔与对应的该第二重布线层接触并与对应的该导热结构连接。
8.如权利要求1所述的封装结构，其中该至少一电子组件包括至少一垂直型电子组件和至少一水平式电子组件，其中该水平式电子组件的该多个导电端子形成在该水平式电子组件的一第一表面上，该垂直型电子组件的该多个导电端子中的该至少一导电端子形成在该垂直型电子组件的一第二表面上，且该垂直型电子组件的该多个导电端子的其余该导电端子形成在该垂直型电子组件的一第一表面上。
9.如权利要求8所述的封装结构，其中该第一重布线区包括：
至少一第二重布线层，位于该第一绝缘层内并暴露于该第一绝缘层的该底表面。
10.如权利要求9所述的封装结构，其中该多个导热结构中的该至少一个导热结构和该至少一水平式电子组件分别设置在对应的该第一重布线层上，并且该至少一垂直型电子组件设置在对应的该第二重布线层上。
11.如权利要求10所述的封装结构，该第二重布线区包括：
至少一第三重布线层，设置在该第一绝缘层的该顶表面的一部分上；
至少一第四重布线层，设置在该第一绝缘层的该顶表面的一部分上；
至少一第一导电通孔，形成在该第一绝缘层内，其中该至少一第一导电通孔与对应的该第三重布线层接触，并且与形成在该垂直型电子组件的该第一表面上的对应该导电端子和形成在该水平式电子组件上的对应该导电端子的一相连接；
至少一第二导电通孔，形成于该第一绝缘层内，其中该至少一第二导电通孔与对应的该第三重布线层接触并与对应的该导热结构连接；
至少一第三导电通孔形成在该第一绝缘层内，其中该至少一第三导电通孔与对应的该第四重布线层接触并与该水平式电子组件的对应该导电端子连接；以及
至少一第四导电通孔，形成在该第一绝缘层中，其中该至少一第四导电通孔与对应的该第四重布线层接触并与该第一重布线区的该第二重布线层连接。
12.一种电源模块，包括：
至少一印刷电路板；以及
至少一封装结构，包括：
一第一绝缘层；
一第一重布线区，至少包括至少一第一重布线层，位于该第一绝缘层中并暴露于该第一绝缘层的一底表面；
一第二重布线区，至少包括至少一第二重布线层，其中该第二重布线区的一部分设置在该第一绝缘层的一顶表面的一部分上，该第二重布线区的其余部分位于该第一绝缘层内；
至少一电子组件，嵌入在该第一绝缘层内，且设置在该第一重布线区上，并包括多个导电端子，其中该多个导电端子中的至少一个导电端子与该第二重布线区连接；
一第二绝缘层，设置在该第一绝缘层的该顶表面的其余部分和该第二重布线区上；
一第一散热器，设置在该第二绝缘层上；
一散热基板，设置在该第一绝缘层的该底表面上；
一第二散热器，设置在该散热基板上；以及
多个导热结构，嵌入该第一绝缘层内，其中至少一个导热结构与该第一重布线区和该第二重布线区中的至少一个连接，该多个导热结构分别从该第一绝缘层的相对侧向外延伸，以形成多个接脚而插入该至少一印刷电路板中，该导热结构所形成的该多个接脚从该第一绝缘层向外延伸；
其中该多个导热结构中的其中一个该导热结构比其他该导热结构薄，该多个导热结构中较薄的一个该导热结构适于构成信号路径，并且该多个导热结构中较厚的一个该导热结构适于构成高电流路径和高电压路径中的至少一个。
13.如权利要求12所述的电源模块，其中该多个接脚从该封装结构向外延伸，并朝向该至少一印刷电路板弯折，以插入该至少一印刷电路板中。
14.如权利要求13所述的电源模块，其中该至少一接脚包括一压配型接脚和一紧固型接脚中的至少一个。
15.如权利要求13所述的电源模块，其中该至少一封装结构包括多个该封装结构，并且该至少一印刷电路板包括两个该印刷电路板，该多个封装结构彼此平行布置并且位于两个该印刷电路板之间，其中一该封装结构的该多个接脚分别插入两个所述该印刷电路板中。
16.如权利要求12所述的电源模块，其中该至少一电子组件包括一宽能隙功率半导体器件。
17.如权利要求12所述的电源模块，其中该至少一封装结构还包括一塑封组件，围绕该第一绝缘层、该第一重布线区、该第二重布线区、该第二绝缘层、该第一散热器、该散热基板以及该第二散热器，并封装该第一绝缘层的一部分、该第一重布线区的一部分、该第二重布线区的一部分、该第二绝缘层的一部分、该第一散热器的一部分、该散热基板的一部分和该第二散热器的一部分，其中该多个导热结构的该多个接脚分别从该塑封组件向外延伸。
18.如权利要求12所述的电源模块，其中至少一电子组件包括至少一垂直型电子组件和至少一水平式电子组件，其中该水平式电子组件的该多个导电端子形成在该水平式电子组件中的一第一表面上，该垂直型电子组件的该多个导电端子中的该至少一个导电端子形成在该垂直型电子组件的一第二表面上，且该垂直型电子组件的该多个导电端子中的其余该导电端子形成在该垂直型电子组件的一第一表面上。
CN201911192821.9A 2018-11-30 2019-11-28 封装结构及其适用的电源模块 Active CN111261598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201810791T 2018-11-30
SG10201810791TA SG10201810791TA (en) 2018-11-30 2018-11-30 Package structure and power module using same

Publications (2)

Publication Number Publication Date
CN111261598A CN111261598A (zh) 2020-06-09
CN111261598B true CN111261598B (zh) 2024-04-02

Family

ID=70848747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192821.9A Active CN111261598B (zh) 2018-11-30 2019-11-28 封装结构及其适用的电源模块

Country Status (3)

Country Link
US (1) US10892205B2 (zh)
CN (1) CN111261598B (zh)
SG (1) SG10201810791TA (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088224B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
EP3913665A1 (en) * 2020-05-18 2021-11-24 Infineon Technologies AG A power semiconductor module and a method for producing a power semiconductor module
JP7516883B2 (ja) 2020-06-05 2024-07-17 株式会社デンソー 半導体装置、半導体モジュールおよび半導体装置の製造方法
CN114449739A (zh) * 2022-01-27 2022-05-06 华为数字能源技术有限公司 封装模组及其制备方法、电子设备
US20230326876A1 (en) * 2022-04-06 2023-10-12 Semiconductor Components Industries, Llc Thermal performance improvement and stress reduction in semiconductor device modules
CN116093045B (zh) * 2023-04-12 2023-12-19 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210912A (ja) * 2007-02-26 2008-09-11 Cmk Corp 半導体装置及びその製造方法
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
KR20090051640A (ko) * 2007-11-19 2009-05-22 삼성전자주식회사 반도체 소자용 히트싱크 및 이를 포함하는 반도체 모듈
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
DE112012003296B4 (de) * 2011-08-10 2020-03-05 Denso Corporation Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
JP5529208B2 (ja) * 2011-08-25 2014-06-25 トヨタ自動車株式会社 パワーモジュールの構造及び成形方法
ITMI20120712A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
CN104303289B (zh) * 2013-05-13 2017-10-24 新电元工业株式会社 电子模块及其制造方法
WO2015064197A1 (ja) * 2013-10-29 2015-05-07 富士電機株式会社 半導体モジュール
US9355985B2 (en) * 2014-05-30 2016-05-31 Freescale Semiconductor, Inc. Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
US10573609B2 (en) * 2017-12-04 2020-02-25 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and preparation thereof
US10665525B2 (en) * 2018-05-01 2020-05-26 Semiconductor Components Industries, Llc Heat transfer for power modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210912A (ja) * 2007-02-26 2008-09-11 Cmk Corp 半導体装置及びその製造方法
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法

Also Published As

Publication number Publication date
US10892205B2 (en) 2021-01-12
CN111261598A (zh) 2020-06-09
SG10201810791TA (en) 2020-06-29
US20200176348A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
CN111261598B (zh) 封装结构及其适用的电源模块
US8455987B1 (en) Electrically isolated power semiconductor package with optimized layout
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
JP6354845B2 (ja) 半導体モジュール
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
US9973104B2 (en) Power module
US10084389B2 (en) Power module
CN109637983B (zh) 芯片封装
US6943293B1 (en) High power electronic package with enhanced cooling characteristics
US20100078675A1 (en) Circuit device
CN111180434A (zh) 封装结构及封装方法
KR102490612B1 (ko) 전력용 반도체 모듈
US10945333B1 (en) Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
JP7379886B2 (ja) 半導体装置
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
US10888036B1 (en) Thermal management assemblies for electronic assemblies circumferentially mounted on a motor
US10412821B1 (en) Dual side cooling structure
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
CN210379025U (zh) 功率器件封装结构
CN112397472A (zh) 半导体装置
KR20150045652A (ko) 파워 모듈
CN214672591U (zh) 一种功率器件封装结构
US11270970B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment