JP7516883B2 - 半導体装置、半導体モジュールおよび半導体装置の製造方法 - Google Patents

半導体装置、半導体モジュールおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP7516883B2
JP7516883B2 JP2020098220A JP2020098220A JP7516883B2 JP 7516883 B2 JP7516883 B2 JP 7516883B2 JP 2020098220 A JP2020098220 A JP 2020098220A JP 2020098220 A JP2020098220 A JP 2020098220A JP 7516883 B2 JP7516883 B2 JP 7516883B2
Authority
JP
Japan
Prior art keywords
semiconductor element
sealing material
semiconductor device
electrode pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020098220A
Other languages
English (en)
Other versions
JP2021190670A (ja
JP2021190670A5 (ja
Inventor
青吾 大澤
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020098220A priority Critical patent/JP7516883B2/ja
Priority to CN202180040056.8A priority patent/CN115699296A/zh
Priority to PCT/JP2021/019433 priority patent/WO2021246204A1/ja
Publication of JP2021190670A publication Critical patent/JP2021190670A/ja
Publication of JP2021190670A5 publication Critical patent/JP2021190670A5/ja
Priority to US18/059,748 priority patent/US20230093554A1/en
Application granted granted Critical
Publication of JP7516883B2 publication Critical patent/JP7516883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ファンアウトパッケージ構造の半導体装置およびこれを用いた半導体モジュール並びに当該半導体装置の製造方法に関する。
従来、パワー半導体素子を有する半導体装置およびこれを用いた両面放熱構造の半導体モジュールとしては、例えば特許文献１に記載のものが挙げられる。
特許文献１に記載の半導体モジュールは、パワー半導体素子としての半導体装置と、当該半導体装置を挟んだ両側に配置される２つのヒートシンクと、リード端子と、当該半導体装置とリード端子とを繋ぐワイヤとを備える。また、この半導体モジュールは、ワイヤとヒートシンクとの接触による短絡を防ぐため、半導体装置のうちワイヤが接続される側の面とこの面と向き合うヒートシンクとの間に熱伝導性の高い材料で構成された放熱ブロックが配置されている。
特開２００１－１５６２２５号公報
しかしながら、上記の半導体モジュールは、放熱ブロックにより半導体装置とヒートシンクとの隙間を所定以上とすることでワイヤとヒートシンクとの接触を防止する構造であるため、放熱ブロックが薄型化の阻害要因となっている。また、半導体装置とヒートシンクとの間に放熱ブロックを配置するため、放熱ブロックの分だけ熱抵抗が増加し、半導体モジュールの放熱性が低下してしまう。
そこで、本発明者らは、この種の半導体モジュールの薄型化および高放熱化のため、半導体装置並びに半導体モジュールの構造について鋭意検討を行った。その結果、半導体装置を再配線層が形成されたファンアウトパッケージ構造とし、当該半導体装置の両面に放熱ブロックを介さずにヒートシンクを接合しつつ、再配線層にワイヤを介さずにリード端子を接続した構造の半導体モジュールを考案するに至った。これにより、放熱ブロックおよびワイヤを有さず、薄型化および高放熱化がなされた両面放熱構造の半導体モジュールとなる。
本発明者らがさらに鋭意検討を進めたところ、考案したファンアウトパッケージ構造の半導体装置において、半導体素子の側面とこれを覆う封止材との段差に起因して、半導体装置における絶縁性が不足し得ることが判明した。具体的には、この半導体装置において、半導体素子の側面とこれを覆う封止材との間に段差が生じると、再配線層を構成する絶縁膜のうち当該段差を覆う領域にて当該段差に起因するクラックが生じるおそれがある。このような絶縁膜のクラックが生じると、当該段差部分の上に形成される配線と半導体素子の端部との絶縁性が確保できなくなってしまう。
本発明は、上記の点に鑑み、ファンアウトパッケージ構造の半導体装置において半導体素子の上に配置される延設配線と半導体素子との短絡を抑制し、絶縁性を向上することを目的とする。また、絶縁性が向上した半導体装置を用い、信頼性が高く、薄型化および高放熱化がされた両面放熱構造の半導体モジュールを提供することを目的とする。
上記目的を達成するため、請求項１に記載の半導体装置は、表面（１１ａ）に第１電極パッド（１１１）および複数の第２電極パッド（１１２）を有し、表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、絶縁性の樹脂材料で構成され、半導体素子の表面の一部および側面（１１ｃ）を覆う封止材（１２）と、半導体素子の上であって、封止材の内部または封止材の上に配置され、第２電極パッドと電気的に接続されると共に、半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備え、封止材のうち半導体素子の表面の側を覆う面を一面（１２ａ）として、一面は、封止材とは異なる絶縁性の樹脂材料で構成された絶縁層（１５１）により覆われている。
これによれば、半導体素子の側面および表面の一部が絶縁性の樹脂材料によりなる封止材に覆われることで、半導体素子の側面とこれを覆う封止材との段差が生じない構造となる。そのため、半導体素子の側面と封止材との境界上に形成される延設配線が半導体素子の側面と封止材との段差影響を受けることがなくなる。したがって、当該段差に起因する絶縁不良が抑制され、延設配線と半導体素子との短絡が抑制され、絶縁性が向上する。
請求項１０に記載の半導体モジュールは、表面（１１ａ）に少なくとも１つ以上の第１電極パッド（１１１）および少なくとも１つ以上の第２電極パッド（１１２）を有し、表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、絶縁性の樹脂材料で構成され、表面の一部を含む半導体素子の周囲を覆う第１の封止材（１２）と、半導体素子の上であって、第１の封止材の内部または第１の封止材の上に配置され、第２電極パッドと電気的に接続されると共に、半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備える半導体装置（１）と、半導体装置のうち第１の封止材から露出する裏面に接合材（５）を介して接続される第１放熱部材（２）と、半導体装置のうち第１電極パッドに接合材を介して電気的に接続される第２放熱部材（３）と、半導体装置のうち延設配線に接合材を介して電気的に接続されるリードフレーム（４）と、半導体装置、第１放熱部材の一部、第２放熱部材の一部およびリードフレームの一部を覆う第２の封止材（６）と、を備える。
これによれば、請求項１に記載の半導体装置を挟んで、第１放熱部材と、第２放熱部材とが対向配置され、半導体装置の延設配線に接合材を介してリードフレームが接続された半導体モジュールとなる。半導体装置とリードフレームとが接合材を介して接合され、第２放熱部材と半導体装置との間に隙間確保のための放熱ブロックのない、薄型化および高放熱化がされた構造となる。また、半導体装置における延設配線と半導体素子との短絡が抑制されるため、より信頼性が向上する。また、請求項１１に記載の半導体モジュールのように、半導体装置のうち第２放熱部材の外郭より外側に位置する露出領域において、接合材を介して延設配線とリードフレームとが接続された構成としてもよい。この場合であっても、構成がより簡素化されると共に、薄型化および高放熱化がなされた半導体モジュールとなる。
請求項１４に記載の半導体装置の製造方法は、ファンアウトパッケージ構造の半導体装置の製造方法であって、表面（１１ａ）に少なくとも１つ以上の第１電極パッド（１１１）および少なくとも１つ以上の第２電極パッド（１１２）を備える半導体素子（１１）を用意することと、厚肉部（１９１）と、厚肉部の上端から外部に向かって延設され、厚肉部よりも厚みが小さい第１薄肉部（１９２）と、第１薄肉部の先端に設けられ、厚肉部よりも厚みが小さく、かつ第１薄肉部よりも厚みが大きい中肉部（１９３）と、中肉部から厚肉部の下端の側に向かって延設され、厚肉部よりも厚みが小さい第２薄肉部（１９４）とを備える導電部材（１９）を用意することと、半導体素子の裏面（１１ｂ）を支持基板（２００）に貼り付けることと、半導体素子の第１電極パッドに導電部材のうち厚肉部の下端側の面を接続し、半導体素子の第２電極パッドに導電部材のうち第２薄肉部の先端を接続することと、導電部材が接続され、支持基板に貼り付けられた半導体素子を導電部材ごと覆う封止材（１２）を形成することと、封止材のうち導電部材を覆う側の面から封止材を除去し、導電部材の厚肉部および中肉部を封止材から露出させることと、を含み、封止材を形成することにおいては、絶縁性の樹脂材料を用い、封止材を除去することにおいては、導電部材のうち第１薄肉部を除去し、厚肉部と、中肉部および第２薄肉部とを分離させる。
これによれば、半導体素子の第１電極パッドおよび第２電極パッドに導電部材を接合した後に、封止材を形成し、封止材と第１薄肉部とを除去して導電部材のうち厚肉部と、中肉部および第２薄肉部とを分離する。これにより、１つの導電部材から第１電極パッドに接続される部分と、第２電極パッドに接続される延設配線とを形成し、ファンアウトパッケージ構造の半導体装置を製造する。そのため、封止材の形成前に延設配線を含む導電部材が予め第２電極パッドに接続されることに加え、導電部材ごと半導体素子の表面および側面を覆う封止材を形成することから、半導体素子の側面と封止材との境界で段差が生じることもない。よって、半導体素子の側面と封止材との段差およびこれに起因する延設配線と半導体素子との短絡が生じることがなくなり、絶縁性が向上した半導体装置を製造できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態の半導体装置の構成を示す断面図である。 図１の半導体装置を表面側から見た様子を示す斜視図である。 第１実施形態の半導体装置の製造工程のうち半導体基板の仮固定工程を示す断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 図３Ｄに続く製造工程を示す断面図である。 図３Ｅに続く製造工程を示す断面図である。 図３Ｆに続く製造工程を示す断面図である。 図３Ｇに続く製造工程を示す断面図である。 図３Ｈに続く製造工程を示す断面図である。 図３Ｉに続く製造工程を示す断面図である。 第１実施形態の半導体装置の再配線層についての他の製造方法の一例を示す図であって、図３Ｄに続く製造工程を示す断面図である。 図４Ａの製造工程の変形例を示すものであって、図３Ｄに続く製造工程を示す図である。 従来の半導体装置の構成を示す断面図である。 図５中のＶI領域を示す拡大断面図である。 第１実施形態の半導体装置を用いた半導体モジュールの一例を示す断面図である。 第１実施形態の半導体装置を用いた半導体モジュールの他の一例を示す断面図である。 第２実施形態の半導体装置の構成を示す断面図である。 第２実施形態の半導体装置の製造工程のうち表面保護材を備える半導体基板の仮固定工程を示す断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図１０Ｆに続く製造工程を示す断面図である。 図１０Ｇに続く製造工程を示す断面図である。 図１０Ｈに続く製造工程を示す断面図である。 図１０Ｉに続く製造工程を示す断面図である。 図１０Ｊに続く製造工程を示す断面図である。 封止材のうち内壁面の上端の断面形状が直角形状である場合における絶縁層の段切れを説明するための説明図である。 図１１中のＸＩＩ領域を示す拡大断面図である。 封止材の内壁面が他の断面形状とされた一例を示す拡大断面図である。 第３実施形態の半導体装置の構成を示す断面図である。 半導体基板に接合される導電部材を上面から見た上面図である。 図１５Ａ中のＸＶＢ方向から見た矢視図である。 第３実施形態の半導体装置の製造工程のうち導電部材が接合された半導体基板の仮固定工程を示す断面図である。 図１６Ａに続く製造工程を示す断面図である。 他の実施形態に係る半導体モジュールの一例を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態の半導体装置１について、図１、図２を参照して説明する。図１は、図２中のI-I間の構成を示す断面図である。
〔構成〕
本実施形態の半導体装置１は、例えば図１に示すように、半導体素子１１と、封止材１２と、第１導体部１３と、第２導体部１４と、半導体素子１１の上にて、半導体素子１１の外郭内側から外側まで延設された延設配線１５２を有する再配線層１５とを備える。半導体素子１１は、表面１１ａに第１電極パッド１１１、複数の第２電極パッド１１２、電界緩和層１１３および素子上絶縁膜１１４を備え、第１電極パッド１１１に第１導体部１３が接続され、第２電極パッド１１２に第２導体部１４が接続されている。延設配線１５２は、第２導体部１４から半導体素子１１の外郭外側にまで延設されると共に、その先端付近の一部の領域が封止材１２から露出している。この半導体装置１は、半導体素子１１の表面１１ａの一部が封止材１２により覆われ、封止材１２の一面１２ａ上に延設配線１５２を含む再配線層１５が形成されたファンアウトパッケージ構造（以下「ＦＯＰ構造」という）である。
半導体素子１１は、例えば、表面１１ａにＣｕ（銅）等の金属材料で構成される第１電極パッド１１１および複数の第２電極パッド１１２と、電界緩和層１１３と、電界緩和層１１３および表面１１ａの一部を覆う素子上絶縁膜１１４とを有する。半導体素子１１は、例えば、ＩＧＢＴ等のパワー半導体素子であり、通常の半導体プロセスにより製造される。半導体素子１１は、例えば、裏面１１ｂに図示しない第３電極パッドが形成されており、第３電極パッドが他の部材に接続可能な構成である。第１電極パッド１１１および図示しない第３電極パッドは、例えば、エミッタ電極およびコレクタ電極を構成する一対の電極であり、半導体素子１１の表面１１ａと裏面１１ｂとを繋ぐ方向の電流経路となる。複数の第２電極パッド１１２は、少なくとも１つがゲート電極とされ、第１電極パッド１１１と第３電極パッドとの間の電流のオンオフを制御するために用いられる。第１電極パッド１１１には、図１に示すように、第１導体部１３が接続されている。複数の第２電極パッド１１２には、それぞれ第２導体部１４が接続されている。半導体素子１１は、裏面１１ｂ以外の部分が封止材１２により覆われている。なお、電界緩和層１１３は、例えば、ガードリングなどとされるが、これに限定されない。
封止材１２は、図１に示すように、半導体素子１１の裏面１１ｂ以外の部分を覆う部材であり、絶縁性の樹脂材料、例えばエポキシ樹脂等の任意の樹脂材料により構成される。具体的には、封止材１２は、半導体素子１１のうち素子上絶縁膜１１４を含む表面１１ａの一部、および表面１１ａと裏面１１ｂとの間の側面１１ｃ、すなわち周囲を覆っている。封止材１２は、半導体素子１１の表面１１ａに対する法線方向から見て、半導体素子１１の側面１１ｃを跨いで表面１１ａの一部を覆っており、その外郭が半導体素子１１の外郭よりも外側に位置している。言い換えると、封止材１２の外形は、半導体素子１１の外形よりも大きい。封止材１２のうち半導体素子１１の表面１１ａを覆う側の一面１２ａは、表面１１ａよりも高い位置にある。封止材１２のうち一面１２ａとは反対面である他面１２ｂは、半導体素子１１の裏面１１ｂと共に半導体装置１の裏面１ｂを構成している。
第１導体部１３および第２導体部１４は、例えば、Ｃｕなどの導電性材料によりなり、電解メッキ等により形成される。第１導体部１３および第２導体部１４は、図１に示すように、半導体素子１１の上部（例えば真上）、すなわち表面１１ａに対する法線方向に向かって延設され、本実施形態では、封止材１２の一面１２ａ以上の高さとなる厚みとされる。第１導体部１３および第２導体部１４は、一部が再配線層１５の内部に配置されている。
第１導体部１３は、一端が第１電極パッド１１１に接続され、一端とは反対側の他端が封止材１２から露出している。第１導体部１３は、例えば、Ｃｕなどによりなる被覆部１６１とＮｉ（ニッケル）やＡｕ（金）などによりなる金属薄膜１５３とにより他端側の面が覆われている。
第２導体部１４は、一端が第２電極パッド１１２に接続され、一端とは反対側の他端が封止材１２から露出している。第２導体部１４のうち他端には、図１に示すように、半導体素子１１の外郭の内側から外側にまで延設された延設配線１５２が接続されている。第２導体部１４は、複数の第２電極パッド１１２と同じ数だけ形成される。
再配線層１５は、絶縁層１５１と、延設配線１５２と、被覆部１６１とを有してなり、封止材１２の一面１２ａを覆うように形成されている。再配線層１５は、例えば、公知の再配線形成技術により形成される。なお、再配線層１５は、図１に示す配線例に限られず、さらに複数の絶縁膜と内部配線とが積層された構成であってもよい。
絶縁層１５１は、例えば、ポリイミド等の絶縁性材料によりなり、任意の塗布工程等により形成される。絶縁層１５１は、複数回の成膜工程と、フォトリソグラフィエッチング法によるパターニング工程とを経て形成され、第１導体部１３、および第２導体部１４から延設された延設配線１５２の一部を露出させる所定のパターン形状となっている。絶縁層１５１は、素子上絶縁膜１１４を覆い、かつ平坦な面とされた封止材１２の一面１２ａ上に成膜されており、半導体素子１１の側面１１ｃと封止材１２との界面（以下「側面界面」という）に起因する段差のない形状となっている。言い換えると、絶縁層１５１は、側面界面に起因するクラックが生じず、半導体素子１１と延設配線１５２との絶縁性を確保可能な形状である。この詳細については、後述する。
なお、絶縁層１５１のうち延設配線１５２よりも一面１２ａ側の部分（後述する第１層１５１１）については、絶縁性確保の観点から、その厚みが延設配線１５２よりも上の部分（後述する第２層１５１２）よりも大きくされることが好ましい。
延設配線１５２は、例えば、Ｃｕ、Ａｕ、Ｎｉ、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ａｇ（銀）、Ｐｄ（パラジウム）、Ｗ（タングステン）、Ｚｎ（亜鉛）、Ｐｂ（鉛）などを主成分とする導電性の金属材料によりなる。延設配線１５２は、例えば、第２導体部１４から延設され、電解メッキまたは無電解メッキ等により形成される。延設配線１５２は、半導体素子１１の上であって、封止材１２の一面１２ａ上に絶縁層１５１の一部を介して配置され、半導体素子１１の外郭内側と外側とを跨ぐ配線長となっている。延設配線１５２は、例えば、第２導体部１４と同じ数だけ形成され、いずれも半導体素子１１の外郭の内側に位置する第２導体部１４から当該外郭の外側にまで延設されている。複数の延設配線１５２は、いずれも第２導体部１４とは反対側の先端付近の一部の領域であって、半導体素子１１の外郭の外側に位置する所定の領域が絶縁層１５１から露出すると共に、Ａｕ等によりなる金属薄膜１５４に覆われている。なお、延設配線１５２は、インピーダンス低減の観点から、第２電極パッド１１２よりも厚みが大きくされることが好ましい。
金属薄膜１５３、１５４は、図２に示すように、絶縁層１５１から露出しており、外部から第１電極パッド１１１および第２電極パッド１１２に接続が可能な外部電極として機能する。金属薄膜１５３、１５４は、第１電極パッド１１１または第２電極パッド１１２とは反対側において外部に露出する電極部分であり、それぞれ「第１外部電極」、「第２外部電極」と称され得る。金属薄膜１５３は、金属薄膜１５４とは距離を隔てて配置されると共に、外形および平面サイズが金属薄膜１５４よりも大きい。複数の金属薄膜１５４は、図２の例では、同じ外形および平面サイズとされ、均等に配置されているが、これに限定されず、異なる外形および平面サイズとされてもよいし、不均一な配置とされてもよい。なお、金属薄膜１５３、１５４は、再配線層１５の外部に露出し、外部との接続に用いることができる構成であればよく、ＮｉやＡｕなどで構成されためっき層であってもよいし、はんだなどによりなるバンプとされてもよい。
以上が、本実施形態の半導体装置１の基本的な構成である。半導体装置１は、半導体素子１１の表面１１ａを覆う封止材１２を介して再配線層１５が形成されたＦＯＰ構造であって、半導体素子１１の側面１１ｃと封止材１２との境界に起因する段差が再配線層１５に生じない構造である。これにより、半導体素子１１と延設配線１５２との短絡が抑制されるため、半導体装置１は、従来のＦＯＰ構造の半導体装置に比べて、半導体素子１１と延設配線１５２との絶縁性が向上し、信頼性が高くなっている。
〔製造方法〕
次に、本実施形態の半導体装置１の製造方法の一例について、図３Ａ～図３Ｊを参照して説明する。
まず、半導体素子１１の表面１１ａ上に第１電極パッド１１１、第２電極パッド１１２、電界緩和層１１３および電界緩和層１１３等を覆う素子上絶縁膜１１４を備える半導体基板１０を用意する。次に、例えば電解メッキ等により、半導体基板１０の第１電極パッド１１１上に第１導体部１３を、第２電極パッド１１２上に第２導体部１４をそれぞれ形成する。そして、図３Ａに示すように、導体部１３、１４が形成された半導体基板１０のうち半導体素子１１の裏面１１ｂを支持基板２００に貼り付けて仮固定を行う。支持基板２００としては、例えば、その表面にＳｉ（シリコン）に対する密着性が高い図示しない粘着性シートを備える任意のものが用いられる。
続いて、図示しない金型を用意し、コンプレッション成形等により、支持基板２００に保持された半導体基板１０をエポキシ樹脂等の樹脂材料で覆い、加熱等により硬化することで、図３Ｂに示すように、封止材１２を成形する。これにより、半導体素子１１の表面１１ａおよび側面を、導体部１３、１４ごと覆う封止材１２が形成される。その後、封止材１２により覆われた半導体基板１０を例えば加熱処理などにより支持基板２００から剥離する。
次いで、図３Ｃに示すように、封止材１２のうち半導体素子１１の表面１１ａ側を覆う面から除去し、第１導体部１３および第２導体部１４を封止材１２から露出させる。これにより、封止材１２は、素子上絶縁膜１１４および表面１１ａの一部を覆う平坦な一面１２ａが形成され、素子上絶縁膜１１４に起因する段差のない形状となる。なお、封止材１２の除去については、例えば、図示しないグラインダー等の研削具を用いて研削する方法であってもよいし、切削、エッチングや研磨等の他の任意の方法によりなされてもよく、特に限定されない。
そして、例えば、ポリイミド等の樹脂材料を含む溶液をスピンコート法等により塗布して乾燥し、図３Ｄに示すように、絶縁層１５１の一部を構成する第１層１５１１を形成する。この第１層１５１１は、例えば、フォトリソグラフィエッチング法等のパターニングにより、半導体基板１０のうち第１導体部１３および第２導体部１４を少なくとも一部を露出させると共に、封止材１２の一面１２ａを覆う所定のパターン形状とされる。
なお、平坦な一面１２ａ上に成膜される第１層１５１１は、素子上絶縁膜１１４の上に位置する部分であっても半導体素子１１の側面と封止材１２をまたぐ界面段差のない形状となり、その上に後ほど形成される延設配線１５２に悪影響が及ぼすことはない。
その後、例えば図３Ｅに示すように、第１層１５１１および半導体基板１０の露出部分を覆うシード層１６を例えばスパッタリング法等の真空成膜により形成する。シード層１６は、例えばＣｕ等の導電性材料によりなる。その後、例えば図３Ｆに示すように、第１層１５１１と同様の工程により、一部を覆う所定のパターン形状とされた絶縁性のレジスト層１６ｒを形成する。その後、図３Ｇに示すように、例えば電解メッキにより、第１導体部１３の少なくとも一部を覆う被覆部１６１と、第１層１５１１の一部を覆い、第２導体部１４に少なくとも一部が接続された延設配線１５２とを形成する。被覆部１６１および延設配線１５２は、例えば、電解メッキの場合、Ｃｕ等の導電性の金属材料により構成される。
続いて、例えば、剥離液等によりレジスト層１６ｒを除去し、シード層１６をレジスト層１６ｒから露出させる。そして、例えばエッチング液などを用いて、シード層１６のうちレジスト層１６ｒに覆われていた部分を除去する。これにより、図３Ｈに示すように、第１導体部１３を覆う被覆部１６１と、第２導体部１４を覆うと共に、半導体素子１１の外郭の内側から外側まで延設された延設配線１５２とが形成される。
次いで、例えば図３Ｉに示すように、第１層１５１１と同じように絶縁性のある樹脂材料を用い、スピンコート法により、絶縁層１５１の残部である第２層１５１２を形成する。
そして、フォトリソグラフィエッチング法により第２層１５１２のパターニングをし、図３Ｊに示すように、第２層１５１２のうち不要な部分を除去し、所定のパターン形状とする。具体的には、被覆部１６１のうち第１導体部１３の上に位置する所定の領域、および延設配線１５２のうち第２導体部１４とは反対側の先端付近の一部の領域を覆う第２層１５１２の一部を除去し、被覆部１６１および延設配線１５２の一部を外部に露出させる。これにより、再配線層１５を構成する絶縁層１５１が形成される。
最後に、例えば、無電解メッキなどにより、被覆部１６１および延設配線１５２のうち第２層１５１２から露出した部分を覆う金属薄膜１５３、１５４を形成する。
例えば、上記の工程により、本実施形態の半導体装置１を製造することができる。
〔製造方法の変形例〕
上記の製造方法は、あくまで一例であり、これに限定されるものではない。例えば、被覆部１６１および延設配線１５２を電解メッキに代えて、スクリーン印刷法により形成してもよい。
例えば図４Ａに示すように、図３Ｄに示した工程の後、図示しないスクリーンマスクおよび導電性のペースト材料を用いて、スクリーン印刷により印刷層１７１を成膜し、焼成することで被覆部１６１および延設配線１５２を形成してもよい。導電性のペースト材料としては、例えば、焼結ＡｇやＣｕペースト材、Ａｇペースト材等が用いられ得る。
また、被覆部１６１と延設配線１５２とを異なる材料により構成してもよい。この場合、例えば図４Ｂに示すように、第１導体部１３を覆う第１の印刷層１７１をスクリーン印刷により成膜した後、第２導体部１４を覆い、半導体素子１１の外郭外側まで延設された第２の印刷層１７２を成膜する。その後、焼成処理を行うことで、異なる導電性材料により構成された被覆部１６１および延設配線１５２を形成することができる。
例えば、エミッタ電極とされる第１電極パッド１１１に接続される被覆部１６１は、焼結Ｃｕペースト材を用いて構成され得る。一方、ゲート電極や他の信号端子とされる第２電極パッド１１２に接続され、配線長が長くなる延設配線１５２は、被覆部１６１よりも低応力の導電ペースト材を用いて構成され得る。スクリーン印刷により被覆部１６１および延設配線１５２を形成する場合、再配線形成技術に比べて工程数が少なくなり、電解メッキに比べて、被覆部１６１および延設配線１５２を厚膜化（限定するものではないが、例えば２０μｍ以上など）することもできる。また、スクリーン印刷の場合、配線の形成部位や配線長などに応じて求められる配線の特性が異なる複数の配線等を形成することも容易となる。
上記の変形例によって被覆部１６１および延設配線１５２を形成し、本実施形態の半導体装置１を製造してもよい。
〔効果〕
ここで、本実施形態の半導体装置１において、延設配線１５２と半導体素子１１との短絡が抑制される理由について、封止材３０２により表面が覆われていない半導体装置３００（以下、単に「半導体装置３００」という）を示す図５、図６を参照して説明する。
まず、半導体装置３００の構成について簡単に説明する。
半導体装置３００は、例えば図５に示すように、表面３０１ａに第１電極３０３、第２電極３０４、電界緩和層３０５およびこれを覆う素子上絶縁膜３０６を有する半導体素子３０１と、その側面を覆う封止材３０２とを備える。また、半導体装置３００は、半導体素子３０１の表面３０１ａの一部および封止材３０２の一面３０２ａを覆う絶縁層３０９と、第１電極３０３を覆う被覆部３１１と、第２電極３０４から延設された延設配線３１０と、この一部を覆う金属薄膜３１２とを備える。半導体装置３００は、ＦＯＰ構造とされ、半導体素子３０１の外郭の外側において外部に露出した金属薄膜３１２を介して、第２電極３０４に電気信号を伝送可能である。
半導体装置３００は、絶縁層３０９のうち延設配線３１０よりも半導体素子３０１または封止材３０２側にある部分を第１層３０７とし、残部を第２層３０８として、第１層３０７には半導体素子３０１と封止材３０２との界面に段差が生じ得る構造である。このような段差が生じた場合、半導体装置３００は、半導体素子３０１と封止材３０２の界面段差により、第１層３０７のうち当該段差を覆う部分の厚さが他の部分よりも薄くなってしまう。この場合、封止材３０２及び素子上絶縁膜３０６上よりも、半導体素子３０１と封止材３０２の界面段差上の方が薄くなるなどし、延設配線３１０と半導体素子３０１との間に短絡が生じるおそれがある。
具体的には、例えば図６に示すように、第１層３０７のうち半導体素子３０１の側面３０１ｃと封止材３０２との段差を跨って覆う部分は、他の部分よりも部分的に薄い状態となる。第１層３０７のうち局所的に薄くなった部分は、熱応力等の要因により、半導体素子３０１の側面３０１ｃと封止材１２の界面の上にクラックが生じ得る。
以下、説明の便宜上、延設配線の下地となる絶縁層において、半導体素子の側面とこれを覆う封止材との段差に起因して生じるクラックを「段切れ」と称することがある。
第１層３０７において図６に示すようなクラック、すなわち段切れが生じると、段切れ部分の絶縁性が確保できず、延設配線３１０と半導体素子３０１との間で短絡が生じ、信頼性が低下し得る。
また、半導体装置３００は、表面３０１ａを図示しない支持基板に貼り付けて仮固定し、裏面３０１ｂおよび側面を覆う封止材３０２を形成した後、封止材３０２を除去する工程により裏面３０１ｂが露出した状態となる。その後、半導体装置３００は、表面３０１ａ上に公知の再配線形成技術により絶縁層３０９および延設配線３１０を有してなる再配線層を形成することにより得られる。この場合において、封止材３０２に放熱フィラー等の微粒子を含む絶縁性の樹脂材料で構成したとき、表面３０１ａと図示しない支持基板との間に微粒子が入り込むと、表面３０１ａには、再配線層の形成時に微粒子が存在した状態となり得る。すると、半導体素子３０１の側面３０１ｃと封止材３０２との側面界面における段差に代わって、放熱フィラー等の微粒子による段差が生じた状態となり、第１層３０７には放熱フィラーの段差に起因する段切れが生じ得る。
これに対して、本実施形態の半導体装置１は、封止材１２が素子上絶縁膜１１４を覆うと共に、半導体素子１１の表面１１ａよりも高い位置にある平坦な一面１２ａを有し、一面１２ａ上に絶縁層１５１および延設配線１５２が形成された構造である。そのため、延設配線１５２の下地となる第１層１５１１は、半導体素子１１の側面１１ｃと封止材１２との側面界面の段差に起因する局所的に厚みが薄い箇所が生じず、段切れが抑制されるため、絶縁性が確保される。
また、半導体装置１は、導体部１３、１４が形成された半導体素子１１の裏面１１ｂ側を支持基板２００に仮固定し、表面１１ａおよび側面を覆う封止材１２を成形後、封止材１２の研削により封止材１２の一面１２ａが形成される。そのため、封止材１２として放熱フィラー等の微粒子を含んだ絶縁性の樹脂材料を用いた場合であっても、一面１２ａにおいて微粒子に起因する段差が生じず、封止材１２中の微粒子に起因する段切れも生じない。
よって、半導体装置１は、延設配線１５２の下地となる絶縁層１５１の一部における絶縁性が確保され、延設配線１５２と半導体素子１１との短絡が抑制され、信頼性が向上した構造となる。
〔半導体モジュールの構成例〕
次に、本実施形態の半導体装置１を用いた半導体モジュールの一例については、図７を参照して説明する。図７では、後述する第２ヒートシンク３のうち別断面において外部に接続される配線部分を破線で示している。
半導体装置１は、例えば図７に示すように、両面放熱構造の半導体モジュールに適用されると、半導体モジュールの薄型化および高放熱化が可能となり、好適である。なお、本明細書では、半導体装置１が両面放熱構造の半導体モジュールに適用された場合を代表例として説明するが、この適用例に限定されるものではない。
半導体モジュールは、図７に示すように、半導体装置１と、第１ヒートシンク２と、第２ヒートシンク３と、リードフレーム４と、接合材５と、封止材６とを有してなる。半導体モジュールは、２つのヒートシンク２、３が半導体装置１を挟んで対向配置されており、半導体装置１で生じる熱がこれらのヒートシンク２、３を介して両面から外部に放出される両面放熱構造である。
半導体装置１は、例えば図７に示すように、裏面１ｂ側が第１ヒートシンク２に、表面１ａ側のうち第１導体部１３を覆う金属薄膜１５３が第２ヒートシンク３に、それぞれ接合材５を介して接続される。半導体装置１は、例えば、裏面１ｂの全域が第１ヒートシンク２の上面２ａの外郭内側に収まるように配置される。第２ヒートシンク３のうち外部に露出する面を一面３ａ、半導体装置１に向き合う面を他面３ｂとして、半導体装置１は、例えば、延設配線１５２のうち少なくとも金属薄膜１５４に覆われた部分が第２ヒートシンク３の他面３ｂの外郭よりも外側に配置される。半導体装置１の延設配線１５２は、第２ヒートシンク３の外郭よりも外側の領域において、接合材５を介してリードフレーム４に電気的に接続される。
第１ヒートシンク２は、図７に示すように、表裏の関係にある上面２ａおよび下面２ｂを備える板状とされ、例えばＣｕやＦｅ（鉄）等の金属材料等により構成される。第１ヒートシンク２は、上面２ａにはんだによりなる接合材５を介して半導体装置１が搭載されると共に、下面２ｂが封止材６から露出している。第１ヒートシンク２は、例えば、半導体装置１の通電における電流経路とされており、上面２ａ側の一部が封止材６の外部まで延設されている。つまり、第１ヒートシンク２は、本実施形態では、放熱部材および配線の２つの役割を果たす。なお、第１ヒートシンク２は、「第１放熱部材」と称され得る。
第２ヒートシンク３は、図７に示すように、表裏の関係にある一面３ａおよび他面３ｂを備える板状とされ、第１ヒートシンク２と同様の材料により構成される。第２ヒートシンク３は、他面３ｂが半導体装置１の上面２ａの一部と対向配置されると共に、一面３ａが封止材６から露出している。第２ヒートシンク３は、接合材５を介して第１導体部１３と電気的に接続されており、第１ヒートシンク２と同様に半導体素子１１の電流経路となっている。また、第２ヒートシンク３は、図７の別断面において、他面３ｂ側の一部が封止材６の外部まで延設されており、放熱部材および電気配線の２つの役割を果たす。なお、第２ヒートシンク３は、「第２放熱部材」と称され得る。
リードフレーム４は、例えば、ＣｕやＦｅ等の金属材料によりなり、図７に示すように、半導体装置１のうち第２ヒートシンク３の外郭よりも外側に位置する露出領域において延設配線１５２の一部を覆う金属薄膜１５４と接合材５を介して電気的に接続される。リードフレーム４は、例えば、第２電極パッド１１２と同数の複数のリードを備え、複数のリードそれぞれが延設配線１５２に電気的に接続される。
なお、これらのリードは、例えば、封止材６の形成までは、図示しないタイバーにより隣接する複数のリードが連結されているが、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで分離した状態となる。また、リードフレーム４は、第１ヒートシンク２もしくは第２ヒートシンク３と同一の部材として構成され、封止材６の形成まで図示しないタイバーにより連結されていてもよい。この場合であっても、リードフレーム４は、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで、第１ヒートシンク２もしくは第２ヒートシンク３と分離した状態となる。
接合材５は、半導体モジュールの構成要素同士を接合する接合材であり、電気的に接続するために導電性を有する材料、例えばはんだなどが用いられる。なお、接合材５は、はんだに限定されるものではないが、少なくともワイヤとは異なるものが用いられる。
封止材６は、例えばエポキシ樹脂等の熱硬化性樹脂等によりなり、図７に示すように、半導体装置１、ヒートシンク２、３の一部、リードフレーム４の一部および接合材５を覆っている。封止材６は、半導体装置１の一部を構成する封止材１２を「第１の封止材」とした場合、半導体装置１を覆う「第２の封止材」といえる。
この半導体モジュールは、第２ヒートシンク３の外郭よりも外側の領域において、半導体装置１の延設配線１５２とリードフレーム４とが接合材５で接合された構造である。そのため、特開２００１－１５６２２５号公報に記載の従来の半導体モジュールのように、半導体装置１とリードフレーム４とのワイヤ接続が不要となる。また、ワイヤを用いないことで、ワイヤと第２ヒートシンク３との接触防止のための放熱ブロックを半導体装置１と第２ヒートシンク３との間に配置する必要もなくなる。これにより、放熱ブロックの分だけ半導体モジュールの厚みを薄くすることができ、放熱ブロックの熱抵抗がなくなるため、半導体装置１から第２ヒートシンク３までの熱抵抗が小さくなる。
このように、半導体装置１を用いた半導体モジュールは、放熱ブロックおよび部材間のワイヤ接続が不要となり、従来よりも薄型化および低熱抵抗化がなされた構造となる。また、半導体装置１の延設配線１５２と半導体素子１１との短絡が抑制されていることから、半導体モジュールの信頼性も向上する。
また、上記の例では、第１、第２放熱部材は、いずれもヒートシンクにより構成されていたが、これに限定されるものではない。例えば、第１、第２放熱部材は、図８に示すように、伝熱絶縁基板７とヒートシンク２、３とにより構成され、伝熱絶縁基板７が半導体装置１に接合されてもよい。
伝熱絶縁基板７は、電気伝導部７１と、絶縁部７２と、熱伝導部７３とを備え、これらがこの順に積層されると共に、電気伝導部７１と熱伝導部７３とが絶縁部７２に隔てられることで電気的に独立した構成である。伝熱絶縁基板７は、例えば、電気伝導部７１が主にＣｕ等の金属材料で、絶縁部７２が主にＡｌ２Ｏ３（アルミナ）やＡｌＮ（窒化アルミニウム）等の絶縁性材料で、熱伝導部７３が主にＣｕ等の金属材料で、それぞれ構成される。伝熱絶縁基板７は、図示しないはんだ等の接合材を介して、熱伝導部７３が第１ヒートシンク２または第２ヒートシンク３に接合される。伝熱絶縁基板７としては、例えば、ＤＢＣ（Direct Bonded Copperの略）基板が用いられ得る。伝熱絶縁基板７のうち電気伝導部７１は、例えば、一部が外部の電源等に接続する配線とされているか、またはリードフレーム４などの他の配線が接続されており、半導体素子１１との電気的なやり取りが可能となっている。
この場合、半導体モジュールは、伝熱絶縁基板７により半導体装置１とヒートシンク２、３とが絶縁されており、ヒートシンク２、３を外部の冷却器等に接続する際、冷却器等と半導体モジュールとの間に絶縁層を別途介在させる必要がない構造となる。そのため、図８に示す半導体モジュールは、外部の冷却器等に接続する際の信頼性が向上する効果も得られる。なお、第１、第２放熱部材は、上記のように半導体装置１に接続される一部が伝熱絶縁基板７で構成されてもよいし、全部が伝熱絶縁基板７で構成されてもよい。
本実施形態によれば、半導体素子１１の素子上絶縁膜１１４を覆う封止材１２の平坦な一面１２ａ上に延設配線１５２を含む再配線層１５が形成された構造の半導体装置１となる。再配線層１５は、平坦な一面１２ａ上に絶縁層１５１の一部である第１層１５１１が形成された後、半導体素子１１の側面１１ｃと封止材１２との境界上での段差のない第１層１５１１を下地としてその上に延設配線１５２が形成されることで得られる。そのため、第１層１５１１は、半導体素子１１の側面１１ｃと封止材１２との境界での段差に起因する段切れが生じることがなく、絶縁性を確保できる。これにより、再配線層１５における絶縁性が確保され、半導体素子１１と延設配線１５２との短絡が抑制され、信頼性が向上したＦＯＰ構造の半導体装置１となる。
また、この半導体装置１は、ヒートシンク等の放熱部材と第１電極パッド１１１とを接続しつつ、当該放熱部材の外郭外側にて第２電極パッド１１２に電気的に接続された延設配線１５２の露出部分とリードフレーム等の他部材とを接合可能なＦＯＰ構造である。そのため、半導体モジュールにおいて半導体装置１を用いることで放熱ブロックや部材間のワイヤ接続が不要となり、半導体装置１は、半導体モジュールの薄型化および高放熱化に適した構造と言える。
（第２実施形態）
第２実施形態の半導体装置１について、図９を参照して説明する。
本実施形態の半導体装置１は、図９に示すように、封止材１２のうち半導体素子１１の表面１１ａ上に位置し、一面１２ａに繋がる面を「内壁面１２ｃ」として、内壁面１２ｃが断面視にて湾曲した曲面形状である点で第１導体部が上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
封止材１２のうち内壁面１２ｃは、例えば図９に示すように、断面視にて、一面１２ａと内壁面１２ｃとの境界部分が角とはならない湾曲した曲面形状である。言い換えると、封止材１２は、半導体素子１１の表面１１ａ側を露出させる開口部を有し、当該開口部を構成する内壁面１２ｃが曲率を有する断面形状とされている。これは、絶縁層１５１のうち封止材１２の一面１２ａと半導体素子１１の表面１１ａとの段差部分を覆う部分を「段差被覆部」として、段差被覆部においてクラックが生じることを抑制し、絶縁性を確保するためである。この詳細については、本実施形態の半導体装置１の製造方法にて後述する。
（製造方法）
次に、本実施形態の半導体装置１の製造方法の一例について、図１０Ａ～図１０Ｋを参照して説明する。ここでは、上記第１実施形態の半導体装置１の製造工程とは異なる相違部分について主に説明する。
まず、半導体素子１１の表面１１ａ上に第１電極パッド１１１、第２電極パッド１１２、電界緩和層１１３および電界緩和層１１３等を覆う素子上絶縁膜１１４を備える半導体基板１０を用意する。そして、半導体素子１１の第１電極パッド１１１および第２電極パッド１１２を覆う仮保護材２１０を形成する。仮保護材２１０としては、例えば、粘着材や感光性の樹脂材料などが用いられ得る。そして、図１０Ａに示すように、仮保護材２１０が形成された半導体基板１０のうち半導体素子１１の裏面１１ｂを支持基板２００に貼り付けて仮固定を行う。
続いて、上記第１実施形態と同様の方法により、図１０Ｂに示すように、半導体基板１０を仮保護材２１０ごと覆う封止材１２を成形する。その後、封止材１２により覆われた半導体基板１０を例えば加熱処理などにより支持基板２００から剥離する。
次いで、上記第１実施形態と同様の方法により、図１０Ｃに示すように、封止材１２のうち半導体素子１１の表面１１ａ側を覆う面から図示しないグラインダー等の研削具を用いて研削し、仮保護材２１０を封止材１２から露出させる。これにより、封止材１２は、素子上絶縁膜１１４および表面１１ａの一部を覆う平坦な一面１２ａが形成される。なお、仮保護材２１０を露出させるための封止材１２の除去の一例として、研削を挙げたが、これに限定されるものではなく、切削、エッチング、研磨等の他の任意の方法が採用され得る。
その後、例えば、ダイシングテープで剥がす、もしくはエッチングを行うなどの任意の方法により除去し、半導体基板１０のうち第１電極パッド１１１および第２電極パッド１１２を含む所定の領域を外部に露出させる。この段階においては、封止材１２の内壁面１２ｃは、図１０Ｄに示すように、断面視にて、一面１２ａと内壁面１２ｃとの境界部分が角部を有する形状である。
そして、例えば、酸素を用いたアッシング処理等の等方エッチングを行い、樹脂材料で構成される封止材１２のうち内壁面１２ｃを含む表層部分を除去する。これにより、封止材１２は、例えば図１０Ｅに示すように、内壁面１２ｃが断面視にて湾曲した曲面形状となり、一面１２ａと内壁面１２ｃとの境界部分に角部のない形状となる。
続けて、例えば、上記第１実施形態と同様に、ポリイミド等の樹脂材料を含む溶液をスピンコート法等による塗布、およびフォトリソグラフィエッチング法によりパターニングを行い、図１０Ｆに示すように、第１層１５１１を形成する。第１層１５１１は、本実施形態では、半導体基板１０のうち第１導体部１３および第２導体部１４を露出させると共に、封止材１２の一面１２ａおよび内壁面１２ｃを覆う所定のパターン形状とされる。
なお、内壁面１２ｃが断面視にて湾曲した曲面形状とされることで、第１層１５１１のうち内壁面１２ｃおよび一面１２ａを覆う部分は、内壁面１２ｃと一面１２ａとの境界部分に起因して局所的に薄くなることが抑制される。具体的には、封止材１２のうち一面１２ａから内壁面１２ｃにわたる領域が向けて緩やかな傾斜とされることで、当該領域が例えば直角などの角部を有する場合に比べて、第１層１５１１のうち当該領域を覆う部分の形状が安定する。
例えば、図１１に示すように、内壁面１２ｃの断面形状が一面１２ａとの境界部分が略直角の角部である場合、第１層１５１１は、封止材１２の段差部分において当該角部を覆う状態となる。この場合、封止材１２の一面１２ａと半導体素子１１の露出部分との段差部分における高さが急激に変化することとなり、これを覆う第１層１５１１は、局所的に薄くなる箇所が生じ得る。具体的には、再配線層１５のうち封止材１２による段差を覆う部分、特に封止材１２のうち断面視で略直角とされた角部を覆う部分には、図１２に示すように、第１層１５１１やその上に形成される延設配線１５２に段切れが生じるおそれがある。第１層１５１１に段切れが生じた場合には、延設配線１５２と半導体素子１１との間に短絡が生じるおそれがあり、延設配線１５２に段切れが生じた場合には、通電不良の原因となる。この延設配線１５２の段切れは、第１層１５１１が封止材１２のうち角部に追従できず、角部を覆いきれなかった場合にも同様に生じ得る。
なお、本実施形態では、一面１２ａと半導体素子１１のうち封止材１２から露出した部分または封止材１２とのなす段差に起因して第１層１５１１やその上に配置される他の部材にクラックが生じることを「段切れ」と称している。
これに対して、図１０Ｅに示すように、内壁面１２ｃが湾曲した曲面の断面形状とされた場合、一面１２ａと半導体素子１１の露出部分とがなす高さの変化が緩やかとなり、これを覆う第１層１５１１は、局所的に薄い箇所が生じることが抑制される。そのため、第１層１５１１は、段切れが抑制され、その絶縁性が確保された形状となる。また、その上に形成される延設配線１５２は、第１層１５１１における段切れが抑制されることで、これに起因するクラック発生が抑制される。
次いで、例えば図１０Ｇに示すように、上記第１実施形態と同様の方法により、第１層１５１１、電極パッド１１１、１１２を覆うシード層１６を形成する。その後、例えば図１０Ｈに示すように、第１層１５１１と同様の工程により、シード層１６の一部を覆う所定のパターン形状とされた絶縁性のレジスト層１６ｒを形成する。続いて、例えば図１０Ｉに示すように、電解メッキを行うことにより、第１電極パッド１１１を覆う被覆部１６１と、第１層１５１１の一部および第２電極パッド１１２を覆う延設配線１５２を形成する。
そして、例えば、レジスト層１６ｒを剥離液などで除去した後、シード層１６のうちレジスト層１６ｒの除去により露出した部分をエッチング液等で除去する。これにより、図１０Ｊに示すように、第１電極パッド１１１を覆う被覆部１６１と、第２電極パッド１１２を覆い、半導体素子１１の外郭よりも外側にまで延設された延設配線１５２とを形成することができる。
その後、例えば、第１層１５１１の形成と同様の工程により、第２層１５１２を形成した後、フォトリソグラフィエッチング法によりパターニングを行い、図１０Ｋに示すように、被覆部１６１および延設配線１５２の一部を外部に露出させる。
最後に、例えば、被覆部１６１および延設配線１５２の形成と同様の工程により、被覆部１６１および延設配線１５２のうち第２層１５１２から露出した部分を覆う金属薄膜１５３、１５４を形成する。
例えば、上記の工程により、本実施形態の半導体装置１を製造することができる。
本実施形態によれば、内壁面１２ｃが湾曲した曲面の断面形状であり、延設配線１５２の下地である第１層１５１１における段切れが抑制され、延設配線１５２と半導体素子１１との短絡が抑制された構造の半導体装置１となる。また、半導体装置１は、上記第１実施形態と同様に、半導体素子１１の側面１１ｃおよび表面１１ａの一部を覆う封止材１２の平坦な一面１２ａ上に第１層１５１１および延設配線１５２の一部が形成された構造である。そのため、本実施形態においても、半導体素子１１の側面１１ｃと封止材１２との境界段差上に再配線層１５が直接形成される場合に比べて、延設配線１５２と半導体素子１１との短絡が抑制され、信頼性が向上する。
（第２実施形態の変形例）
上記では、内壁面１２ｃの断面形状が湾曲した形状である例について説明したが、これに限定されるものでない。内壁面１２ｃは、一面１２ａと半導体素子１１の露出部分とのなす段差が緩やかに変化する形状であればよく、例えば図１３に示すように、一面１２ａと内壁面１２ｃとのなす交差角度θが鈍角となるテーパ形状であってもよい。つまり、内壁面１２ｃは、封止材１２の一面１２ａと交差する上端部分を角部として角部が鈍角となる断面形状とされた場合であっても、絶縁層１５１の段切れを抑制できる。この場合であっても、絶縁層１５１の第１層１５１１が封止材１２の角部に追従でき、封止材１２の角部で局所的に薄くなったり、角部が第１層１５１１から露出したりすることが抑制され、延設配線１５２の段切れも抑制できる。
本変形例によっても、上記第２実施形態と同様の効果が得られる半導体装置となる。
（第３実施形態）
第３実施形態の半導体装置１について、図１４～図１６Ｂを参照して説明する。
本実施形態の半導体装置１は、例えば図１４に示すように、再配線層１５を有しておらず、第１電極パッド１１１に第１導通部１８１が接続され、第２電極パッド１１２に第２導通部１８２が接続された構成である点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
封止材１２は、本実施形態では、半導体素子１１の表面１１ａおよび側面を覆うと共に、表面１１ａ側を覆う一面１２ａが外部に露出している。言い換えると、封止材１２の一部は、本実施形態では、第１導通部１８１および第２導通部１８２を覆っており、再配線層１５の絶縁層１５１に相当する役割を果たす。
第１導通部１８１は、図１４に示すように、第１電極パッド１１１に接続されると共に、第１電極パッド１１１とは反対側の端面が半導体素子１１の外郭よりも内側の領域において封止材１２から露出している。第１導通部１８１は、上記第１実施形態における第１導体部１３に相当する部材である。
第２導通部１８２は、図１４に示すように、第２電極パッド１１２に接続されると共に、第２電極パッド１１２とは反対側の端面が半導体素子１１の外郭よりも外側の領域において封止材１２から露出している。第２導通部１８２は、上記第１実施形態における第２導体部１４および延設配線１５２に相当する部材である。第２導通部１８２は、本実施形態の半導体装置１の製造途中においては、第１導通部１８１と共に１つの部材を構成しており、封止材１２の除去工程において第１導通部１８１から分離することで、第１導通部１８１とは別体となったものである。そのため、第２導通部１８２は、第２電極パッド１１２に接続された部分から封止材１２から露出した部分までが、第１導通部１８１と同一の材料によりなる単一の部材で構成されている。
具体的には、第１導通部１８１および第２導通部１８２は、例えば図１５Ａや図１５Ｂに示す導電部材１９を構成していた部材であり、これらを連結する部分が半導体装置１の製造工程の途中で除去されることで別体となったものである。
導電部材１９は、例えば図１５Ａまたは図１５Ｂに示すように、厚肉部１９１と、複数の第１薄肉部１９２と、複数の中肉部１９３と、複数の第２薄肉部１９４とを有してなる。導電部材１９は、図１５Ｂに示すように、厚肉部１９１の上端側の面、すなわち上端面１９ａから外部に延設された複数の第１薄肉部１９２を備え、図１５Ａに示すように、複数の第１薄肉部１９２がその延設方向を揃えて互いに離れた平行配置された構成である。導電部材１９は、厚肉部１９１が最も厚みが大きく、中肉部１９３の厚みが厚肉部１９１に次いで大きくなっている。また、導電部材１９は、中肉部１９３よりも厚みが小さい、第１薄肉部１９２および第２薄肉部１９４を備えると共に、中肉部１９３のそれぞれから第２薄肉部１９４が厚肉部１９１の下端面に向かって延設されている。
導電部材１９は、例えば、Ｃｕ等の金属板を用意し、エッチングにより部分的に薄肉化して第１薄肉部１９２、中肉部１９３、第２薄肉部１９４に相当する部分を形成した後、プレスによる打ち抜きおよび曲げ加工を行うなどの方法により製造され得る。この場合、例えば、プレスによる打ち抜き加工により、第１薄肉部１９２、中肉部１９３および第２薄肉部１９４によりなる延設部同士の隙間を形成し、複数の延設部に分離した状態とする。その後、プレスによる曲げ加工により、複数の第２薄肉部１９４を厚肉部１９１の下端側の面に向かって曲げることで、図１５Ａまたは図１５Ｂに示す導電部材１９が得られる。
なお、複数の第２薄肉部１９４は、半導体素子１１の第２電極パッド１１２の配置に応じてその曲げ方向が適宜決定される。複数の第２薄肉部１９４は、中肉部１９３とは反対側の先端部が、例えば図１５Ａに示すように、それぞれ異なる方向に向かう状態とされる。
〔製造方法〕
次に、本実施形態の半導体装置１の製造方法の一例について、図１６Ａ、図１６Ｂを参照して説明する。ここでは、上記第１実施形態とは異なる製造工程について主に説明する。
まず、半導体素子１１の表面１１ａ上に第１電極パッド１１１、第２電極パッド１１２、電界緩和層１１３および電界緩和層１１３等を覆う素子上絶縁膜１１４を備える半導体基板１０と導電部材１９を用意する。そして、半導体素子１１の第１電極パッド１１１に厚肉部１９１を、第２電極パッド１１２に第２薄肉部１９４の先端部をそれぞれ図示しないはんだ等の接合材により接続する。その後、図１６Ａに示すように、導電部材１９が接続された半導体基板１０のうち半導体素子１１の裏面１１ｂを支持基板２００に貼り付けて仮固定を行う。
続けて、上記第１実施形態と同様に、図示しない金型を用い、コンプレッション成形などにより、図１６Ｂに示すように、半導体基板１０を導電部材１９ごと覆う封止材１２を成形する。
次いで、封止材１２のうち導電部材１９を覆う側の面から図示しないグラインダー等の研削具により、封止材１２を研削し、導電部材１９を封止材１２から露出させる。この封止材１２の研削工程においては、第１薄肉部１９２を完全に除去し、かつ中肉部１９３の一部を残す。これにより、厚肉部１９１と、中肉部１９３および第２薄肉部１９４とが分離され、第１導通部１８１と第２導通部１８２が形成される。なお、ここでは、封止材１２および導電部材１９の一部の除去については、図示しないグラインダー等の研削具を用いた研削を一例として挙げたが、これに限定されるものではなく、例えば、切削、エッチングや研磨等の他の任意の方法によりなされてもよい。
例えば、上記の製造方法により、本実施形態の半導体装置１を製造することができる。
本実施形態によれば、延設配線１５２として機能する第２導通部１８２を有する導電部材１９が封止材１２よりも先に形成されている。そのため、第２導通部１８２が半導体素子１１の側面１１ｃと封止材１２との境界の影響を受けない製造方法であり、絶縁不良が抑制され、第２導通部１８２と半導体素子１１との短絡が生じない。また、再配線層１５の形成が不要となり、上記第１実施形態に比べて、製造の工程数が少なく済むため、製造コストが低減された構造となる。
（他の実施形態）
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
例えば、上記第１実施形態では、半導体装置１のうち第２外部電極が第２ヒートシンク３の外郭外側に配置された露出領域とされ、露出領域において第２外部電極にリードフレーム４が接続された構造を半導体モジュールの一例として示したが、これに限定されない。第２放熱部材が伝熱絶縁基板７を有する構成の場合には、例えば図１７に示すように、半導体装置１の第２外部電極とリードフレーム４とが伝熱絶縁基板７を経由して接続された半導体モジュールであってもよい。この場合、伝熱絶縁基板７のうち電気伝導部７１は、半導体装置１の第１外部電極に接続される部分と、第２外部電極に接続される部分とが電気的に独立した任意のパターン形状とされる。また、リードフレーム４は、その一部が第２放熱部材の外郭内側に配置され、電気伝導部７１のうち第２外部電極に接続される部分に接合材５を介して接続されることで、第２外部電極と電気的に接続される。このように半導体装置１を用いた半導体モジュールは、放熱部材に応じて、適宜、構成が変更されてもよい。これは、上記第１実施形態の半導体装置１を用いた場合のほか、他の上記各実施形態の半導体装置１を用いた場合についても同様である。
１・・・半導体装置、１１ａ・・・表面、１１ｂ・・・裏面、１１・・・半導体素子、
１１１・・・第１電極パッド、１１２・・・第２電極パッド、１２ｃ・・・内壁面、
１１４・・・素子上絶縁膜、１２・・・封止材、１２ａ・・・一面、
１３・・・第１導体部、１４・・・第２導体部、１５１・・・絶縁層、
１５１１・・・第１層、１５１２・・・第２層、１５２・・・延設配線、
１５３・・・第１外部電極、１５４・・・第２外部電極、２・・・第１放熱部材、
２ａ・・・上面、３・・・第２放熱部材、３ｂ・・・下面、４・・・リードフレーム、
５・・・接合材、６・・・封止材、７・・・伝熱絶縁基板、７１・・・電気伝導部、
７２・・・絶縁部、７３・・・熱伝導部、１９・・・導電部材、１９１・・・厚肉部、
１９２・・・第１薄肉部、１９３・・・中肉部、１９４・・・第２薄肉部

Claims (14)

  1. 表面（１１ａ）に第１電極パッド（１１１）および複数の第２電極パッド（１１２）を有し、前記表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、
    絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面（１１ｃ）を覆う封止材（１２）と、
    前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第２電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備え、
    前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面（１２ａ）として、前記一面は、前記封止材とは異なる絶縁性の樹脂材料で構成された絶縁層（１５１）により覆われている、半導体装置。
  2. 前記第１電極パッドに接続されると共に、前記第１電極パッドの真上に向かって延設され、前記封止材から露出する第１導体部（１３、１８１）と、
    前記第２電極パッドに接続されると共に、前記第２電極パッドの上部に向かって延設され、前記封止材から露出する第２導体部（１４、１８２）と、をさらに備え、
    前記延設配線は、前記第２導体部に接続されている、請求項１に記載の半導体装置。
  3. 前記第１導体部は、単一の部材で構成され、前記第１電極パッドに接続された側の面とは反対側の面が外部に露出しており、
    前記第２導体部は、一部が前記延設配線であり、前記第１導体部と同一の材料によりなる単一の部材で構成されると共に、前記第２電極パッドに接続された側の面とは反対側の面が外部に露出している、請求項２に記載の半導体装置。
  4. 前記第１電極パッドに電気的に接続され、前記第１電極パッドとは反対側において外部に露出する電極部分を第１外部電極（１５３）とし、前記第２電極パッドに電気的に接続され、前記第２電極パッドとは反対側において外部に露出する部分を第２外部電極（１５４）として、
    前記第１外部電極は、前記第２外部電極と距離を隔てて配置され、前記第２外部電極よりも平面サイズが大きい、請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記延設配線は、Ｃｕ、Ａｌ、Ｔｉ、Ａｕ、Ａｇ、Ｐｄ、Ｗ、Ｎｉ、Ｚｎ、Ｐｂのうちいずれか１つを主成分とする導電性材料により構成されている、請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記絶縁層のうち前記延設配線よりも前記一面の側の部分を第１層（１５１１）として、
    前記第１層の厚みは、前記絶縁層のうち前記延設配線よりも上に位置する部分の厚みよりも大きい、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 表面（１１ａ）に第１電極パッド（１１１）および複数の第２電極パッド（１１２）を有し、前記表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、
    絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面（１１ｃ）を覆う封止材（１２）と、
    前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第２電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、
    前記第１電極パッドに接続されると共に、前記第１電極パッドの真上に向かって延設され、前記封止材から露出する第１導体部（１３、１８１）と、
    前記第２電極パッドに接続されると共に、前記第２電極パッドの上部に向かって延設され、前記封止材から露出する第２導体部（１４、１８２）と、を備え、
    前記延設配線は、前記第２導体部に接続されており、
    前記第２導体部は、一部が前記延設配線であり、前記第１導体部とは異なる導電性材料から構成されている、半導体装置。
  8. 表面（１１ａ）に第１電極パッド（１１１）および複数の第２電極パッド（１１２）を有し、前記表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、
    絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面（１１ｃ）を覆う封止材（１２）と、
    前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第２電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備え、
    前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面（１２ａ）とし、前記半導体素子の前記表面の上に位置する面であって、前記一面に繋がる面を内壁面（１２ｃ）として、
    前記内壁面のうち前記一面と交差する上端部分の断面形状は、湾曲した曲面形状である、半導体装置。
  9. 表面（１１ａ）に第１電極パッド（１１１）および複数の第２電極パッド（１１２）を有し、前記表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、
    絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面（１１ｃ）を覆う封止材（１２）と、
    前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第２電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備え、
    前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面（１２ａ）とし、前記半導体素子の前記表面の上に位置する面であって、前記一面に繋がる面を内壁面（１２ｃ）とし、前記内壁面と前記一面と交差する上端部分の角度を交差角度（θ）として、
    前記内壁面の断面形状は、前記交差角度が鈍角となる形状である、半導体装置。
  10. 表面（１１ａ）に少なくとも１つ以上の第１電極パッド（１１１）および少なくとも１つ以上の第２電極パッド（１１２）を有し、前記表面と裏面（１１ｂ）とを繋ぐ方向に電流が生じる半導体素子（１１）と、絶縁性の樹脂材料で構成され、前記表面の一部を含む前記半導体素子の周囲を覆う第１の封止材（１２）と、前記半導体素子の上であって、前記第１の封止材の内部または前記第１の封止材の上に配置され、前記第２電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線（１５２）と、を備える半導体装置（１）と、
    前記半導体装置のうち前記第１の封止材から露出する前記裏面に接合材（５）を介して接続される第１放熱部材（２）と、
    前記半導体装置のうち前記第１電極パッドに前記接合材を介して電気的に接続される第２放熱部材（３）と、
    前記半導体装置のうち前記延設配線に前記接合材を介して電気的に接続されるリードフレーム（４）と、
    前記半導体装置、前記第１放熱部材の一部、前記第２放熱部材の一部および前記リードフレームの一部を覆う第２の封止材（６）と、を備える、半導体モジュール。
  11. 前記半導体装置の一部は、前記第２放熱部材の外郭よりも外側に位置する露出領域であり、
    前記リードフレームは、前記露出領域において前記接合材を介して前記延設配線に電気的に接続されている、請求項１０に記載の半導体モジュール。
  12. 前記第１放熱部材のうち前記半導体装置に向き合う面とは反対面である上面（２ａ）は、前記第２の封止材から露出しており、
    前記第２放熱部材のうち前記半導体装置に向き合う面とは反対面である下面（３ｂ）は、前記第２の封止材から露出している、請求項１０または１１に記載の半導体モジュール。
  13. 前記第１放熱部材および前記第２放熱部材は、一部または全部が、電気伝導部（７１）と、絶縁部（７２）と、熱伝導部（７３）とがこの順に積層された伝熱絶縁基板（７）であり、前記電気伝導部が前記半導体装置に接続されている、請求項１０ないし１２のいずれか１つに記載の半導体モジュール。
  14. ファンアウトパッケージ構造の半導体装置の製造方法であって、
    表面（１１ａ）に少なくとも１つ以上の第１電極パッド（１１１）および少なくとも１つ以上の第２電極パッド（１１２）を備える半導体素子（１１）を用意することと、
    厚肉部（１９１）と、前記厚肉部の上端から外部に向かって延設され、前記厚肉部よりも厚みが小さい第１薄肉部（１９２）と、前記第１薄肉部の先端に設けられ、前記厚肉部よりも厚みが小さく、かつ前記第１薄肉部よりも厚みが大きい中肉部（１９３）と、前記中肉部から前記厚肉部の下端の側に向かって延設され、前記厚肉部よりも厚みが小さい第２薄肉部（１９４）とを備える導電部材（１９）を用意することと、
    前記半導体素子の裏面（１１ｂ）を支持基板（２００）に貼り付けることと、
    前記半導体素子の前記第１電極パッドに前記導電部材のうち前記厚肉部の下端側の面を接続し、前記半導体素子の前記第２電極パッドに前記導電部材のうち前記第２薄肉部の先端を接続することと、
    前記導電部材が接続され、前記支持基板に貼り付けられた前記半導体素子を前記導電部材ごと覆う封止材（１２）を形成することと、
    前記封止材のうち前記導電部材を覆う側の面から前記封止材を除去し、前記導電部材の前記厚肉部および前記中肉部を前記封止材から露出させることと、を含み、
    前記封止材を形成することにおいては、絶縁性の樹脂材料を用い、
    前記封止材を除去することにおいては、前記導電部材のうち前記第１薄肉部を除去し、前記厚肉部と、前記中肉部および前記第２薄肉部とを分離させる、半導体装置の製造方法。
JP2020098220A 2020-06-05 2020-06-05 半導体装置、半導体モジュールおよび半導体装置の製造方法 Active JP7516883B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020098220A JP7516883B2 (ja) 2020-06-05 2020-06-05 半導体装置、半導体モジュールおよび半導体装置の製造方法
CN202180040056.8A CN115699296A (zh) 2020-06-05 2021-05-21 半导体装置、半导体模组及半导体装置的制造方法
PCT/JP2021/019433 WO2021246204A1 (ja) 2020-06-05 2021-05-21 半導体装置、半導体モジュールおよび半導体装置の製造方法
US18/059,748 US20230093554A1 (en) 2020-06-05 2022-11-29 Semiconductor device, semiconductor module, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020098220A JP7516883B2 (ja) 2020-06-05 2020-06-05 半導体装置、半導体モジュールおよび半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021190670A JP2021190670A (ja) 2021-12-13
JP2021190670A5 JP2021190670A5 (ja) 2022-05-19
JP7516883B2 true JP7516883B2 (ja) 2024-07-17

Family

ID=78831005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020098220A Active JP7516883B2 (ja) 2020-06-05 2020-06-05 半導体装置、半導体モジュールおよび半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230093554A1 (ja)
JP (1) JP7516883B2 (ja)
CN (1) CN115699296A (ja)
WO (1) WO2021246204A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287651A (ja) 2009-06-10 2010-12-24 Nissan Motor Co Ltd 半導体装置
JP2011181879A (ja) 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2013172105A (ja) 2012-02-22 2013-09-02 Toyota Motor Corp 半導体モジュール
JP2014157927A (ja) 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
US20200176348A1 (en) 2018-11-30 2020-06-04 Delta Electronics Int'l (Singapore) Pte Ltd Package structure and power module using same
WO2020189508A1 (ja) 2019-03-19 2020-09-24 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077857A (ja) * 2018-09-28 2020-05-21 太陽誘電株式会社 モジュールおよびその製造方法
JP2020088107A (ja) * 2018-11-21 2020-06-04 トヨタ自動車株式会社 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287651A (ja) 2009-06-10 2010-12-24 Nissan Motor Co Ltd 半導体装置
JP2011181879A (ja) 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2013172105A (ja) 2012-02-22 2013-09-02 Toyota Motor Corp 半導体モジュール
JP2014157927A (ja) 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
US20200176348A1 (en) 2018-11-30 2020-06-04 Delta Electronics Int'l (Singapore) Pte Ltd Package structure and power module using same
WO2020189508A1 (ja) 2019-03-19 2020-09-24 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置

Also Published As

Publication number Publication date
US20230093554A1 (en) 2023-03-23
JP2021190670A (ja) 2021-12-13
WO2021246204A1 (ja) 2021-12-09
CN115699296A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
JP5141076B2 (ja) 半導体装置
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3152180B2 (ja) 半導体装置及びその製造方法
JP3189703B2 (ja) 半導体装置及びその製造方法
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP3390661B2 (ja) パワーモジュール
JPH02285646A (ja) 半導体装置
CN110178202B (zh) 半导体装置及其制造方法
US20030122237A1 (en) Semiconductor device
JP2014022505A (ja) 半導体装置およびその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
JP3685659B2 (ja) 半導体装置の製造方法
JP2021007182A (ja) 半導体装置及びその製造方法
JP7516883B2 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
WO2022009705A1 (ja) 半導体装置および半導体モジュール
JP2016219707A (ja) 半導体装置及びその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2004273561A (ja) 半導体装置及びその製造方法
JP4356196B2 (ja) 半導体装置組立体
JP2000100864A (ja) 半導体装置及びその組立体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240617

R150 Certificate of patent or registration of utility model

Ref document number: 7516883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150