JP2016219707A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016219707A
JP2016219707A JP2015105692A JP2015105692A JP2016219707A JP 2016219707 A JP2016219707 A JP 2016219707A JP 2015105692 A JP2015105692 A JP 2015105692A JP 2015105692 A JP2015105692 A JP 2015105692A JP 2016219707 A JP2016219707 A JP 2016219707A
Authority
JP
Japan
Prior art keywords
copper
layer
semiconductor element
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015105692A
Other languages
English (en)
Inventor
圭輔 小倉
Keisuke Ogura
圭輔 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015105692A priority Critical patent/JP2016219707A/ja
Priority to DE102016103967.5A priority patent/DE102016103967B4/de
Priority to CN201610128625.5A priority patent/CN106206540B/zh
Priority to US15/064,943 priority patent/US10236244B2/en
Publication of JP2016219707A publication Critical patent/JP2016219707A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/2505—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 高温動作、大電流仕様、薄ウエハ化、小型化、損失低減要求に対し、高品質、高信頼性を確保する半導体素子上の配線構造を備える半導体装置を提供する。
【解決手段】 絶縁回路基板１３と、前記絶縁回路基板に実装される半導体素子１７と、前記絶縁回路基板に積層された第１絶縁樹脂層２１と、前記第１絶縁樹脂層に形成される前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線１１と、前記銅めっき配線を封止するように積層された第２絶縁樹脂層２２と、を備えることを特徴とする半導体装置、並びにその製造方法を提供する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
パワーモジュールのデバイスチップ上の配線としては、従来から、アルミニウムや銅のワイヤ構造、または、はんだや金属ナノ粒子焼結体を用いて銅板材を接合するリードフレーム構造などが知られている。
昨今の高温動作要求に対し、疲労強度の優れた銅材が、配線材料として特に期待されている。しかし、銅ワイヤ構造では、配線断面積が少ないため大電流の通電が困難な上に、熱容量が小さいため、デバイスチップからの放熱機能が期待できない。また、銅ワイヤの接合にはデバイスチップへのストレスがかかり、デバイス損失低減のための薄チップへのワイヤ接合ではデバイスチップの割れが懸念される。
一方、Ｃｕ板材を配線に用いるリードフレーム構造では、板厚を厚くすることで大電流の経路確保および熱容量増大が期待できる。この構造には、接合材が必要であるが、昨今の高温動作に対し、現在用いられているはんだ材では長期信頼性が不十分である。また、ＡｇやＣｕのナノ粒子の焼結体は高価である上、ボイド発生などの接合信頼性の確保が難しい。
大電流、高耐熱、高放熱配線モジュールとして有効な、パワーデバイスモジュールが知られている（特許文献１を参照）。しかし、かかるパワーデバイスモジュールも、Ｃｕ合金などの金属板をリードフレーム材として用いており、従来技術の欠点を克服するものではない。また、かかるパワーデバイスモジュールでは、金属構造体層間に絶縁封止樹脂を設ける構造は開示しているものの、金属構造体層間のみに絶縁封止樹脂を設ける構造では、各素子や配線を衝撃、温度、湿度などの要因から保護するのに不十分となる。
また、ＩＣチップと接続電極部とを金線でワイヤボンディングし、これらを絶縁封止樹脂にて封止してなる電子部品装置が知られている（特許文献２を参照）。しかし、かかる電子部品装置は、ワイヤボンディングの操作に付随するチップへのストレスを低減することができるものではない。
特開2014-165486号公報 特開2002-231874号公報
半導体素子（デバイスチップ）上の配線構造において、従来技術における問題点を解決し、高温動作、大電流仕様、薄ウエハ化、小型化、損失低減要求に対し、高品質、高信頼性を確保する構造を備える半導体装置を提供することを目的とする。
本発明者は、はんだや金属ナノ粒子などの接合材を用いることなく、かつ、超音波を用いたワイヤボンディングの工程を経ることなく、半導体素子上に銅材を用いた配線を構成することを考え、本発明に想到するに至った。
本発明は、一実施形態によれば、半導体装置であって、絶縁回路基板と、前記絶縁回路基板に実装される半導体素子と、前記絶縁回路基板に積層された第１絶縁樹脂層と、前記第１絶縁樹脂層に形成される前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線と、前記銅めっき配線を封止するように積層された第２絶縁樹脂層とを備える。
前記半導体装置において、前記銅めっき配線が、シート状であることが好ましい。
前記半導体装置において、前記銅めっき配線が、薄膜の金属または合金の層であるシード層と銅めっきにより該シード層に積層された銅めっき層とを含むことが好ましい。
前記半導体装置において、前記シード層が、Ｃｕ、Ｎｉ、Ａｌ、Ａｇ、Ａｕから選択される１種類以上の金属または合金であることが好ましい。
前記半導体装置において、前記第１絶縁樹脂層及び／または前記第２絶縁樹脂層が、ポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂であることが好ましい。
本発明は、別の局面によれば、半導体装置の製造方法であって、絶縁回路基板に半導体素子を実装する工程と、前記絶縁回路基板に第１絶縁樹脂層を積層する工程と、前記第１絶縁樹脂層に形成される前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線を形成する工程と、前記銅めっき配線を封止するように第２絶縁樹脂層を積層する工程とを含む。
前記半導体装置の製造方法において、前記銅めっき配線を形成する工程が、薄膜の金属または合金の層であるシード層を形成する工程と、銅めっきにより前記シード層に銅めっき層を積層する工程とを含むことが好ましい。
前記シード層を形成する工程を含む半導体装置の製造方法において、前記シード層を形成する工程が、スパッタもしくは無電解めっきにより行われることが好ましい。
前記半導体装置の製造方法において、前記第１絶縁樹脂層を形成する工程が、ポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂フィルムを、前記半導体素子を実装した前記絶縁回路基板に載置する工程と、前記樹脂フィルムを溶かすことで、前記半導体素子の上の厚みが２０μｍ以上となるように前記第１絶縁樹脂層を形成する工程とを含むことが好ましい。
本発明に係る半導体装置によれば、半導体素子と、絶縁回路基板とを接続する配線を、銅めっき配線とすることにより、大電流通電を可能にして、高温動作での長期信頼性を向上させることができるとともに、装置の小型化を実現することができる。特には、銅めっき配線は、半導体素子と絶縁回路基板上の銅配線とを、短距離で接続することができるため、インダクタンス低減によるスイッチング損失低減が可能となる。また、ワイヤボンディングや板材のリードフレームを用いた場合と比較して、モジュールの高さ、すなわち基板面に垂直な方向の寸法を抑えることができ、半導体装置の小型化を実現することができる。
さらに、本発明に係る半導体装置の製造方法によれば、半導体素子と絶縁回路基板とを接続する配線をめっき法により作成することができる。このめっき法による接合は、半導体素子にストレスを与えることがないため、半導体素子の薄ウエハ化を可能とすることができる。
図１（ａ）は、本発明の一実施形態による半導体装置の模式的な断面図であり、図１（ｂ）は、図１（ａ）に示す半導体装置のＸ部位における拡大図である。 図２は、図１に示す半導体装置の模式的な平面図である。
以下に、図面を参照して本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。また、図面は本発明を説明するための概略図であって、装置を構成する各部材の寸法や相対的な関係は、本発明を限定するものではない。
本発明は、一実施形態によれば、半導体装置に関する。図１（ａ）は、本発明の一実施形態に係る半導体装置の概念的な断面図である。図１（ａ）に示す半導体装置１において、絶縁回路基板１３を構成する銅配線１４ｃ上に、接合材１９を介して半導体素子１７が実装されており、銅配線１４ａ、１４ｂ、１４ｃ及び半導体素子１７は、第１絶縁樹脂層２１により封止されている。半導体素子１７と銅配線１４ａ、１４ｂは、それぞれ、銅めっき配線１１ａ、１１ｂで接続されている。銅配線１４ａ、１４ｂにはまた、半導体装置１の外部に延びる外部接続端子１２ａ、１２ｂが接合されている。銅配線１４ｃにも、外部接続端子１２ｃ（図２参照）が接合されている。そして、銅めっき配線１１ａ、１１ｂを封止するように第２絶縁樹脂層２２が積層されている。一方、絶縁回路基板１３を構成する金属層１６には、接合材１９を介して放熱体１８が接合されている。
絶縁回路基板１３は、絶縁層１５の一方の面に銅配線１４（「銅配線１４ａ、１４ｂ、１４ｃ」をまとめて銅配線「１４」と称する）が設けられ、他方の面に金属層１６が設けられてなる。このような絶縁回路基板１３の一例として、アルミナセラミックス基板に銅回路をＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）法で接合した放熱用絶縁基板を用いることができるが、少なくとも絶縁層と銅配線とを備える絶縁回路基板であれば、特定の絶縁回路基板には限定されない。
半導体素子１７は、半導体装置１の用途及び仕様によって決定することができ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ−ＦＥＴ、電解効果トランジスタ（ＦＥＴ）、バイポーラトランジスタ、ゲートターンオフサイリスタ（ＧＴＯ）、ショットキーバリアダイオード（ＳＢＤ）、整流用ダイオード等が挙げられるが、これらには限定されない。また、半導体素子を構成する化合物については、シリコン、ＳｉＣなどが挙げられるが、これらには限定されない。本実施形態に係る半導体装置１においては、特に薄型で割れやすい半導体素子１７であっても用いることができ、例えば、３０〜４５０μｍの厚みの半導体素子を用いることができる。半導体素子１７を銅配線１４ｃに接合する接合材１９としては、はんだ等の汎用のものを用いることができる。
第１絶縁樹脂層２１は、絶縁回路基板１３上に積層され、銅配線１４、半導体素子１７及び接合材１９を被覆して絶縁封止する。第１絶縁樹脂層２１は、一般的に封止樹脂として使用されている樹脂から構成されてよく、ポリアミド構造、ポリイミド構造、エポキシ構造、ポリエーテルエーテルケトン構造、ポリベンゾイミダゾール構造から選択される１以上の化学構造を備える樹脂であることが好ましいが、これらには限定されない。特には、ポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂であることが好ましく、１５０℃以上のガラス転移温度を有する樹脂であることがさらに好ましい。
銅めっき配線１１ａ、１１ｂは、半導体素子１７に接触可能な窓部を介して、半導体素子１７に接触し、かつ、銅配線１４ａ、１４ｂに接触可能な窓部を介して、銅配線１４ａ、１４ｂに接触している。ここで、窓部とは、第１絶縁樹脂層２１を切除して設けた電極の露出面をいい、露出面の周囲は、第１絶縁樹脂層２１で構成される。図１（ａ）に示す半導体装置１においては、半導体素子１７上の電極と銅配線１４ａを電気的に接続する銅めっき配線１１ａと、半導体素子１７上の別の電極と銅配線１４ｂを電気的に接続する銅めっき配線１１ｂとが設けられている。図示する実施形態において、銅めっき配線１１ａ、１１ｂの両者とも、半導体素子１７との接触部近傍に、絶縁回路基板１３と反対側、すなわち図１の紙面上方に凸状の構造（以下、凸部と指称する）を設けて配置されている。半導体素子１７の電極が設けられた面の端部と銅めっき配線１１とが近接し、大電流通電時に絶縁破壊を生じることを防止するためである。銅めっき配線１１の凸部の頂点と絶縁回路基板１３との距離が、好ましくは、半導体素子１７の厚み＋銅めっき配線１１の厚み＋接合層１９の厚み＋２０μｍ以上となるように、より好ましくは、半導体素子１７の厚み＋銅めっき配線１１の厚み＋接合層１９の厚み＋５０μｍ以上となるように、凸部を形成することが好ましい。このような銅めっき配線１１の凸部の形状及び配置は、詳細は後述する半導体装置の製造方法における第２、第３の工程により決定され得る。銅めっき配線１１をこのような構成とすることで、絶縁破壊を防止しながら、従来技術による通常のワイヤ配線と比較して、半導体素子１７と銅配線１４ａ、１４ｂとを、短距離で接続することができる。
図２は、図１に示す半導体装置１の平面図である。但し、各部材の位置関係をわかりやすく示すために、第１及び第２絶縁樹脂層２１、２２の記載を省略している。図２に示されるように、銅めっき配線１１は、シート状であることが好ましい。配線の断面積を大きくすることにより電気抵抗を低下させ、大電流の通電を可能とするためである。詳細には、例えば、５０〜５００μｍ、好ましくは、６０〜２００μｍの厚さを有するシート状であることが好ましいが、このような厚さは、銅めっき配線１１の機能により、当業者が適宜決定することができる。
次に、図１（ａ）のＸ部位の拡大図である図１（ｂ）を参照すると、銅めっき配線１１ａは、薄膜の金属または合金の層であるシード層１１１と銅めっきによりシード層１１１に積層された銅めっき層１１２とを含んで構成される。シード層１１１は、Ｃｕ、Ｎｉ、Ａｌ、Ａｇ、Ａｕから選択される１種類以上の金属または合金であることが好ましい。銅めっき層１１２は、銅単体または銅を含む合金であることが好ましい。銅合金の場合は、銅と、金、銀、錫、ニッケル、リンから選択される１以上との合金であることが好ましい。シード層１１１と銅めっき層１１２との材質の好ましい組み合わせは、例えば、銅と銅の組み合わせ、ニッケルと銅の組み合わせが挙げられるが、これらには限定されない。図示はしないが、銅めっき配線１１ｂも、同じ層構成とすることができる。
シード層１１１の厚みは、銅めっき配線１１ａの全体において概ね均一であることが好ましく、例えば、０．１〜５μｍであってよく、０．５〜２μｍであることがより好ましい。シード層１１１が薄すぎると微小にはめっきの欠陥部があり、銅めっき配線１１ａ形成の際の電解銅めっき処理の際に均一に通電できず、銅めっき配線１１ａの不均一が起こる場合がある。また厚すぎるとシード層１１１に残留応力が大きくなりシード層の剥離が懸念され、またシード層形成のために時間がかかることも問題となる場合がある。銅めっき層１１２の厚みも銅めっき配線１１ａの全体において概ね均一であることが好ましく、例えば、５０〜５００μｍであってよく、６０〜２００μｍであることが好ましい。銅めっき配線１１ａが薄すぎると必要な電流が流せなくなる場合があり、厚すぎるとめっきの残留応力が大きくなり剥離の原因に繋がる場合がある。また厚いために処理に時間がかかることも問題となる場合がある。
銅めっき配線１１は、シード層１１１と、銅めっき層１１２とを含み、銅板あるいは銅線を含まないことが好ましい。銅めっき配線１１に、銅板あるいは銅線を用いる場合に半導体素子１７との接合において、半導体素子１７にストレスがかかる場合があるためである。
図１、２に示す半導体装置１は、半導体素子１７と電極間を流れる電流のＯＮ/ＯＦＦを制御する銅配線１４ａを接続する銅めっき配線１１ａと、半導体素子１７と通電用電極として機能する銅配線１４ｂを接続する銅めっき配線１１ｂとを備えている。銅めっき配線１１ａの幅ｄａは、銅めっき配線１１ｂの幅ｄｂよりも大きいことが好ましい。銅めっき配線１１ａには、１１ｂと比較して、大電流が流れるためである。しかし、銅めっき配線１１ａの幅ｄａ、銅めっき配線１１ｂの幅ｄｂは、実施形態により同一でも異なっていてもよく、半導体チップのサイズ、通電する電流量やその他の仕様によって、当業者が適宜決定することができ、図示した態様には限定されない。また、図示はしないが、本発明に係る半導体装置は、銅めっき配線が１１ａ、１１ｂのように二つ設けられているものには限定されず、ダイオードなどの素子の場合は、素子上部はひとつの配線といった態様も包含しうる。
再び図１を参照すると、第２絶縁樹脂層２２が銅めっき配線１１ａ、１１ｂを被覆（封止）するように、絶縁回路基板１３上の部材に積層されている。図１は、銅めっき配線１１ａ、１１ｂの存在する箇所における断面図であるが、銅めっき配線１１ａ、１１ｂの存在しない箇所においては、第２絶縁樹脂層２２は、概ね第１絶縁樹脂層２１に接触して、第１絶縁樹脂層２１上に積層されている。第２絶縁樹脂層２２は、第１絶縁樹脂層２１において説明したのと同様の樹脂から選択することができる。第２絶縁樹脂層２２と第１絶縁樹脂層２１とは、同一の樹脂であってもよく、異なる樹脂であってもよい。第２絶縁樹脂層２２は、半導体素子１７及び銅めっき配線１１ａ、１１ｂ、外部接続端子１２ａ、１２ｂ、１２ｃを被覆し、絶縁封止する厚みに形成すればよく、その厚みは当業者が適宜決定することができる。
外部接続端子１２ａ、１２ｂ、１２ｃは、絶縁回路基板１３を構成する銅配線１４ａ、１４ｂ、１４ｃにそれぞれ、電気的に接続されている。外部接続端子１２は、銅板あるいは銅合金板から構成されていてよく、一方の端部がはんだあるいはその他の接合材により銅配線１４に接合され、第１絶縁樹脂層２１、あるいは場合により第１絶縁樹脂層２１及び第２絶縁樹脂層２２により封止されている。外部接続端子１２の他方の端部は半導体素子１から外側に延びて、装置外部との電気的接続を可能にする。
絶縁回路基板１３を構成する金属層１６には、接合材１９を介して、放熱体１８を設けることができる。放熱体１８は、例えば銅板やアルミフィンであってもよく、図示する形状には限定されない。
このような構成を備える半導体装置は、銅めっき配線が大電流の通電を可能にするため、また半導体素子の薄型化を可能にするため、従来と比較して小型化が可能である。例えば、絶縁回路基板の面積を従来の７０〜９０％程度に抑えることができる。また、半導体装置の高さを、従来の４０〜７０％程度に抑えることが可能になる。
次に、本発明を、半導体装置の製造方法の観点から説明する。本発明の一実施形態に係る半導体装置の製造方法は、絶縁回路基板に半導体素子を実装する第１の工程と、前記絶縁回路基板に第１絶縁樹脂層を積層する第２の工程と、前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線を形成する第３の工程と、前記銅めっき配線を封止するように第２絶縁樹脂層を積層する第４の工程とを含む。再び図１及び２を参照して、本実施形態による半導体装置の製造方法を説明する。
絶縁回路基板１３に半導体素子１７を実装する第１の工程においては、一方の面に銅配線１４を備え、他方の面に金属層１６を備えた絶縁層１５から構成される絶縁回路基板１３を準備し、銅配線１４ｃ（ダイパッド部）に、はんだ等の接合材１９を用いて、半導体素子１７を実装する。かかる工程は、一般的な半導体装置の製造方法において、通常行われている技術を用いて実施することができる。
絶縁回路基板１３に第１絶縁樹脂層２１を積層する第２の工程では、第１の工程で得られた半導体素子１７を実装した絶縁回路基板１３の、銅配線１４側の面に、第１絶縁樹脂層２１を積層する。第１絶縁樹脂層２１を形成するために、好ましくはポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂からなる樹脂フィルムを、必要に応じて、１枚あるいは複数枚重ねて絶縁回路基板１３に載置することができる。より好ましい態様において、第２の工程では、半導体素子１７上に、２０μｍ以上、さらに好ましくは５０μｍ以上の第１絶縁樹脂層が形成されるように、樹脂フィルムを載置する。後工程で形成される銅めっき配線１１の凸部に、半導体装置１の使用時に電流が集中することよる絶縁破壊を抑制するためである。半導体素子１７が実装されていない箇所における第１絶縁樹脂層２１の厚みは、特に限定されず、銅配線１４を封止することができ、かつ、次工程で形成されるめっき配線を、絶縁回路基板１３から所望の距離に配置することができるように、当業者が適宜決定することができる。例えば、絶縁回路基板１３面全体にわたって、半導体素子１７上の第１絶縁樹脂層２１と同じ高さまで第１絶縁樹脂層２１を形成することもできるし、半導体素子１７の近傍は厚く、絶縁回路基板１３周縁部に向かって薄く形成することもできる。
第１絶縁樹脂層２１を形成する具体的な操作方法としては、例えば、絶縁回路基板１３の周囲を囲繞するプラスチックなどの型枠を設置し、樹脂フィルムを必要な枚数重ねて絶縁回路基板１３上に載置する。そして、樹脂フィルムを、樹脂の種類のより決定されうる所定温度まで加熱して、樹脂フィルムを溶解させる。この樹脂フィルムは、加熱圧接により、絶縁回路基板１３上に硬化させ、密着させることができる。なお、前述の２０μｍ以上、５０μｍ以上といった値は、加熱硬化後の第１絶縁樹脂層２１の厚みをいうものとする。このような操作により、絶縁層１５上の銅配線１４、及び半導体素子１７が第１絶縁樹脂層と接して、第１絶縁樹脂層２１で絶縁封止された状態とすることができる。
第２の工程は、樹脂フィルムを用いた操作には限定されず、所定温度で流体状とした樹脂を、型枠により囲繞した絶縁回路基板１３に流し込み、加熱硬化させることによっても実施することができる。この場合も、上記所定厚み以上の第１絶縁樹脂層２１が半導体素子１７上に積層されるように実施することが好ましい。
次いで、半導体素子１７に接触可能な窓部を介して、該半導体素子１７に接触する銅めっき配線１１を形成する第３の工程では、第１絶縁樹脂層２１に窓部を形成し、銅めっき配線１１を形成する。窓部は、図示する実施形態においては、半導体素子１７の接合材１９と反対側の面に位置する二つの電極上にそれぞれ一つ、通電用電極といった機能を持つ銅配線（電極）１４ｂ上に一つ、電極間を流れる電流のＯＮ/ＯＦＦを制御するといった機能を持つ銅配線（電極）１４ａ上に一つ設ける。具体的には、所望の電極上を被覆している第１絶縁樹脂層２１を、例えばレーザーにより切除することにより実施することができる。この操作により、電極面を露出させ、銅めっき配線１１と電気的に接触可能にした、窓部を形成することができる。窓部の大きさは、必要とする電流量に応じて、当業者が適宜決定することができる。
銅めっき配線１１の形成は、より詳細には、シード層１１１を形成する工程と、配線部以外にマスクを形成する工程と、厚付け銅めっき層１１２を形成する工程と、マスク及びシード層を除去する工程とにより実施することができる。シード層１１１を形成する工程では、第１絶縁樹脂層２１及び窓部を含む絶縁回路基板１３上の部材全面に、スパッタ法、または無電解めっき法により、Ｃｕ、Ｎｉ、Ａｌ、Ａｇ、Ａｕから選択される１種類以上の金属または合金の層を形成する。層の厚みは、先の半導体装置１の実施形態において例示したとおりである。銅めっき配線１１部以外にマスクを形成する工程では、第１絶縁樹脂層２１及び窓部のうち、銅めっき配線１１を形成しない部分にマスクを形成する。マスクは、樹脂製のマスクを適宜用いることができ、一般的に用いられているマスク形成方法によることができる。本工程によりマスクを形成する部分（面積）を調節することにより、銅めっき配線１１の幅を決定することができる。例えば、図２に示すように、銅めっき配線１１ａの幅ｄａと銅めっき配線１１ｂとの幅ｄｂを、異なる所定の値とすることも、本工程により容易に実施することができる。
続く厚付け銅めっき層１１２を形成する工程では、電解銅めっきにより、厚めっき層を形成する。めっき浴の組成及びめっき条件は、一般的な電解銅めっきに用いるものであってよく、当業者が適宜決定することができる。一例として、約６０〜８０μｍの銅単体のめっき層を形成するためには、１〜１５Ａ／ｄｍ２の電流密度とすることができる。
マスク及びシード層を除去する工程では、使用したマスクに適した方法によりマスクを除去することができる。また、シード層は、構成材料に応じたエッチング液を用いてエッチングすることにより除去することができる。この第３の工程で、薄膜の金属または合金の層であるシード層１１１と銅めっきにより該シード層に積層された銅めっき層１１２とを備える銅めっき配線１１を所望の箇所に形成することができる。
第３の工程後、第４の工程前に、任意選択的な工程として、外部接続端子等の部品を取り付ける工程を実施することができる。例えば、図２に示す外部接続端子１２ａ、１２ｂ、１２ｃは、第１絶縁樹脂層２１を切除して、銅配線１４ａ、１４ｂ、１４ｃの所定の箇所に窓部を形成し、従来技術による銅板からなる外部接続端子１２ａ、１２ｂ、１２ｃを、はんだやその他の接合材により接合することができる。その他に、図示しないねじ締めによる接続などを形成することもできる。
銅めっき配線１１を封止するように第２絶縁樹脂層２２を積層する第４の工程では、第３の工程あるいはその後の任意選択的な工程で得られた、絶縁回路基板１３上の部材に、第２絶縁樹脂層を積層する。一般的には、マスク及びシード層が除去されて最表面にある第１絶縁樹脂層２１と、銅めっき配線１１を被覆するように第２絶縁樹脂層２２を積層する。具体的には、第２の工程と同様に型枠を用いて、絶縁回路基板１３を囲繞し、絶縁回路基板１３上の部材上に樹脂フィルムを載置し、樹脂フィルムを所定の温度で加熱する操作により、あるいは予め加熱した流体状の樹脂を流し込み、加熱硬化することにより、実施することができる。この際、例えば、任意選択的な工程で形成した窓部が存在する場合、窓部及び板材からなる外部接続端子１２ａ、１２ｂ、１２ｃの周囲にも、第２絶縁樹脂層２２が流れ込むことにより、窓部及び外部接続端子１２ａ、１２ｂ、１２ｃも封止することができる。
本実施形態による半導体装置の製造方法によれば、銅めっき配線を、接合材を用いることなく、かつ、ストレスのかかる超音波接合を用いることなく形成することができる。かかる製造方法は、シート状の銅めっき配線の、幅、厚みといった仕様も容易に変更することができる点で特に有利である。
本発明による半導体装置は、大電流を通電させるパワーモジュール等として好ましく用いることができる。
１ 半導体装置
１１ａ、１１ｂ 銅めっき配線
１１１ シード層
１１２ 銅めっき層
１２ａ、１２ｂ、１２ｃ 外部接続端子
１３ 絶縁回路基板
１４ａ、１４ｂ、１４ｃ 銅配線
１５ 絶縁層
１６ 金属層
１７ 半導体素子（デバイスチップ）
１８ 放熱体
１９ 接合層
２１ 第１絶縁樹脂層
２２ 第２絶縁樹脂層

Claims (9)

  1. 絶縁回路基板と、
    前記絶縁回路基板に実装される半導体素子と、
    前記絶縁回路基板に積層された第１絶縁樹脂層と、
    前記第１絶縁樹脂層に形成される前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線と、
    前記銅めっき配線を封止するように積層された第２絶縁樹脂層と、
    を備えることを特徴とする半導体装置。
  2. 前記銅めっき配線が、シート状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記銅めっき配線が、薄膜の金属または合金の層であるシード層と銅めっきにより該シード層に積層された銅めっき層とを含むことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記シード層が、Ｃｕ、Ｎｉ、Ａｌ、Ａｇ、Ａｕから選択される１種類以上の金属または合金である、請求項３に記載の半導体装置。
  5. 前記第１絶縁樹脂層及び／または前記第２絶縁樹脂層が、ポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 絶縁回路基板に半導体素子を実装する工程と、
    前記絶縁回路基板に第１絶縁樹脂層を積層する工程と、
    前記第１絶縁樹脂層に形成される前記半導体素子に接触可能な窓部を介して、該半導体素子に接触する銅めっき配線を形成する工程と、
    前記銅めっき配線を封止するように第２絶縁樹脂層を積層する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記銅めっき配線を形成する工程が、
    薄膜の金属または合金の層であるシード層を形成する工程と、
    銅めっきにより前記シード層に銅めっき層を積層する工程と、
    を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記シード層を形成する工程が、スパッタもしくは無電解めっきにより行われることを特徴とする請求項７に記載の製造方法。
  9. 前記第１絶縁樹脂層を形成する工程が、
    ポリアミド樹脂、ポリイミド樹脂、エポキシ樹脂、ポリエーテルエーテルケトン樹脂、ポリベンゾイミダゾール樹脂から選択される１以上の樹脂フィルムを、前記半導体素子を実装した前記絶縁回路基板に載置する工程と、
    前記樹脂フィルムを溶かすことで、前記半導体素子の上の厚みが２０μｍ以上となるように前記第１絶縁樹脂層を形成する工程と、
    を含むことを特徴とする請求項６から８のいずれか１項に記載の半導体装置の製造方法。
JP2015105692A 2015-05-25 2015-05-25 半導体装置及びその製造方法 Pending JP2016219707A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015105692A JP2016219707A (ja) 2015-05-25 2015-05-25 半導体装置及びその製造方法
DE102016103967.5A DE102016103967B4 (de) 2015-05-25 2016-03-04 Halbleitervorrichtung und Herstellungsverfahren hierfür
CN201610128625.5A CN106206540B (zh) 2015-05-25 2016-03-07 半导体装置及其制造方法
US15/064,943 US10236244B2 (en) 2015-05-25 2016-03-09 Semiconductor device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015105692A JP2016219707A (ja) 2015-05-25 2015-05-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016219707A true JP2016219707A (ja) 2016-12-22

Family

ID=57281474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015105692A Pending JP2016219707A (ja) 2015-05-25 2015-05-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US10236244B2 (ja)
JP (1) JP2016219707A (ja)
CN (1) CN106206540B (ja)
DE (1) DE102016103967B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
US10147697B1 (en) * 2017-12-15 2018-12-04 Nxp Usa, Inc. Bond pad structure for semiconductor device packaging

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193174A (ja) * 1993-12-27 1995-07-28 Mitsubishi Electric Corp パッケージ部品及びその製造方法
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2007251084A (ja) * 2006-03-20 2007-09-27 Ricoh Co Ltd 電極配線構造体及びその製造方法
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2012523109A (ja) * 2009-04-01 2012-09-27 シーメンス アクチエンゲゼルシヤフト 回路構造および電気回路の作動方法
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
JP2015061022A (ja) * 2013-09-20 2015-03-30 凸版印刷株式会社 電子モジュール及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077488A (ja) 1999-06-28 2001-03-23 Matsushita Electric Ind Co Ltd 回路基板とその製造方法およびリードフレーム
JP2002231874A (ja) 2001-02-05 2002-08-16 Sony Corp 部品実装用基板、電子部品装置及びその製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
DE102006018765A1 (de) 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US9515217B2 (en) * 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
KR20150119262A (ko) 2013-02-12 2015-10-23 솔렉셀, 인크. 벌크 웨이퍼를 사용한 모노리식 섬 후측 접촉 후측 접합 태양 전지
JP2014165486A (ja) 2013-02-26 2014-09-08 Itabashi Seiki Kk パワーデバイスモジュールとその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193174A (ja) * 1993-12-27 1995-07-28 Mitsubishi Electric Corp パッケージ部品及びその製造方法
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2007251084A (ja) * 2006-03-20 2007-09-27 Ricoh Co Ltd 電極配線構造体及びその製造方法
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2012523109A (ja) * 2009-04-01 2012-09-27 シーメンス アクチエンゲゼルシヤフト 回路構造および電気回路の作動方法
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
JP2015061022A (ja) * 2013-09-20 2015-03-30 凸版印刷株式会社 電子モジュール及びその製造方法

Also Published As

Publication number Publication date
DE102016103967B4 (de) 2024-10-02
US20160351487A1 (en) 2016-12-01
CN106206540B (zh) 2019-10-25
CN106206540A (zh) 2016-12-07
DE102016103967A1 (de) 2016-12-01
US10236244B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
TWI485817B (zh) 微電子封裝及其散熱方法
US8860196B2 (en) Semiconductor package and method of fabricating the same
JP3390661B2 (ja) パワーモジュール
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
CN110178202B (zh) 半导体装置及其制造方法
US10424542B2 (en) Semiconductor device
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2015005681A (ja) 半導体装置及びその製造方法
JP2023033371A (ja) パワーモジュール用基板およびパワーモジュール
US9721900B2 (en) Semiconductor package and its manufacturing method
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
JP2016219707A (ja) 半導体装置及びその製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP6064845B2 (ja) 半導体装置
WO2022009705A1 (ja) 半導体装置および半導体モジュール
WO2021246204A1 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
US20240178094A1 (en) Semiconductor package
JP2013038224A (ja) 電子装置の製造方法及び電子装置
US20240071900A1 (en) Semiconductor device
CN110709970A (zh) 半导体装置及半导体装置的制造方法
JP4207112B2 (ja) 樹脂封止型半導体装置の製造方法
CN118824985A (zh) 将功率终端连接到半导体封装内的衬底的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107