JP2007251084A - 電極配線構造体及びその製造方法 - Google Patents

電極配線構造体及びその製造方法 Download PDF

Info

Publication number
JP2007251084A
JP2007251084A JP2006076035A JP2006076035A JP2007251084A JP 2007251084 A JP2007251084 A JP 2007251084A JP 2006076035 A JP2006076035 A JP 2006076035A JP 2006076035 A JP2006076035 A JP 2006076035A JP 2007251084 A JP2007251084 A JP 2007251084A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
film
wiring structure
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006076035A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
寛史 小林
Takeshi Sano
武 佐野
Hideaki Okura
秀章 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006076035A priority Critical patent/JP2007251084A/ja
Publication of JP2007251084A publication Critical patent/JP2007251084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 この発明は、膜厚ばらつきが小さく、クラックや高抵抗部のない導体膜パターンにより配線接続された、良好な配線回路を有する電極間の配線構造を提供することを目的とする。
【解決手段】
この発明の電極配線構造体は、絶縁膜６が基板１に設けられた電極端子４と半導体チップ２に設けられたチップ電極５の端部の一部を覆い且つ電極端子４およびチップ電極５端部間の基板１の表面１ａが絶縁膜６で被覆され、電極端子４とチップ電極５間が、電極４，５上および絶縁膜６上に形成された導体膜パターン７により配線接続されている。
【選択図】 図２

Description

この発明は、電極配線構造体及びその製造方法に関し、特に、基板に搭載された電子部品の電極と基板端子とを電気的に接続する電気配線構造体及びその製造方法に関するものである。
従来の基体上への膜パターン形成方法としては、基体上に形成した膜をフォトリソグラフィ法により部分エッチングし、パターンを形成する方法がある。しかしながら、かかる方法では、環境負荷が大きいため、エッチングによらない形成方法が検討されている。
エッチングによらない膜パターンの形成方法としては、スクリーン印刷によりペーストをパターン状に供給し固化する方法等がある。しかし、電子デバイス等では、高密度化に伴いパターンが微細になってきており、従来の方法では膜パターンを形成することが困難になってきている。
そこで、基体上に膜パターンを微細に形成でき、しかも環境負荷の小さい方法として、インクジェット装置により、膜材料を含有する液滴をパターン状に供給して膜パターンを形成する方法が提案されている。また、このインクジェットによる膜パターンにより、基板電極と半導体チップ等の電子部品の電極間を接続配線することも提案されている。
ここで、導電膜パターンを形成する場合には、導電性粒子を含有した液滴をパターン状に塗布した後、加熱して導電性粒子同士を融着、硬化させることにより導電機能を持たせている。
しかし、インクジェット法により形成された膜（以下、インクジェット膜という。）は、基体との密着力が小さく、膜の乾燥や硬化時の体積収縮等の際に膜パターンが基体表面から剥がれ易く、また、膜にクラックが生じることもある。特に、電極間には段差や濡れ性の異なる表面が存在するため、これらの不具合が顕著になる。
そこで、薄膜回路チップと配線基板との良好な接続状態を確保することを可能とする技術が提案されている（特許文献１参照）。
特許文献１に記載のものは、薄膜回路チップと配線基板との良好な接続状態を確保するために、接続端子が一方面に設けられた薄膜回路チップを当該接続端子を基板と当接しない側へ向けて基板の一方面上に配置する工程と、基板の一方面上に第１配線を形成する工程と、基板の一方面上に、少なくとも第１配線の所定の接続対象箇所と薄膜回路チップとの間を埋めるように絶縁膜を形成する工程と、接続対象箇所と接続端子とを結ぶ所定経路に対応する絶縁膜の表面にエネルギーを与えて凹凸領域を形成する工程と、絶縁膜の凹凸領域上に液体材料を供給する工程と、供給された液体材料を固化させることにより、接続対象箇所と接続端子とを電気的に接続する第２配線を形成する工程と、で回路基板を製造するものである。
また、電子部品の電極と基板の端子とを接続する良好な配線回路を形成することができる電子回路組立体も提案されている（特許文献２参照）。この特許文献２に記載のものは、チップ（電子部品）と基板電極の段差を絶縁膜で埋めて無くし、その絶縁膜上にインクジェット装置により金属ナノ粒子等の導電材料を含有する液滴を吐出し、液滴を乾燥硬化してインクジェット膜を形成している。図６に従いこの特許文献２に記載の技術につき更に説明する。
図６に示すように、基板１に搭載された半導体チップ２の電極５と基板１の電極端子４とを電気的に接続して成る電子回路組立体において、電子部品３の周囲に絶縁樹脂を塗布して電極形成面３ａと基板１の端子形成面との間に存在する段差部を覆うことにより、電極形成面１ａと端子形成面２ａとを傾斜面で結んだ表面形状の絶縁樹脂部６を設ける。そして、傾斜面に沿って金属ナノ粒子ペーストをインクジェットによって吹き付けて所定の配線経路に従って印刷配線７を描画塗布により形成する。これにより、狭ピッチ部品を対象として良好な配線回路を形成するものである。
特開２００５−２５１９１０号公報 特開２００５−３０２８１３号公報
上記した特許文献１及び２に記載されたものは、半導体チップ（電子部品）と基板電極の段差を絶縁膜で埋めて無くしている。しかしながらが、この絶縁膜は、チップの電極面までは覆われておらず、インクジェット膜の下地として、チップ電極、チップ絶縁部（チップ基材やパッシベーション膜）、絶縁膜、基板絶縁部（基板基材や半田レジスト膜等）、基板電極と、小さい段差が複数存在する。また、チップ電極、チップ絶縁部、絶縁膜、基板絶縁部、基板電極と各々の表面部材の濡れ性が異なる。これらの表面部材間の段差や濡れ性の差により、表面部材境界部近傍で厚膜部と薄膜部が生じて膜厚ばらつきが大きくなり、厚膜部ではクラックが生じやすく、また薄膜部では配線抵抗が増大するため、配線として不適であるという問題がある。
この発明は、上述した問題点を解消するためになされたものにして、この発明は、膜厚ばらつきが小さく、クラックや高抵抗部のない導体膜パターンにより配線接続された、良好な配線回路を有する電極間の配線構造を提供することを目的とする。
この発明の電極配線構造体は、部品電極間の電極配線構造体であって、絶縁膜が第１の電極と第２の電極５の端部の一部を覆い且つ第１の電極端部および第２の電極端部間の基材表面が絶縁膜で被覆され、前記部品電極間が、前記電極上および絶縁膜上に形成された導体膜パターンにより配線接続されていることを特徴とする。
前記導体膜パターンが金属ナノ粒子の融着膜で構成すると良く、また、前記導体膜パターンが金属ナノ粒子を触媒とした無電解メッキ膜で構成しても良い。
また、前記絶縁膜の材料が樹脂で構成すると良く、また、前記絶縁膜が樹脂材料とこの樹脂材料の上に形成されたガラス材料で構成しても良い。
また、この発明の部品電極間を配線する電極配線構造体の製造方法は、第１の電極と第２の電極５の端部の一部を覆い且つ第１の電極端部および第２の電極端部間の基材表面電極端部および電極間の基材表面を絶縁膜で被覆する工程と、前記電極上および絶縁膜上に導体膜パターンを形成する工程と、を有し、電極間を電気的に配線接続することを特徴とする。
前記導電膜パターンを形成する工程が、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布する工程を含むように構成できる。
また、前記電極端部および電極間の基材表面を絶縁膜で被覆する工程が、液状の絶縁膜材料を電極端部および電極間の基材表面に塗布する工程と、液状の絶縁膜材料を硬化させる工程とを含むように構成できる。
また、前記導体膜パターンを形成する前に、絶縁膜表面を親水化する工程を加えると良い。
更に、前記導体膜パターンを形成する前に、液処理により、樹脂表面を凹凸と膨潤層を形成する工程を加えれば良い。
また、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布する工程の後、金属ナノ粒子を活性化させる処理を行う工程と、活性化した金属ナノ粒子を触媒として無電解メッキを行う工程とにより、前記導電性パターンを形成するように構成することができる。
上記したように、この発明は、電極端部および電極間の基材表面を絶縁膜で被覆しているので、導体膜パターンの下地となる電極間の表面が連続面となり段差がなくなる。また、濡れ性の異なる領域が電極と絶縁膜の境界部のみとなり、導体膜パターンの膜厚ばらつきを小さくすることができるので、クラックや高抵抗部のない良好な配線回路を有することができる。
また、導体膜パターンを金属ナノ粒子の融着膜で形成すると、液滴中の粒径が１００ｎｍ以下と小さいため、インクジェットノズルの詰まりが少なく、生産性が落ちることが少ない。
また、粒子サイズが大きい場合と比べ、パターン形状精度がよく、パターン間隔が狭くても短絡しない。すなわち、微細配線や素子に好適である。
さらに、金属ナノ粒子は、バルクに比べ大幅な低温で溶融することが知られている。例えば、液滴が金属ナノ粒子と溶媒等にて構成されている場合、溶媒等を乾燥等で除去し固化させた後、加熱することにより金属粒子を融着・固化させることで導電膜を形成することができる。しかし、通常の金属粒子では、４００℃程度で融着するのに対し、金属ナノ粒子の場合、表面活性力が大きく１５０℃程度の低温でも融着するため、基材として樹脂を用いることができる。また、樹脂中に金属粒子を分散した金属ペーストと比べて低抵抗の導電膜パターンが得られる。この結果、低温で良好な配線回路を形成することができ、部品のダメージを小さくできる。
また、電極間のピッチが微細な場合や電極間距離が長い場合は、配線抵抗を低抵抗化するため、導体膜パターンを厚膜化することが望ましい。しかし、金属ナノ粒子のみで厚膜化すると、融着時の収縮が大きいため、導体膜にクラックが生じやすく、不適である。そこで、導体膜パターンを、金属ナノ粒子を触媒とした無電解メッキ膜で形成することで、金属ナノ粒子同士を融着させる必要がないため、クラックを生じさせずに厚膜化でき、低抵抗な配線回路を有することができる。
また、絶縁膜を樹脂で形成することで、液状の樹脂ペーストを塗布することができるため、絶縁膜表面および端部をなだらかに形成でき、電極間の段差を無くすことができる。また、低温硬化の樹脂ペーストを用いることにより、部品のダメージを小さくできる。
また、絶縁膜をガラスで形成しているので、樹脂より濡れ性がよく、電極部との濡れ性の差が小さいため、電極と絶縁膜の境界部での膜厚ばらつきやパターン形状崩れを小さくできる。更に、樹脂より導電膜との密着性をよくできる。
この発明の製造方法によれば、電極端部および電極間の基材表面を絶縁膜で被覆する工程と、電極上および絶縁膜上に導体膜パターンを形成する工程を行うことにより、導体膜パターンの下地となる電極間の表面を連続面とすることができ、段差をなくすとともに、濡れ性の異なる領域を電極と絶縁膜の境界部のみとすることができるので、電極上および絶縁膜上に形成する導体膜パターンの膜厚ばらつきを小さくすることができる。すなわち、クラックや高抵抗部のない良好な配線回路を有する電極間配線構造を製造することができる。
・また、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布しているので、電極高さや絶縁膜高さが連続的に変化しても、導体膜パターンの膜厚ばらつきを小さくすることができる。
また、電極端部および電極間の基材表面に液状の絶縁膜材料を塗布し硬化させることで、電極上の絶縁膜端部がなだらかに形成でき、電極と絶縁膜に段差が生じない。また、絶縁膜表面もなだらかな連続面となるため、電極間に連続面を形成できる。そのため、電極間に形成する導体膜パターンの膜厚ばらつきを小さくすることができる。すなわち、クラックや高抵抗部のない良好な配線回路を有する電極間配線構造を製造することができる。
また、導体膜パターンを形成する前に、絶縁膜表面を親水化しているので、電極表面と絶縁膜表面の濡れ性の差を小さくでき、電極と絶縁膜の境界部での膜厚ばらつきを小さくできる。
また、導体膜パターンを形成する前に、液処理により、樹脂表面を凹凸と膨潤層を形成しているので、導体膜、すなわち、金属ナノ粒子膜や金属ナノ粒子を触媒とした無電解メッキ膜の樹脂との密着力が上がる。また、厚膜化も可能となる。
更に、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布した後に、金属ナノ粒子を活性化させる処理を行うことで、金属ナノ粒子を触媒とした無電解メッキを行うことができ、また、無電解メッキ膜を形成することにより、低抵抗で膜厚ばらつきの小さい導体膜パターンを形成することができる。すなわち、クラックや高抵抗部のない良好な配線回路を有する電極間配線構造を製造することができる。
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
図１は、この発明の第１の実施形態にかかる電極配線構造体を示す斜視図、図２は図１のＡ−Ａ線断面図である。
図１及び図２に示すこの発明の実施形態は、基板に搭載された電子部品の電極と基板端子とを電気的に接続する電気配線構造体を示している。この図１及び図２に示すように、電気配線構造体１０は、基板１に半導体チップ２を搭載して構成されている。基板１の半導体チップの搭載面１ａには、複数の電極端子４が形成されている。半導体チップ２はダイボンディングペースト３により、基板１の搭載面１ａの所定位置に固定されている。
半導体チップ２のダイボンドされる面とは反対面の電極形成面２ａ、すなわち、図１、図２の上面部にあたる電極形成面２ａの所定箇所に複数のチップ電極５が設けられている。そして、電極端子４とチップ電極５とが後述するように、導体膜パターン７で電気的に接続される。
この基板１に半導体チップ２を固定した状態においては、基板１の搭載面１ａと半導体チップ２の電極形成面２ａとの間には、半導体チップ２の周囲の側面に沿って半導体チップ２の厚さ応じた程度の段差が生じる。更に、基板と１の搭載面１ａと電極端子４の表面との間、半導体チップ２の電極形成面２ａとチップ電極５表面との間にも電極の厚さ分の段差が生じている。尚、基板１と基板電極４の段差は８μｍ程度、半導体チップ２とチップ電極５の段差は１μｍ以下である。
この発明は、導体膜パターン７の下地となるチップ電極５と電極端子４との間に電極間の表面が連続面となり段差がなくなるようにエポキシ樹脂などの絶縁膜６を設ける。すなわち、この絶縁膜６は電極端子４、チップ電極５のそれぞれの端部に少し重なり、電極端子４、チップ電極５間の基材表面を被覆している。このように構成することで、チップ電極５と電極端子４との間に電極間の表面が連続面となり段差がなくなる。また、濡れ性の異なる領域が電極端子４と絶縁膜６、チップ電極５と絶縁膜６の境界部のみとなる。
これら電極端子４とチップ電極５と絶縁膜６上に絶縁膜６の傾斜面に沿って導体膜パターン７が設けられる。導体膜パターン７は電極端子４、チップ電極５上および絶縁膜６上にインクジェット装置で金属ナノ粒子を含有するインクを塗布して乾燥および焼成して形成される。
このとき、濡れ性の異なる領域が電極端子４と絶縁膜６、チップ電極５と絶縁膜６の境界部のみの膜厚ばらつきを小さくすることができるので、クラックや高抵抗部のない良好な配線回路を有することができる。また、電極端子４、チップ電極５表面と絶縁膜６表面の濡れ性の差を小さくするため、絶縁膜６表面には親水化処理を行えばよい。
次に、図３に従い上記した基板１に搭載された電子部品である半導体チップ２のチップ電極５と基板１の電極端子４とを電気的に接続する電気配線構造体の製造方法につき説明する。
まず、図３（ａ）に示すように、基板１上に半導体チップ２がダイボンディングペースト３で接着される。基板１の半導体チップの搭載面１ａには、複数の電極端子４が形成され、半導体チップ２の電極形成面２ａに複数のチップ電極５が設けられている。
次に、ディスペンサ装置を用いて、液状（ペースト状）のエポキシ樹脂を、基板１の電極端子４の端部、基板１表面から半導体チップ２の側面、半導体チップ１の端部表面からチップ電極５の端部に供給し、図３（ｂ）に示すように、電極端子４とチップ電極５間および電極端子４、チップ電極５の端部を覆うように塗布した。
次に、加熱して樹脂を硬化させた。これにより、絶縁膜６が電極端子４、チップ電極５の端部を覆い、しかも基板１の電極端子４からチップ電極５までの表面がなだらかな連続面になるように絶縁膜６を形成できた。
ここではディスペンス方式を用いて樹脂を塗布したが、転写法等の他の塗布方法でも良い。また、絶縁膜６としては、熱硬化性エポキシ樹脂（日立化成（株）製）を用いたが、紫外線（ＵＶ）硬化性樹脂やポリイミド樹脂等を用いることもできる。
次に、絶縁膜６となる樹脂表面を親水化した。具体的には、大気圧プラズマ表面処理装置を用いて、エポキシ樹脂表面に酸素プラズマを照射し、エポキシ樹脂表面の水接触角を３０°以下にする。また、シランカップリング剤等を絶縁膜上に塗布し、親水化することもできる。
次に、図３（ｃ）に示すように、インクジェット装置を用いて、金属ナノ粒子を含有するインクを配線領域、すなわち、電極端子４、チップ電極５上および絶縁膜６上の膜パターン領域に吐出して塗布した。
金属ナノ粒子としては、金、銀、銅、ニッケル、パラジウム等やそれらの化合物からなるナノ粒子を用いることができる。また、ナノ粒子を液体中で分散状態とするための分散剤を表面にコーティングされていてもよい。
ここでは、銀ナノ粒子を含有する銀ナノインク（住友電工（株）製）を用いた。このナノ粒子は粒径１００ｎｍ以下とインクジェットのノズル径やパターンサイズに対して十分小さいので、インク液滴の吐出時にノズルの詰まりがなく、また、パターン形状を良好に形成できた。
次に、１８０℃で１時間加熱してナノ粒子表面の分散剤を熱処理によって分解させてナノ粒子同士を融着させた。これにより、電極端子４、チップ電極５間が導通した。
また、導電膜パターン７の膜厚は０．３〜０．８μｍとばらつきが小さく、膜にクラックは生じなかった。
以上により、膜厚ばらつきが小さく、クラックや高抵抗部のない導体膜パターン７により配線接続された良好な配線回路を有する電気配線構造体を製造することができた。
ここで、密着性を確認するためテープ剥離試験を行ったところ、膜が一部剥離した。そのため、導体膜パターンおよび電極部をオーバーコート材（例：日立化成（株）製、ＳＮ−９０００シリーズ）で被覆した（図示無し）。オーバーコートを行うことで、耐マイグレーション性も向上した。
・比較のため、図６に示すように、従来と同様に絶縁膜６で電極端子４、チップ電極５の端部を被覆せず、半導体チップ２の側面の段差（部品間段差）だけを埋める構成で絶縁膜６を形成した。さらに、絶縁膜６の親水化処理を行わずに、インクジェット装置を用いて、同じパターンでインクを吐出し、導体膜パターンを形成した。
基板１と基板電極４の段差は８μｍ程度あるため、導電膜パターン７の基板１の電極端子４の近傍の膜厚は８μｍ以上と局部的に大きく、導電膜パターン７を横断する大きなクラックが生じていた。また、半導体チップ２とチップ電極５の段差は１μｍ以下だが、導電膜パターン７のチップ電極５の近傍にパターンを横断してはいないものの微小なクラックが生じていた。また、基板１または半導体チップ２表面と各々の電極端子４、チップ電極５の境界部に着弾したインクは電極側に大きく濡れ広がり、局部的に厚膜になった周辺の膜パターンの膜厚は０．０５μｍ程度と非常に薄く、局部的に高抵抗となっていた。
以上のように、この発明の電気配線構造体は、電極端子４、チップ電極５端部および電極端子４、チップ電極５間の基板１の表面１ａを絶縁膜６で被覆して、電極端子４、チップ電極５間表面に連続面を有する絶縁膜６のみが存在する。このため、電極端子４、チップ電極５上および絶縁膜６上にインクジェット装置で金属ナノ粒子を塗布して乾燥および焼成して形成された導体膜パターン７の膜厚ばらつきを小さくできる。
また、絶縁膜６表面を親水化しているので、電極端子４、チップ電極５表面と絶縁膜６表面の濡れ性の差が小さくなり、電極と絶縁膜の境界部近傍の膜厚ばらつきを小さくできる。
上記のようにこの発明の第１の実施形態にかかる電極配線構造体により、クラックや高抵抗部のない良好な配線回路を有することができた。これより、クラックや高抵抗部のない良好な配線回路を有する電子回路構造体を得ることができた。
次に、この発明の第２の実施形態につき図４に従い説明する。
この第２の実施形態は、絶縁膜６の上に更に、ガラスからなる絶縁膜６’を基板１の電極端子４の端部、基板１表面から半導体チップ２の側面、半導体チップ１の端部表面からチップ電極５の端部に至るまで形成したものである。その他の構成は、第１の実施形態と同様であるので、ここでは、その説明を割愛する。
第２の実施形態を製造する方法を以下に説明する。
まず、基板１上に半導体チップ２がダイボンディングペースト３で接着されている。次に、ディスペンサ装置を用いて、ペースト状のエポキシ樹脂をチップの周辺に塗布し、樹脂を加熱硬化させて、絶縁膜６で基板１とチップの段差を無くした。このとき、このエポキシ樹脂からなる絶縁膜６は、電極端子４、チップ電極５の端部まで設けても、端部迄至らない量で形成してもどちらでも良い。
次に、ディスペンサ装置を用いて、液状ガラス（ポリシラザン、クラリアント（株）製）を基板１の電極端子４の端部、基板１の表面１ａ、エポキシ樹脂表面からなる絶縁膜６、半導体チップ２の端部表面からチップ電極５の端部に供給し、図４に示すように、電極端子４、チップ電極５間および電極端子４、チップ電極５の端部を覆う様に塗布し、乾燥させた。
次に、親水促進剤（ポリシラザン用、クラリアント（株）製）を塗布し、乾燥させた。さらに、１５０℃で１時間加熱し、ポリシラザンをシリカに転化させた。
これにより、シリカガラス膜からなる絶縁膜６’が、電極端子４、チップ電極５端部を覆い、かつ、基板１の電極端子４からチップ電極５までの表面がなだらかな連続面になるように形成できた。また、シリカガラス膜の表面の水接触角は２０°以下であった。
ここでは、ディスペンス方式を用いて樹脂を塗布したが、転写法等の他の塗布方法でも良い。また、液状ガラスとしてポリシラザンを用いたが、アルコキシド溶液を用いてもよい。
次に、第１の実施形態実施例と同様に、インクジェット装置を用いて、金属ナノ粒子を含有するインクを配線領域、すなわち、電極端子４、チップ電極５上およびガラス膜からなる絶縁膜６’上の膜パターン領域に吐出し、インクジェット膜を乾燥、焼成して導電膜パターン７を形成した。
導電膜パターン７の膜厚は０．２〜０．５μｍとばらつきが小さく、膜にクラックは生じなかった。ここで、密着性を確認するためテープ剥離試験を行ったところ、導体膜は剥離しなかった。ただし、耐マイグレーション性向上のため、第１の実施形態と同様に、導体膜パターン７および電極端子４、チップ電極５の部分をオーバーコート材で被覆するのが良い。
上記のように、この発明の第２の実施形態により、エポキシ樹脂からなる絶縁膜６上に形成した場合に比べてさらに膜厚ばらつきが小さく、密着性の良い導体膜パターンにより配線接続された、良好な配線回路を有する電極間の配線構造を製造することができた。これより、膜厚ばらつきが小さく良好な配線回路を有する電子回路構造体を得ることができた。
以上のように、この発明の電極配線構造体は、部品間段差を埋める絶縁膜と、電極端部を覆う様に該絶縁膜表面，部品表面，電極部端部を被覆する絶縁膜を分けた構造としているので、部品間段差を埋める絶縁膜には粘度が高くチキソ製があり傾斜構造を形成しやすい材料を用い、電極間の表面を被覆する絶縁膜には表面をなだらかな連続面に形成できるだけでなく、インクジェット膜材料と相性が良い材料を選択することができる。
次に、この発明の第３の実施形態につき図５に従い説明する。この第３の実施形態は、第１の実施形態の導線性パターン７をメッキの触媒パターンとして用い、更にこの上に無電解メッキを施して導電体膜パターン８を形成したものである。その他の構成は、第１の実施形態と同様であるので、ここでは、その説明を割愛する。
第３の実施形態を製造する方法を以下に説明する。
まず、第１の実施形態と同様にエポキシ樹脂からなる絶縁膜６を形成する。
次に、エポキシ樹脂に界面活性剤（例えば、奥野製薬工業（株）製ＯＰＣ−Ｂ１０３）とＮａＯＨを主成分とした溶液を供給し、エポキシ樹脂表面に膨潤層を形成する。水洗後、界面活性剤（例えば、奥野製薬工業製ＯＰＣ−Ｂ２０１）とＫＭｎＯ4を主成分とした溶液を供給し、エポキシ樹脂表面に凹凸を形成する。
水洗後、中和剤（例えば、奥野製薬工業（株）製ＯＰＣ−Ｂ３０３）により、マンガン酸化物残渣を除去する。
次に、インクジェット装置を用いて、触媒となる金属ナノ粒子を含有するインクを配線領域、すなわち、電極端子４、チップ電極５上およびエポキシ樹脂からなる絶縁膜６上の膜パターン領域に吐出し、触媒膜パターン７を形成した。
金属ナノ粒子としては、銀、パラジウム等やそれらの化合物からなるナノ粒子を用いることができ、触媒機能を有する粒子であればよい。また、ナノ粒子を液体中で分散状態とするための分散剤を表面にコーティングされていてもよい。さらに金属ナノ粒子を含有するインクに微量のバインダー成分を混在させ、基板１との密着力を向上させることも可能である。
ここでは、銀ナノ粒子を含有する銀ナノインク（日本ペイント（株）製）を用いた。
次に、８０℃で３０分加熱してナノ粒子表面の分散剤を熱処理によって分解させて銀ナノ粒子を活性化させた。
また、酸素プラズマにより銀ナノ粒子表面の分散剤を分解することでも活性化できる。この酸素プラズマ処理では、基板表面の濡れ性も同時に向上させることができた。
また、触媒膜パターンの膜厚は０．２μｍ以下と薄く、膜にクラックは生じなかった。
次に、無電解銅メッキ液（奥野製薬工業（株製）ＴＳＰカッパー）に浸漬し、銀ナノ粒子を触媒として無電解銅メッキを行った。液温４０℃／２時間でメッキ厚約３μｍの導体膜パターン８を得ることができた。
上記のこの発明の第３の実施形態により、低抵抗で膜厚ばらつきの小さい導体膜パターンにより配線接続された、良好な配線回路を有する電極間の配線構造を製造することができた。これより、低抵抗で膜厚ばらつきの小さい配線回路を有する電子回路構造体を得ることができた。
比較のため、第１の実施形態のインクジェット膜を厚さ３μｍまで重ね印刷することにより厚膜化し配線抵抗を下げようとしたが、金属ナノ粒子含有インクが乾燥した段階で微小なクラックが生じ、さらに焼成を行うと銀ナノ粒子の融着時の応力が非常に大きくなって、配線パターンを横断するクラックが多発し、下地からの剥離も生じた。
・以上のように、この発明の第３の実施形態にかかる電極配線構造体は、電極端部および電極間の基材表面を絶縁樹脂で被覆して、電極間表面に連続面を有する絶縁樹脂のみが存在する構成とし、電極上および絶縁樹脂上にインクジェット装置で金属ナノ粒子を塗布して乾燥および活性化した触媒膜パターンを形成しているので、触媒膜パターンはナノ粒子同士が融着せず収縮応力が生じないのでクラックが生じない。
さらに下地となる絶縁樹脂に凹凸や膨潤層を形成しているので、触媒ナノ粒子が絶縁樹脂層内に捕捉されて密着強度が高く、さらに、その膨潤層にメッキ層が成長するため、メッキ層すなわち導体膜パターンの密着強度も高く、厚膜化すなわち低抵抗の導体膜パターンを製造することができる。また、さらに、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布した後に、金属ナノ粒子を活性化させる処理を行うことにより、印刷パターン状に無電解メッキ膜を形成できるので、フォトレジストを用いずに膜パターンを形成することができる。
また、金属ナノ粒子を融着させる必要がないので、高温加熱プロセスを不要にでき、耐熱性の弱い部品にも使用できる。
上記した実施形態では、部品として基板と半導体チップを用い、その電極間配線構造を例として示したが、他の部品同士の組み合わせや部品内の電極間の接続にも適用できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の第１の実施形態にかかる電極配線構造体を示す斜視図である。 図１のＡ−Ａ線断面図である。 この発明の第１の実施形態にかかる電極配線構造体の製造方法を工程別にを示す断面図である。 この発明の第２の実施形態にかかる電極配線構造体を示す断面図ある。 この発明の第３の実施形態にかかる電極配線構造体を示す断面図である。 従来の電極配線構造体（電子回路組立体）を示す断面図である。
符号の説明
１ 基板
２ 半導体チップ
３ ダイボンディングペースト
４ 電極端子
５ チップ電極
６ 絶縁層
７ 導電体パターン

Claims (11)

  1. 部品電極間の電極配線構造体であって、絶縁膜が第１の電極と第２の電極５の端部の一部を覆い且つ第１の電極端部および第２の電極端部間の基材表面が絶縁膜で被覆され、前記部品電極間が、前記電極上および絶縁膜上に形成された導体膜パターンにより配線接続されていることを特徴とする電極間配線構造体。
  2. 前記導体膜パターンが金属ナノ粒子の融着膜であることを特徴とする請求項１に記載の電極配線構造体。
  3. 前記導体膜パターンが金属ナノ粒子を触媒とした無電解メッキ膜であることを特徴とする請求項１に記載の電極配線構造体。
  4. 前記絶縁膜の材料が樹脂であることを特徴とする請求項１に記載の電極配線構造体。
  5. 前記絶縁膜が樹脂材料とこの樹脂材料の上に形成されたガラス材料からなることを特徴とする請求項１に記載の電極配線構造体。
  6. 部品電極間を配線する電極配線構造体の製造方法であって、
    第１の電極と第２の電極５の端部の一部を覆い且つ第１の電極端部および第２の電極端部間の基材表面電極端部および電極間の基材表面を絶縁膜で被覆する工程と、前記電極上および絶縁膜上に導体膜パターンを形成する工程と、を有し、電極間を電気的に配線接続することを特徴とする部品電極間を配線する電極配線構造体の製造方法。
  7. 前記導電膜パターンを形成する工程が、インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布する工程を含むことを特徴とする請求項６に記載の電極配線構造体の製造方法
  8. 前記電極端部および電極間の基材表面を絶縁膜で被覆する工程が、液状の絶縁膜材料を電極端部および電極間の基材表面に塗布する工程と、液状の絶縁膜材料を硬化させる工程とを含むことを特徴とする請求項６に記載の電極配線構造体の製造方法。
  9. 前記導体膜パターンを形成する前に、絶縁膜表面を親水化する工程を含むことを特徴とする請求項６に記載の電極配線構造体の製造方法。
  10. 前記導体膜パターンを形成する前に、液処理により、樹脂表面を凹凸と膨潤層を形成する工程を含むことを特徴とする請求項６に記載の電極配線構造体の製造方法。
  11. インクジェット装置により金属ナノ粒子を含有するインクを配線パターン状に塗布する工程の後、金属ナノ粒子を活性化させる処理を行う工程と、活性化した金属ナノ粒子を触媒として無電解メッキを行う工程とにより、前記導電性パターンを形成することを特徴とする請求項６に記載の電極配線構造体の製造方法。
JP2006076035A 2006-03-20 2006-03-20 電極配線構造体及びその製造方法 Pending JP2007251084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076035A JP2007251084A (ja) 2006-03-20 2006-03-20 電極配線構造体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076035A JP2007251084A (ja) 2006-03-20 2006-03-20 電極配線構造体及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007251084A true JP2007251084A (ja) 2007-09-27

Family

ID=38595014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076035A Pending JP2007251084A (ja) 2006-03-20 2006-03-20 電極配線構造体及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007251084A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087208A (ja) * 2008-09-30 2010-04-15 Fujifilm Corp 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2010251684A (ja) * 2009-04-20 2010-11-04 Kinko Denshi Kofun Yugenkoshi 複合材料構造、複合材料を含む回路基板構造、及び複合材料回路基板構造を形成する方法
JP2016007797A (ja) * 2014-06-25 2016-01-18 Dic株式会社 積層体、導電性パターン、電子回路及び積層体の製造方法
JP2016012741A (ja) * 2009-10-02 2016-01-21 アーカンソー パワー エレクトロニクス インターナショナル インコーポレイテッド 半導体装置およびその形成方法
CN106206540A (zh) * 2015-05-25 2016-12-07 富士电机株式会社 半导体装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087208A (ja) * 2008-09-30 2010-04-15 Fujifilm Corp 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2010251684A (ja) * 2009-04-20 2010-11-04 Kinko Denshi Kofun Yugenkoshi 複合材料構造、複合材料を含む回路基板構造、及び複合材料回路基板構造を形成する方法
JP2016012741A (ja) * 2009-10-02 2016-01-21 アーカンソー パワー エレクトロニクス インターナショナル インコーポレイテッド 半導体装置およびその形成方法
JP2016007797A (ja) * 2014-06-25 2016-01-18 Dic株式会社 積層体、導電性パターン、電子回路及び積層体の製造方法
CN106206540A (zh) * 2015-05-25 2016-12-07 富士电机株式会社 半导体装置及其制造方法
JP2016219707A (ja) * 2015-05-25 2016-12-22 富士電機株式会社 半導体装置及びその製造方法
US10236244B2 (en) 2015-05-25 2019-03-19 Fuji Electric Co., Ltd. Semiconductor device and production method therefor

Similar Documents

Publication Publication Date Title
JP3925283B2 (ja) 電子デバイスの製造方法、電子機器の製造方法
US7299547B2 (en) Method for manufacturing tape wiring board
CN102598882B (zh) 接线电路板及其制造方法
TWI362234B (en) Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aero
JPH11274671A (ja) 電気回路、その製造方法および電気回路製造装置
US8237057B2 (en) Wiring board and wiring board manufacturing method
JP6211738B2 (ja) 立体成型部品の製造方法及び立体成型部品
EP1416779B1 (en) Multi-layer circuit board and method of manufacturing the same
US20140290059A1 (en) Anisotropic conductive film and method of making conductive connection
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
US8327534B2 (en) Method of fabricating printed circuit board assembly
JP2007251084A (ja) 電極配線構造体及びその製造方法
KR100563502B1 (ko) Ｃｏｆ 반도체 장치 및 그 제조 방법
JP2007088382A (ja) 膜パターン及びその製造方法
JP4386161B2 (ja) 導電膜パターンおよびその形成方法、配線基板および電子機器
CN108541339B (zh) 金属配线修复方法
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
KR101058845B1 (ko) 잉크젯 프린팅을 이용한 패턴 형성방법
JP2006332592A (ja) 電気部品、導電パターンの形成方法、およびインクジェットヘッド
JP2005322834A (ja) パターン形状体及びその製造方法
JP3945838B2 (ja) チャージ板の製造方法
TW580436B (en) Ink-jet micro-injector device and fabrication method thereof
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
JP2008218850A (ja) 配線基板及びその製造方法
JP2005302813A (ja) 電子回路組立体および電子回路組立体の製造方法