KR100563502B1 - Ｃｏｆ 반도체 장치 및 그 제조 방법 - Google Patents

Ｃｏｆ 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100563502B1
KR100563502B1 KR1020030069004A KR20030069004A KR100563502B1 KR 100563502 B1 KR100563502 B1 KR 100563502B1 KR 1020030069004 A KR1020030069004 A KR 1020030069004A KR 20030069004 A KR20030069004 A KR 20030069004A KR 100563502 B1 KR100563502 B1 KR 100563502B1
Authority
KR
South Korea
Prior art keywords
resin composition
semiconductor element
insulating resin
wiring pattern
insulating
Prior art date
Application number
KR1020030069004A
Other languages
English (en)
Other versions
KR20040031642A (ko
Inventor
세꼬도시하루
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040031642A publication Critical patent/KR20040031642A/ko
Application granted granted Critical
Publication of KR100563502B1 publication Critical patent/KR100563502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

COF 반도체 장치를 제조하는 방법으로서, (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과, (B) 상기 절연성 수지 조성물을 경화하지 않는 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과, (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정을 포함하며, (D) 상기 절연성 수지 조성물의 도포전, 도포중 및/또는 도포후에, 상기 절연 테이프의 이면측으로부터 상기 절연 테이프를 예열하는 공정을 더 포함한다.
절연 테이프, 절연성 수지 조성물, 배선 패턴, 수지 경화

Description

ＣＯＦ 반도체 장치 및 그 제조 방법{A COF SEMICONDUCTOR DEVICE AND A MANUFACTURING METHOD FOR THE SAME}
도 1a 내지 1e는 본 발명의 제1 실시 형태의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도.
도 2a 내지 2e는 본 발명의 제2 실시 형태의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도.
도 3은 제2 실시 형태에서 수지 도포 공정에서의 수지 도포 라인을 설명하는 설명도.
도 4a 내지 4e는 본 발명의 제3 실시 형태의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도.
도 5a 내지 5d는 MBB를 이용하는 제1 종래예의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도.
도 6a 내지 6d는 MBB를 이용하는 제2 종래예의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도.
<도면의 주요 부분에 대한 부호 설명>
1 : 절연 테이프 2 : 배선 패턴
3 : 반도체 소자 7, 19 : 절연성 수지 조성물
20 : 도전성 입자
본 발명은, 플렉시블 배선 기판 위에 반도체 소자가 탑재 및 접합된 COF(Chip On Film) 반도체 장치 및 그 제조 방법에 관한 것이다.
COF 반도체 장치에서는 그 사용 목적으로 자유롭게 절곡이 가능한 박막 절연 테이프가 사용되어 왔다. 박막 절연 테이프의 표면상에 배치된 각 배선 패턴은 반도체 소자의 대응하는 단자와 전기적으로 접속된다. 패턴화된 배선의 외부 커넥터는, 액정 패널이나 프린트 기판 등에 접속된다. 상기 이외의 배선 패턴의 노출부에는 솔더 레지스트가 도포되어, 절연 상태가 확보된다.
COF 반도체 장치의 제조 방법의 하나로, 멀티-핀, 협 피치, 및 엣지 터치를 갖는 소자에 유효한 종래 기술로서, MBB(Micro Bump Bonding), 최근에 주목받고 있는 NCP(Non Conductive Paste), ACP(Anisotropic Conductive Paste)라고 불리는 접속, 밀봉 방법들이 알려져 있다.
이러한 방법들은, 반도체 소자와 플렉시블 배선 기판과의 사이에 절연성 수지 조성물을 개재시켜, 반도체 소자의 돌기 전극과 플렉시블 배선 기판의 배선 패턴을 접속함과 동시에 이들 전극과 배선 패턴을 수지 밀봉하는 제조 방법이다. 본 명세서에서는 절연성 수지 조성물의 도포 방법에 대해서는 언급하지 않는다.
상기한 MBB을 이용하는 제1 종래예의 COF 반도체 장치의 제조 방법(예를 들 면, 일본 특개소 60-262430호 공보(1985) 참조)을 도 5a 내지 5d에 도시한다. 제1 종래예에서는, 우선, 도 5a 및 5b에 도시한 바와 같이, 반도체 소자의 복수의 돌기 전극(범프)에 대응하는 플렉시블 배선 기판의 배선 패턴(2)상에, 수지 토출 노즐(8)을 이동시키면서 절연성 수지 조성물(22)을 도포 형성한다. 이 절연성 수지 조성물(22)로는 광 경화성 수지 또는 열 경화성 수지가 이용된다. 여기서, 도 5a 내지 5d에서의 참조 부호 1은 박막 절연 테이프를, 5는 솔더 레지스트를 나타낸다. 이후, 도 5c에 도시한 바와 같이, 반도체 소자(3)의 복수의 돌기 전극(9)을 배선 패턴(2) 상에 위치 정렬시킨다. 이후, 반도체 소자(3)를 절연성 수지 조성물(22)의 위에서 가압하여 각 돌기 전극(9)과 배선 패턴(2)과의 사이의 절연성 수지 조성물(22)을 눌러 넓혀, 각 돌기 전극(9)과 배선 패턴(2)의 압접만으로 전기적 접속을 얻는다. 동시에, 반도체 소자(3)의 외주부까지 절연성 수지 조성물(22)이 가압된다. 여기서, 참조 부호 21의 화살표는 가압을 나타내고, 화살표 12는 반도체 소자의 외주부 측으로의 수지의 유동을 나타내고 있다. 그 후, 도 5d에 도시한 바와 같이, 이 상태에서 절연성 수지 조성물(22)을 광 혹은 열에 의해서 경화시켜 반도체 소자(3)와 플렉시블 배선 기판을 고정시킨다. 여기서, 참조 부호 23의 화살표는 광 조사 또는 가열을 나타낸다.
상기한 MBB를 이용하는 제2 종래예의 COF 반도체 장치의 제조 방법(예를 들면, 일본 특개소 63-151033호 공보(1988) 참조)을 도 6a 내지 6d에 도시한다. 여기서, 제1 종래예의 도 5a 내지 5d와 동일한 요소에는 도 6a 내지 6d에도 동일한 부호를 붙인다. 제2 종래예에서는, 우선, 도 6a 및 6b에 도시한 바와 같이, 반도 체 소자의 복수의 돌기 전극에 대응하는 플렉시블 배선 기판의 배선 패턴(2) 상에, 수지 토출 노즐(8)을 이동시키면서 절연성 수지 조성물(22)을 도포 형성한다. 이 절연성 수지 조성물(22)로는 열 경화성 수지가 이용된다. 그리고, 도 6c에 도시한 바와 같이, 반도체 소자(3)의 각 돌기 전극(9)을 각 배선 패턴(2) 상에 위치 정렬한다. 그 후 펄스 가열 툴(도시 생략)을 이용하여 반도체 소자(3)를 절연성 수지 조성물(22)의 위에서 플렉시블 배선 기판에 가압하여, 배선 패턴(2) 상의 절연성 수지 조성물(22)을 그 주위로 밀어 낸다. 그 후, 도 6d에 도시한 바와 같이, 반도체 소자(3)를 플렉시블 배선 기판에 가압한 상태에서, 상기 펄스 가열 툴에 전류를 통전하여 반도체 소자(3)의 가열을 행하여, 절연성 수지 조성물(22)을 가열 경화시켜 반도체 소자(3)를 플렉시블 배선 기판에 고착시킨다. 동시에, 각 돌기 전극(9)과 배선 패턴(2)을 전기적으로 접속시킨다. 여기서, 도 6d의 참조 부호 24의 화살표는 가압 상태에서의 펄스 가열을 나타내고 있다.
제1 종래예의 한가지 문제점은, 절연성 수지 조성물(22)을 박막 절연 테이프(1) 상에 도포한 후에, 반도체 소자(3)를 압접에 의해 접촉하고, 절연성 수지 조성물(22)을 경화시킴으로써 기포(13)(흰색 점으로 표시)가 발생한다는 것이다(도 5d 참조). 더 자세하게 설명하면, a) 수지 토출 노즐(8)에 의해 리지(ridge) 형상으로 도포한 절연성 수지 조성물(22)의 복수개의 수지 도포 라인 사이의 간극이나, 배선 패턴(2)의 유무 영역에 절연성 수지 조성물(22)을 도포함에 따른 수지 표면의 요철(도 5b 참조)에 의해, 반도체 소자(3)의 압접 시에 갇히는 공기(미충전), b) 절연성 수지 조성물(22)의 경화 시에 발생하는 아웃가스, c) 흡습한 박막 절연 테이프(1)의 건조에 의해 배출되는 수분 등의 요인에 의해, 기포(13)가 발생하는 경우가 있다. 상기한 같이, 경화후의 절연성 수지 조성물(22)내에 기포(13)를 갖는 COF 반도체 장치에서는, 기포(13)의 발생 정도나 사용 상황에 따라서, 예를 들면 돌기 전극(9) 사이의 전류 누설이나, 반도체 소자의 알루미늄 전극 부식 등의 문제점이 발생하는 경우가 있다.
또한, 제2 종래예와 같이, 상시 가열된 가압 툴 또는 펄스 가열된 가압 툴을 이용하는 경우 역시, 도포후의 절연성 수지 조성물(22)의 표면의 상태는 제1 종래예와 동일하게 요철형이다. 따라서, 도 6d에서 흰색 점으로 나타낸, 경화후의 절연성 수지 조성물(22)내에 기포(13)가 남는 문제가 있다.
본 발명은, 상기 문제점을 해결하기 위한 것으로, 반도체 소자와 박막 절연 테이프의 배선 패턴과의 접합, 밀봉 시에 절연성 수지 조성물내에 발생하는 기포, 및/또는 미충전이 저감하여, 신뢰성이 향상된 COF 반도체 장치 및 그 제조 방법을 제공한다.
상기 목적을 달성하기 위해, 본 발명에 따른 COF 반도체 장치의 제조 방법은, (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과, (B) 상기 절연성 수지 조성물을 경화하지 않는 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과, (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정을 포함하고, (D) 상기 절연성 수지 조성물의 도포전, 도포중 및/또는 도포후에, 상기 절연 테이프의 이면측으로부터 상기 절연 테이프를 예열하는 공정을 더 포함한다.
즉, 본 발명에서는, 이면측에서 예열된 절연 테이프를 통하여 절연성 수지 조성물을 탈포 가능한 온도로 예열한다. 여기서, 절연성 수지 조성물의 도포전, 도포중 및/또는 도포후에, 절연 테이프의 배선 패턴은 없다. 이에 따라, 절연 테이프의 흡습분이나 수지 경화 시의 아웃가스가 미리 배출되고, 또한 절연성 수지 조성물을 평활화하여 수지가 움푹 패이는 것을 적게 하여 반도체 소자를 절연성 수지 조성물의 위에서 가압할 때 공기가 외부 주변으로 쉽게 빠져 나가도록 하고 있다. 따라서, 반도체 소자를 절연 테이프 상의 배선 패턴에 접합, 밀봉할 때의 절연성 수지 조성물 내의 기포나 미충전을 대폭 저감할 수 있다. 따라서, 절연 테이프 상의 배선 패턴 상에 반도체 소자를 접합하고 절연성 수지 조성물로 밀봉할 때 절연성 수지 조성물에서 기포, 및/또는 미충전이 크게 저감될 수 있는, 신뢰성이 높은 COF 반도체 장치를 얻을 수 있으며, 여기서 반도체 소자 전극 간의 누설 및 반도체 소자의 알루미늄 전극 간의 부식은 발생하지 않는다.
본 발명의 이러한 목적 및 다른 목적들은 후술하는 상세한 설명에 의해 보다 명백해질 것이다. 그러나, 본 발명의 특정 실시예를 일례로서 설명하였지만 이는 단지 예일 뿐이며 본 발명의 사상 및 범위로부터 벗어나지 않고 당업자에 의해 당양하게 변경 및 수정될 수 있음은 자명하다.
본 발명의 박막 절연 테이프의 종류는, 절연성을 갖는다면 특별히 제한되지 않으며, 배선 패턴(이하, 일부 경우에서는 간단히 배선이라 함)을 박막 절연 테이프 상에 형성할 수 있다. 그러나, 박막 절연 테이프가 자유롭게 접힐 수 있는 것이 바람직하며, 폴리이미드 또는 캡톤과 같은 폴리이미드계 절연 테이프를 이용하는 것이 바람직하다. 폴리이미드계 절연 테이프의 두께는 특별히 제한되지 않지만, 고 유연성을 갖도록 박막형 테이프인 것이 바람직하며, 구체적으로는 15∼40μm 범위의 두께를 갖는 것이 바람직하며, 더 구체적으로는 15μm, 20μm, 25μm, 38μm, 또는 40μm 두께를 이용하는 것이 바람직하다.
배선 패턴의 종류가 특별히 제한되지는 않지만, 배선 패턴이 반도체 장치의 구조 및 어플리케이션에 따라 적절한 패턴으로 형성되어 도전성을 갖는 한, 예를 들어, 금속 박막 배선을 이용하여도 된다. 이러한 배선용으로 사용되는 금속의 종류는 특별히 제한되지 않지만, 구리가 바람직하다. 배선은, 바람직하게 5μm 내지 18μm 범위의 두께, 더 구체적으로는 5μm, 8μm, 9μm, 12μm, 또는 18μm 를 갖는 동박이 사용되는 박막 형태이어도 된다. 또한, 배선이 동박으로 형성된 경우, 그 표면을 도금하여 배선의 손상을 방지하는 것이 바람직하다. 도금 종류는 특별히 제한되지 않지만, 주석 도금 또는 금 도금 등이 바람직하다.
배선 패턴의 표면을 도금하는 방법의 종류 뿐만 아니라 상기한 폴리이미드계 절연 테이프 상에 배선 패턴을 형성하는 방법의 종류는 특별히 제한되지 않으며 당해 기술에 공지되어 있는 것을 이용하는 것이 바람직하다. 예를 들면, 5μm 내지 18μm 두께의 동박이 부착되어 있는 폴리이미드계 절연 테이프를 에칭하고, 이후 배선 표면 상에 주석 도금 또는 금 도금을 실시하여 임의의 배선 패턴을 형성한다. 또한, 배선 패턴의 반도체 소자 접합 영역 뿐만 아니라 외부 커넥터 영역 등의 소정의 배선 패턴 노출부 이외의 영역은, 절연성의 예를 들면 폴리이미드, 우레탄 등을 도포하여, 솔더 레지스트를 형성하여, 각 배선간의 절연 상태를 확보한다. 따라서, 예를 들어, 두께 30μm 내지 80μm의 플렉시블 배선 기판을 형성할 수 있다.
이 플렉시블 배선 기판 상에 실장되는 반도체 소자의 종류는, 반도체 소자 의 어플리케이션에 따라 다양한 집적 회로가 내장되는 구성을 갖는 한, 특별히 제한되지 않는다. 액정 드라이버, 전원 IC, 컨트롤러 등을 예를 들 수 있으며, 특히 배선 패턴에 전기적으로 접속되는 전극이 돌기 형상으로 형성된 다수의 돌기 전극(범프)를 협피치로 갖는 반도체 소자가 이용될 수 있다.
여기서, 반도체 소자에 설치되는 돌기 전극은 반도체 소자와 배선을 전기적으로 접속한다. 예를 들어, 돌기 전극으로서 범프가 바람직하게 사용되지만, 돌기 전극의 유형에 관해서는 특별히 제한되는 것은 아니다. 또한, 범프 재료는 도전성을 갖는 한 특별히 제한되지 않고, 배선에 적절히 접속될 수 있으며, 바람직하게는 금을 이용한다.
전기적 접속을 이루도록 반도체 소자를 돌기 전극을 통해 배선에 고착하기 위한 절연성 수지 조성물로는, 에폭시, 아크릴계 수지 등의 열 경화성 수지나 광 경화성 수지가 이용된다. 이러한 수지를 이용하는 경우, 절연성 수지 조성물을 광 조사 또는 가열에 의해 쉽게 경화할 수 있다.
절연성 수지 조성물을 절연 테이프 표면에 도포하는 (A) 단계에서 진공 흡착 수단에 의해 절연 테이프의 이면을 진공 흡착하여도 된다. 이러한 방식으로 절연 테이프의 물결을 없애 평탄하게 유지한 상태에서 절연성 수지 조성물을 도포할 수 있다.
따라서, 수지 요철이 감소하여, 반도체 소자를 절연성 수지 조성물의 위에서 가압할 때 공기가 외부 주변으로 쉽게 빠져나가게 되어, 공기가 갇혀서 발생하는 미충전을 보다 더 저감할 수 있다.
또한, 절연 테이프의 반도체 소자의 접합 영역에 도포하는 절연성 수지 조성물의 도포 두께를, 본 발명의 COF 제조 장치를 제조하는 방법의 상기한 (A) 단계에서 상기 영역의 외주부보다 중앙부에서 높게 함으로써도 미충전을 보다 더 저감할 수 있다.
또한, 절연성 수지 조성물은, 본 발명의 COF 제조 장치를 제조하는 방법의 상기한 (A) 단계에서 폭이 넓거나 큰 토출구를 갖는 수지 토출 노즐이, 절연 테이프의 반도체 소자의 접합 영역 내에서 이동하면서 절연 테이프 표면에 리지 형태로 도포되어도 된다. 따라서, 리지 형태로 도포되는 절연성 수지 조성물의 선폭이 증가될 수 있어 전체 선 개수가 감소되며, 이에 따라 도포된 수지 선 간에 오목부(recess) 개수가 감소될 수 있어 이러한 수지 오목부로 인한 미충전을 더 저감할 수 있다. 여기서, 수지 토출 노즐의 이동 코스(궤적)는 수지 도포시에 선택되어 도포된 수지 선 개수가 최소화되며, 이것은 수지 토출 노즐이 고정되어 있는 동안 도포된 수지 선이 최소화되도록 절연 테이프를 이동하여도 된다.
또한, 본 발명에 있어서는, 절연성 수지 조성물을 플렉시블 배선 기판에 도포할 때, 절연성 수지 조성물인 열 경화성 수지에 미리 경화 지연제를 소정량 혼합 하여도 된다. 이 경화 지연제로는, 특별히 한정되지 않으며 당해 기술에 공지되어 있는 것을 적절히 이용할 수 있다. 따라서, 절연성 수지 조성물을 플렉시블 배선 기판에 도포하고 나서 반도체 소자가 배선 패턴상에 압접하여 탑재되기까지의 시간이 길어진다. 따라서, 절연성 수지 조성물이 도포되고 나서 절연 테이프의 예열 시간이 긴 경우라도, 반도체 소자의 전극(돌기 전극)과 절연 테이프의 배선 패턴과의 전기적 접속에 문제를 일으키지 않는다.
또한, 본 발명에 따라 절연성 수지 조성물을 도포할 때, 미리 절연성 수지 조성물내에 도전성 입자가 분산하도록 하여도 된다. 이 도전성 입자로는, 예를 들면 입경 3μm 내지 10μm의 금코팅 수지 입자, 니켈 입자 등이 이용된다. 이 경우, 도전성 입자의 입자 밀도는, 예를 들면 수지 두께 5μm에서 2000개/mm□내지 12000개/mm□로 설정된다. 따라서, 수지 밀봉후의 반도체 소자의 전극과 절연 테이프의 배선 패턴과의 사이에 도전성 입자가 개재하게 되고, 이에 따라 접속 불량을 확실하게 방지할 수 있다. 여기서, 도전성 입자의 입자 밀도가 상기 범위보다 작으면 상기 접속 불량이 쉽게 생기고, 도전성 입자의 입자 밀도가 상기 범위보다 크면 각 배선 패턴 사이 및 반도체 소자의 각 전극 사이를 절연하는 절연성 수지 조성물의 절연 특성이 저하된다.
본 발명의 COF 반도체 장치의 제조 방법에 따라, 절연성 수지 조성물의 도포 전, 도포 중 및/또는 도포 후에 이면으로부터 절연 테이프를 예열함으로써 절연 테이프를 통해 기포를 제거할 수 있도록 절연성 수지 조성물을 예열하는 (D) 공정에서의 예열 온도는, 60℃ 내지 150℃, 바람직하게는 80℃ 내지 100℃로 설정된다. 따라서, 플렉시블 배선 기판에 열의 영향이 없고 열 경화성 수지의 열 경화가 진행되지 않으면서 수지 점성을 저하시켜, 충분히 레벨링을 행할 수 있고 또한 절연 테이프의 흡습분이나 수지 경화 시의 아웃가스를 미리 탈포할 수 있다. 여기서, 이 예열 온도가 60℃보다 낮으면, 절연 테이프의 흡습분이나 수지 경화 시의 아웃가스를 미리 충분히 배출할 수 없고, 또한 레벨링을 충분히 행할 수 없어, 수지의 미충전이나 기포의 잔존이 발생하기 쉽게 되며, 예열 온도가 150℃를 넘으면, 절연성 수지 조성물의 경화가 진행하여 반도체 소자와 배선 패턴과의 전기적 접속에 문제점이 생길 우려가 있다.
또한, 가열 상태에 있는 반도체 소자는, 본 발명에 따라 절연성 수지 조성물이 경화되지 않은 상태에서 가압에 의해 반도체 소자를 배선 패턴에 접촉시키는 가압 공정 (B)에 의해 배선 패턴에 접촉되어도 된다. 이 경우, 절연성 수지 조성물로는 열 경화성 수지가 이용된다. 반도체 소자를 가열하면서 이송하여 플렉시블 배선 기판에 압접 탑재하는 장치로서는 당해 기술에 공지되어 있는 것을 사용할 수 있다. (B) 공정에서의 가열 온도는, 열 경화성 수지가 충분히 열 경화할 수 있는 온도, 예를 들면 에폭시계 수지인 경우는 약 250℃ 로 설정될 수 있다.
본 발명의 다른 양태에 따르면, 표면에 복수의 배선 패턴이 배치된 박막의 절연 테이프와, 반도체 소자와, 이 반도체 소자를 배선 패턴상에 전기적으로 접속한 상태에서 고착하는 수지 경화 지연제를 함유하는 절연성 수지 조성물을 포함하며, 반도체 소자와 박막 절연 테이프의 배선 패턴과의 접합 및 밀봉 시에 절연성 수지 조성물내에 발생하는 기포, 미충전이 저감된, 신뢰성 높은 COF 반도체 장치를 얻을 수 있다.
또한, 절연성 수지 조성물은 이 COF 반도체 장치에서 분산된 도전성 입자를 더 함유하여도 된다.
다음의 COF 반도체 장치 및 그 제조 방법을 도면을 참조하여 설명한다. 본 발명은 이러한 실시 형태에 한정되지 않는다.
<제1 실시 형태>
도 1a 내지 1e는 본 발명의 제1 실시 형태의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도이다. 제1 실시예를 도시하는 도 1a 내지 1e에서, 먼저 설명한 제1 종래예와 제2 종래예(도 5a 내지 5d 및 도 6a 내지 6d)와 동일한 요소에는 동일한 부호를 붙인다.
도 1e에 도시한 바와 같이, 제1 실시 형태의 COF 반도체 장치는, 표면에 복수의 배선 패턴(2)이 배치된 박막의 절연 테이프(1)와, 배선 패턴(2)에서의 반도체 소자 접합 영역 배선이나 외부 접속용 커넥터부 등의 소정 영역을 제외하고 배선 패턴(2)을 피복 절연하는 솔더 레지스트(5)와, 복수의 돌기 전극(9)을 갖는 반도체 소자(3)와, 반도체 소자(3)의 각 돌기 전극(9)이 전기적으로 접속된 상태에서 반도체 소자(3)를 배선 패턴(2) 상에 고착하는 절연성 수지 조성물(7)을 구비하며, 배선 패턴(2)의 표면에는 도시하지 않은 금속 도금층이 형성되어 있다. 또한, 절연 테이프(1)와 배선 패턴(2)과 솔더 레지스트(5)를 구비하여 이루어지는 플렉시블 배선 기판의 평면 구조는 도 3에 도시되어 있다.
다음으로, 이 제1 실시 형태의 COF 반도체 장치의 제조 방법에 대하여 설명 한다. 도 1a 및 도 1b는 수지 도포 공정 (A)을 도시하고, 도 1c는 수지 도포후의 레벨링, 탈포를 도시하며, 도 1d는 반도체 소자의 압접 공정 (B)을 도시하며, 도 1e는 수지 경화 공정 (C)을 도시하고 있다.
먼저, 제1 실시 형태의 제조 방법에서는, 도 1a 및 도 1b에 도시한 바와 같이, 플렉시블 배선 기판을 도시하지 않은 스테이지에 설치한다. 이 스테이지는 가열 스테이지이어도 된다. 이후, 이 가열 스테이지 또는 가열 툴에 의해 화살표 6으로 나타내는 바와 같이 절연 테이프(1)의 이면(반도체 소자를 접속, 탑재하지 않은 면)을 80℃ 내지 100℃로 예열한다. 그 후, 절연 테이프(1)의 반도체 소자를 접속, 탑재하는 표면의 접합 영역(4)에, 미리 경화 지연제를 혼합한 절연성 수지 조성물(7)을 도포한다. 이 경우, 절연성 수지 조성물(7)로는 열경화성 수지가 사용된다. 절연성 수지 조성물(7)을 도포하기 위해, 예를 들면 도시하지 않은 노즐 이동 수단에 의해서 금속제의 수지 토출 노즐(8)을 앞뒤로 이동시키면서 절연성 수지 조성물(7)을 접합 영역(4)에 소정 유량으로 토출한다.
따라서, 반도체 소자를 접속, 탑재하기 이전에, 절연 테이프(1)의 이면측에서 예열을 행함으로써, 도 1c에 도시한 바와 같이, 절연 테이프(1)의 흡습분이나 절연성 수지 조성물(7)의 경화시 아웃가스가 화살표 10으로 나타내는 바와 같이 미리 배출됨과 함께, 도포된 절연성 수지 조성물(7)이 평활화되어 수지 표면의 요철이 감소한다.
이후, 도 1d 및 도 1e에 도시한 바와 같이, 절연성 수지 조성물(7)이 도포된 플렉시블 배선 기판을 예열한 상태에서, 화살표 11로 나타낸 바와 같이 도시하지 않은 가열 툴로 반도체 소자(3)를 약 250℃에서 가열하면서 절연성 수지 조성물(7)의 위에서 가압한다. 이에 따라, 절연 테이프(1)의 표면 상의 각 배선 패턴(2)에 반도체 소자(3)의 각 돌기 전극(9)이 압접하여 전기적으로 접속되어, 반도체 소자(3)가 플렉시블 배선 기판에 탑재된다. 이와 동시에, 화살표 12로 나타낸 바와 같이 절연성 수지 조성물(7)이 반도체 소자(3)의 밑에서부터 밀려나, 반도체 소자(3) 측면에 필릿(fillet)이 형성된다.
반도체 소자(3)를 가열하는 열 및 절연 테이프(1)를 예열하는 열에 의해 절연성 수지 조성물(7)이 열 경화하여, 반도체 소자(3)가 밀봉되어 고착된다. 여기서, 후 공정에서 배선 패턴(2)의 외부 접속용 커넥터부에는 액정 패널이나 프린트 기판 등이 접속된다.
본 발명의 제1 실시 형태에 따라, 절연 테이프(1)의 흡습분이나 절연성 수지 조성물(7)의 경화시 아웃가스가 미리 배출되는 것, 도포된 절연성 수지 조성물(7)이 평활화되어 수지 표면의 요철이 감소하는 것, 경화 지연제를 병용한 절연성 수지 조성물(7)을 사용하는 것에 의해, 반도체 소자(3)의 돌기 전극(9)과 절연 테이프(1)의 배선 패턴(2)과의 접합 및 밀봉 시에 발생하는 기포나 미충전을 종래보다 30% 이하로 저감할 수 있다. 또한, 절연성 수지 조성물(7)에의 예열 시간이 긴 경우에서도 반도체 소자(3)의 돌기 전극(9)과 배선 패턴(2)과의 전기적 접속을 확실하게 행할 수 있다.
<제2 실시 형태>
도 2a 내지 도 2e는 본 발명의 제2 실시 형태의 COF 반도체 장치의 제조 방 법을 설명하는 공정 설명도이고, 도 3은 제2 실시 형태에서의 수지 도포 공정에서의 수지 도포 라인을 설명하는 설명도이다. 제2 실시 형태를 도시하는 도 2a 내지 2e와 도 3에서, 제1 실시 형태(도 1a 내지 1e)와 동일한 요소에는 동일한 부호를 붙인다.
제2 실시 형태의 COF 반도체 장치는, 도 2e에 도시한 바와 같이, 제1 실시 형태와 동일한 구성 요소, 동일한 구조로 형성되지만, 그것을 제조할 때의 수지 도포 공정이 제1 실시 형태와는 다르다. 즉, 제2 실시 형태에서는, 도 2a, 2b 및 도 3에 도시한 바와 같이, 절연 테이프(1)의 반도체 소자(3)를 접속 및 탑재하는 접합 영역(4)에 경화 지연제를 병용한 열경화성 절연성 수지 조성물(7)을 도포할 때, 반도체 소자(3)의 외측(화살표 15)으로부터 중앙(화살표 16)을 향하여 절연성 수지 조성물(7)을 도포하고, 외측보다 중앙부에서 절연성 수지 조성물(7)의 도포량을 많게 하여 중앙부의 도포 두께를 가장 높게 함으로써, 반도체 소자(3)를 절연성 테이프(1) 상에 장착할 때 공기를 보다 쉽게 배기하고 있다. 또한, 절연성 수지 조성물(7)을 도포하기 전에, 절연 테이프(1)의 이면을 도시하지 않은 진공 흡착 수단에 의해서 진공 흡착(화살표 17)하여 절연 테이프(1)의 물결을 없애 평탄하게 유지한다. 그 후, 토출구를 폭넓게 형성한 수지 토출 노즐(18)을 이용하여 절연성 수지 조성물(7)을 도포함으로써, 절연 테이프(1)의 물결에 기인하는 수지 표면의 요철을 없애면서, 폭이 넓은 노즐(1)에 의해 도포된 리지 형상의 수지의 도포 라인 개수(이 경우 3개)를 적게 하여 수지 오목부 개수를 줄이도록 하고 있다.
따라서, 도 2c에 도시한 바와 같이, 플렉시블 배선 기판 위에 도포된 절연성 수지 조성물(7)이 평활화되면 중앙부가 높은 완만한 산 모양으로 된다. 이후, 도 2d 및 2e에 도시한 바와 같이, 그 절연성 수지 조성물(7)의 위에서 반도체 소자(3)를 가압하면 공기가 바깥으로 용이하게 빠져나간다. 따라서, 경화 후의 절연성 수지 조성물(7)의 기포나 미충전을 보다 더 저감할 수 있다. 또한, 제1 실시 형태와 동일한 방식으로, 절연 테이프(1)의 흡습분이나 절연성 수지 조성물(7)의 경화시 아웃가스가 미리 배출되고, 경화 지연제를 병용한 절연성 수지 조성물을 이용한다. 이에 따라, 반도체 소자(3)의 돌기 전극(9)과 절연 테이프(1)의 배선 패턴(2)과의 접합 및 밀봉 시에 발생하는 기포나 미충전을 종래 기술보다 30% 이하로 저감할 수 있다. 절연성 수지 조성물(7)에의 가열 시간이 긴 경우에도 반도체 소자(3)의 돌기 전극(9)과 배선 패턴(2)과의 전기적 접속을 확실하게 행할 수 있다.
<제3 실시 형태>
도 4a 내지 4e는 본 발명의 제3 실시 형태의 COF 반도체 장치의 제조 방법을 설명하는 공정 설명도이다. 제3 실시 형태를 도시하는 도 4a 내지 4e에서, 제1 실시 형태(도 1a 내지 1e) 및 제2 실시 형태(도 2a 내지 2e 및 도 3)와 동일한 요소에는 동일한 부호를 붙인다.
이 제3 실시 형태의 COF 반도체 장치는, 도 4e에 도시한 바와 같이, 제2 실시 형태와 마찬가지의 제조 방법으로 동일한 구조로 형성되지만, 그것을 제조할 때에 사용하는 절연성 수지 조성물(19)이 제1 및 제2 실시 형태와 다르다. 즉, 제3 실시 형태에서는, 절연성 수지 조성물(19)을 도포할 때, 미리 열경화성 절연성 수지 조성물(19)내에 도전성 입자(20)를 분산해 둔다. 이 경우, 도전성 입자(20)로 서는, 입경 5μm의 금코팅 수지 입자 등이 이용되고, 도전성 입자(20)의 입자 밀도는, 예를 들면 수지 두께 5μm에서 약 3000개/mm□로 된다. 여기서, 도 4a 내지 4e에 도시한 절연성 수지 조성물(19)내의 모든 흰색 점은 도전성 입자(20)를 나타내고 있다.
상기한 도전성 입자(20)를 분산한 절연성 수지 조성물(19)을 이용함으로써, 도 4d 및 4e에 도시한 바와 같이, 반도체 소자(3)를 절연성 수지 조성물(19)의 위에서 가압하여 플렉시블 배선 기판 위에 탑재할 때, 반도체 소자(3)의 돌기 전극(9)이 도전성 입자(20)를 개재하여 배선 패턴(2)에 압접된다. 따라서, 반도체 소자(3)와 배선 패턴(2)과의 접속 불량이 확실하게 방지된다. 제3 실시 형태에 있어서도, 제1 실시 형태, 제2 실시 형태와 동일한 방식으로, 절연 테이프(1)의 흡습분이나 절연성 수지 조성물(19)의 경화시 아웃가스가 미리 배출되고, 플렉시블 배선 기판 위에 도포된 절연성 수지 조성물(7)이 레벨링되어 중앙부가 높은 완만한 산 모양으로 되며, 경화 지연제를 병용한 절연성 수지 조성물을 사용한다. 이에 따라, 반도체 소자(3)의 돌기 전극(9)과 절연 테이프(1)의 배선 패턴(2)과의 접합 및 밀봉 시에 발생하는 기포나 미충전을 종래의 30% 이하로 저감 가능함과 아울러, 절연성 수지 조성물(7)에의 예열 시간이 긴 경우에도 반도체 소자(3)의 돌기 전극(9)과 배선 패턴(2)과의 전기적 접속을 확실하게 행할 수 있다.
<다른 실시 형태>
1. 상기 제1 실시 형태 내지 제3 실시 형태에서는, 절연성 수지 조성물로서 열 경화성 수지를 이용한 경우를 예시하였지만, 광 경화성 수지를 이용하여도 된 다. 이 경우, 플렉시블 배선 기판 위에 도포한 수지의 위에서 반도체 소자를 가압할 때, 반도체 소자의 가열은 생략된다. 또한, 광을 광 경화성 수지에 조사하여 경화시킬 때, 절연 테이프의 이면측에서 광을 광 경화성 수지에 조사할 수 있도록 절연 테이프를 투명하게 하여도 된다.
2. 상기 제1 실시 형태 내지 제3 실시 형태에서는, 절연성 수지 조성물의 예열을 수지 도포 공정부터 수지 경화 공정까지 연속하여 행하는 것으로 예시하였지만, 수지의 도포전, 도포중, 도포후 또는 이들을 조합하여 선택적으로 행하여도 된다.
3. 본 발명은, 절연성 수지 조성물의 예열 온도나 예열 시간, 절연성 수지 조성물의 종류나 경화 방법, 진공 흡착의 유무 등의 각 조합에 따라서 기포, 미충전의 저감 효과가 약간 다르다. 따라서, 대상 제품의 크기, 패턴이나 도포 방법 등에 따라서 상기 조합을 선택하여 최량의 효과가 얻어지도록 하는 것이 바람직하다.
본 발명에 따라, 반도체 소자 접합 영역에서의 배선 패턴에의 절연성 수지 조성물의 도포전, 도포중 및/또는 도포후에, 절연 테이프의 배선 패턴을 배치하지 않은 이면을 예열함으로써, 절연 테이프의 흡습분이나 수지 경화 시의 아웃가스가 미리 배출되고, 또한 절연성 수지 조성물을 레벨링(평활화)하여 도포 사이의 수지 오목부를 작게 하여 반도체 소자를 절연성 수지 조성물 위에서 가압할 때 공기가 외부 주위로 쉽게 빠져나갈 수 있게 된다. 따라서, 반도체 소자를 절연 테이프 상 의 배선 패턴에 접합, 밀봉할 때의 절연성 수지 조성물내의 기포나 미충전을 대폭 저감하고, 반도체 소자의 전극 사이의 누설이나, 반도체 소자의 알루미늄 전극 부식 등을 일으키지 않는, 신뢰성이 높은 COF 반도체 장치를 얻을 수 있다.

Claims (10)

  1. COF 반도체 장치를 제조하는 방법으로서,
    (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과,
    (B) 상기 절연성 수지 조성물을 경화하지 않은 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과,
    (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정과,
    (D) 상기 절연성 수지 조성물의 도포전, 도포중, 도포후 중 적어도 어느 한 때에, 상기 절연 테이프의 이면측으로부터 상기 절연 테이프를 예열하는 공정
    을 포함하는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    가열 상태에 있는 상기 반도체 소자를, 상기 (B) 공정의 압접에 의해 상기 배선 패턴에 접촉하는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 (D) 공정에서의 예열 온도를 60℃ 내지 150℃로 설정하는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 절연성 수지 조성물에 경화 지연제가 혼합되는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  5. COF 반도체 장치를 제조하는 방법으로서,
    (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과,
    (B) 상기 절연성 수지 조성물을 경화하지 않는 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과,
    (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정
    을 포함하고,
    상기 절연성 테이프의 반도체 소자의 접합 영역에 도포되는 상기 절연성 수지 조성물의 도포 두께는, 상기 (A) 단계에서 상기 반도체 소자의 접합 영역의 외주부보다 중심부에서 큰 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  6. COF 반도체 장치를 제조하는 방법으로서,
    (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과,
    (B) 상기 절연성 수지 조성물을 경화하지 않는 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과,
    (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정
    을 포함하고,
    상기 절연 테이프의 이면은, 상기 (A) 단계에서의 진공 흡입 수단에 의해 진공 흡착되는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  7. COF 반도체 장치를 제조하는 방법으로서,
    (A) 복수의 배선 패턴이 배치된 절연 테이프의 표면에 절연성 수지 조성물을 도포하는 공정과,
    (B) 상기 절연성 수지 조성물을 경화하지 않는 상태에서 반도체 소자를 상기 배선 패턴에 압접하는 공정과,
    (C) 상기 절연성 수지 조성물을 경화함으로써 상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속되도록 상기 반도체 소자를 고착하는 공정
    을 포함하고,
    상기 절연성 수지 조성물은 상기 절연 테이프의 표면에 리지 형태로 도포되는 한편, 수지 토출 노즐은 상기 절연 테이프의 상기 반도체 소자의 접합 영역 내로 이동하게 되며, 폭이 넓은 또는 큰 토출구를 갖는 상기 수지 토출 노즐을 상기 (A) 공정에서 이용하는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 절연성 수지 조성물 내로 도전성 입자가 분산되는 것을 특징으로 하는 COF 반도체 장치의 제조 방법.
  9. COF 반도체 장치로서,
    표면에 복수의 배선 패턴이 배치된 박막의 절연 테이프와,
    반도체 소자와,
    상기 반도체 소자가 상기 배선 패턴에 전기적으로 접속된 상태에서, 상기 반도체 소자를 상기 배선 패턴에 고착하기 위한 경화 지연제를 함유하는 절연성 수지 조성물
    을 포함하는 것을 특징으로 하는 COF 반도체 장치.
  10. 제9항에 있어서,
    상기 절연성 수지 조성물은 분산된 상태의 도전성 입자를 더 함유하는 것을 특징으로 하는 COF 반도체 장치.
KR1020030069004A 2002-10-04 2003-10-04 Ｃｏｆ 반도체 장치 및 그 제조 방법 KR100563502B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00292597 2002-10-04
JP2002292597A JP3871634B2 (ja) 2002-10-04 2002-10-04 Ｃｏｆ半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040031642A KR20040031642A (ko) 2004-04-13
KR100563502B1 true KR100563502B1 (ko) 2006-03-28

Family

ID=32025466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069004A KR100563502B1 (ko) 2002-10-04 2003-10-04 Ｃｏｆ 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6864119B2 (ko)
JP (1) JP3871634B2 (ko)
KR (1) KR100563502B1 (ko)
CN (2) CN1264208C (ko)
TW (1) TWI232564B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7312142B2 (en) * 2005-04-13 2007-12-25 Mutual Pak Technology Co., Ltd. Method for making cable with a conductive bump array, and method for connecting the cable to a task object
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP5020629B2 (ja) 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
US7742001B2 (en) * 2008-03-31 2010-06-22 Tdk Corporation Two-tier wide band antenna
KR101012934B1 (ko) * 2008-06-12 2011-02-08 김영기 스팀발생기
GB2494223B (en) * 2012-03-02 2014-03-12 Novalia Ltd Circuit board assembly
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
TWI548005B (zh) * 2014-01-24 2016-09-01 環旭電子股份有限公司 選擇性電子封裝模組的製造方法
KR20180064583A (ko) 2016-12-05 2018-06-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102542225B1 (ko) 2018-03-30 2023-06-12 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JP3951462B2 (ja) * 1998-06-30 2007-08-01 カシオ計算機株式会社 電子部品実装体及びその製造方法
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム

Also Published As

Publication number Publication date
JP3871634B2 (ja) 2007-01-24
CN100411163C (zh) 2008-08-13
TWI232564B (en) 2005-05-11
TW200421572A (en) 2004-10-16
US20040063332A1 (en) 2004-04-01
JP2004128337A (ja) 2004-04-22
US6864119B2 (en) 2005-03-08
CN1264208C (zh) 2006-07-12
CN1497689A (zh) 2004-05-19
CN1738040A (zh) 2006-02-22
KR20040031642A (ko) 2004-04-13

Similar Documents

Publication Publication Date Title
KR100563502B1 (ko) Ｃｏｆ 반도체 장치 및 그 제조 방법
JP4334996B2 (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
JP3500995B2 (ja) 積層型回路モジュールの製造方法
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JPWO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
US8327534B2 (en) Method of fabricating printed circuit board assembly
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP3847693B2 (ja) 半導体装置の製造方法
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2004095627A (ja) フレキシブル回路基板と上記フレキシブル回路基板における導体パターンの接続方法及び接続装置
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2002261407A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP3646056B2 (ja) フリップチップ実装方法
JP3129218B2 (ja) ファインピッチコネクタ部材
JP4215685B2 (ja) 電子回路素子の製造方法
JP2010219346A (ja) プリント回路板及びプリント回路板を備えた電子機器
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JPH11214444A (ja) 半導体装置及び回路基板
JP2008078280A (ja) 電子回路素子の製造方法
JP2003174059A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 13