TWI713166B - 晶片封裝構造及其電路板 - Google Patents

晶片封裝構造及其電路板 Download PDF

Info

Publication number
TWI713166B
TWI713166B TW109105036A TW109105036A TWI713166B TW I713166 B TWI713166 B TW I713166B TW 109105036 A TW109105036 A TW 109105036A TW 109105036 A TW109105036 A TW 109105036A TW I713166 B TWI713166 B TW I713166B
Authority
TW
Taiwan
Prior art keywords
area
boundary
intersection
chip
filler
Prior art date
Application number
TW109105036A
Other languages
English (en)
Other versions
TW202133352A (zh
Inventor
馬宇珍
黃信豪
周文復
許國賢
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW109105036A priority Critical patent/TWI713166B/zh
Priority to CN202010120402.0A priority patent/CN113271713B/zh
Priority to KR1020200087245A priority patent/KR102339274B1/ko
Priority to JP2020121376A priority patent/JP6989662B2/ja
Priority to US16/939,243 priority patent/US10993319B1/en
Application granted granted Critical
Publication of TWI713166B publication Critical patent/TWI713166B/zh
Publication of TW202133352A publication Critical patent/TW202133352A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

一種晶片封裝構造包含一電路板、一晶片及一填充膠，藉由形成於該電路板上的一阻焊層的邊界設計，以降低該填充膠的膠量，且使膠量降低的該填充膠能填充於該電路板及該晶片之間外，更能覆蓋被該阻焊層顯露的複數個線路，以避免被顯露的該些線路氧化。

Description

晶片封裝構造及其電路板
本發明是關於一種晶片封裝構造及其電路板，特別是一種以阻焊層的邊界設計，以降低填充膠的膠量的晶片封裝構造及電路板。
習知的一種電路板會以一阻焊層覆蓋複數個線路，並顯露出各該線路的內引腳，該阻焊層會於相鄰的邊界之間形成一角隅空間，為使該角隅空間能被填充於一晶片及該電路板之間的一填充膠覆蓋，通常會使用大量的填充膠，以使該填充膠填充該角隅空間，以避免被判定為不良品，然而當該填充膠填充至該角隅空間時，會造成該填充膠溢流並過度覆蓋該阻焊層，而不符規格要求。
此外，由於晶片封裝構造的微小化，並不允許填充大量的填充膠，因此，相對地也造成了該填充膠無法填充該角隅空間的問題。
本發明的主要目的是藉由一阻焊層的邊界設計，降低填充於一晶片與一電路板之間的一填充膠的膠量，且在降低該填充膠的膠量的狀態下，該填充膠仍可覆蓋被該阻焊層顯露的複數個線路，以避免被顯露的該些線路氧化。
本發明之一電路板包含一基板、複數個線路及一阻焊層，該基板 具有一表面，該表面包含一晶片設置區、一填充膠覆蓋區及一線路設置區，該填充膠覆蓋區位於該晶片設置區及該線路設置區之間，該晶片設置區至少具有一第一邊界及一第二邊界，該第二邊界相鄰該第一邊界，該些線路設置於該表面，該線路具有一內接腳、一第一導線段及一第二導線段，該第一導線段位於該內接腳與該第二導線段之間，該內接腳位於該晶片設置區，該第一導線段位於該填充膠覆蓋區，該第二導線段位於該線路設置區，該阻焊層覆蓋該線路設置區及該些第二導線段，並顯露出該晶片設置區、該填充膠覆蓋區、該些內接腳及該些第一導線段，該阻焊層至少具有一第三邊界及一第四邊界，該第三邊界相鄰該第四邊界，該第三邊界對應該第一邊界，該第四邊界對應該第二邊界，一第一軸線沿著該第一邊界延伸與該第四邊界相交於一第一交點，一第二軸線沿著該第二邊界延伸與該第三邊界相交於一第二交點，該第一軸線與該第二軸線相交於一第三交點，一第三軸線沿著該第三邊界延伸，一第四軸線沿著該第四邊界延伸與該第三軸線相交於一第四交點，以該第一交點、該第二交點及該第三交點間的連線定義一第一區域，該第一區域為該填充膠覆蓋區的一部分，該第一區域位於該填充膠覆蓋區的角隅，該第一區域具有一第一面積，以該第一交點、該第二交點及該第四交點間的連線定義一第二區域，該阻焊層覆蓋該第二區域，且覆蓋該第二區域上的該阻焊層具有一第二面積，該第二面積不小於該第一面積。
本發明之一晶片封裝構造包含上述的該電路板、一晶片及一填充膠，該晶片設置於該晶片設置區，該晶片具有複數個凸塊，各該凸塊連接該內接腳，該填充膠填充於該基板與該晶片之間，且該填充膠覆蓋該填充膠覆蓋區及該第一導線段，該填充膠接觸該阻焊層。
本發明之一晶片封裝構造包含上述的該電路板、一晶片及一填充 膠，該電路板另包含至少一加固板，該加固板包含一第一部及一第二部，該第一部位於該填充膠覆蓋區的該第一區域，該第二部位於該線路設置區，且該阻焊層覆蓋該第二部，該晶片設置於該晶片設置區，該晶片具有複數個凸塊，各該凸塊連接該內接腳，該填充膠填充於該基板與該晶片之間，且該填充膠覆蓋該填充膠覆蓋區、該第一導線段及該加固板的該第一部，該填充膠接觸該阻焊層。
本發明藉由該阻焊層的邊界設計，降低該填充膠的膠量，且在降低該填充膠的膠量的狀態下，該填充膠仍可覆蓋被該阻焊層顯露的該些線路，以避免被顯露的該些線路氧化。
10:晶片封裝構造
100:電路板
110:基板
111:表面
112:晶片設置區
113:填充膠覆蓋區
114:線路設置區
115:第一邊界
116:第二邊界
120:線路
121:內接腳
122:第一導線段
123:第二導線段
123a:外接腳
124:加固板
124a:第一部
124b:第二部
130:阻焊層
131:第三邊界
132:第四邊界
200:晶片
210:凸塊
300:填充膠
A:第一交點
B:第二交點
C:第三交點
D:第四交點
G1:第一距離
G2:第二距離
L1:第一軸線
L2:第二軸線
L3:第三軸線
L4:第四軸線
L5:第五軸線
X:第一區域
Y:第二區域
第1圖：本發明的電路板的第一實施例的上視圖。
第2圖：本發明的電路板的第一實施例的剖視圖。
第3圖：第1圖的局部放大圖。
第4圖：本發明的晶片封裝構造的上視圖。
第5圖：本發明的晶片封裝構造的剖視圖。
第6圖：本發明的電路板的第二實施例的局部示意圖。
第7圖：本發明的電路板的第三實施例的局部示意圖。
請參閱第1及2圖，本發明的一種電路板100，請參閱第4及5圖，一種使用該電路板100的晶片封裝構造10，該晶片封裝構造10包含該電路板100、一 晶片200及一填充膠300，首先，請參閱第1至3圖，本發明的第一實施例，該電路板100包含一基板110、複數個線路120及一阻焊層130，該基板110的材料選自於聚亞醯胺(Polyimide，PI)，但不以此為限制，該基板110具有一表面111，該表面111包含一晶片設置區112、一填充膠覆蓋區113及一線路設置區114，該填充膠覆蓋區113位於該晶片設置區112及該線路設置區114之間，請參閱第1至4圖，該晶片設置區112用以設置該晶片200，請參閱第1及3圖，在本實施例中，該晶片設置區112具有二第一邊界115及二第二邊界116，該第二邊界116相鄰該第一邊界115。
請參閱第1至3圖，該些線路120設置於該表面111，該線路120具有一內接腳121、一第一導線段122及一第二導線段123，該第一導線段122位於該內接腳121與該第二導線段123之間，該內接腳121位於該晶片設置區112，該第一導線段122位於該填充膠覆蓋區113，該第二導線段123位於該線路設置區114，該第二導線段123具有一外接腳123a，在本實施例中，該電路板100另包含至少一加固板124，在本實施例中，該加固板124與該些線路120為相同材質，但不以此為限，該加固板124包含一第一部124a及一第二部124b，該第一部124a位於該填充膠覆蓋區113，該第二部124b位於該線路設置區114，該加固板124用以增加該基板110的強度，以避免該基板110受熱或受壓變形，且該第一部124a可被用以接合該晶片200的接腳，以避免該晶片200在壓合至該電路板100時崩裂。
請參閱第1至3圖，該阻焊層130覆蓋該線路設置區114、該些第二導線段123及該加固板124的該第二部124b，並顯露出該晶片設置區112、該填充膠覆蓋區113、該些內接腳121、該些第一導線段122、該些外接腳123a及該加固板124的該第一部124a。
請參閱第1及3圖，在本實施例中，該阻焊層130至少具有二第三邊界131及二第四邊界132，該第三邊界131相鄰該第四邊界132，該第三邊界131對應該第一邊界115，該第四邊界132對應該第二邊界116，一第一軸線L1沿著該第一邊界115延伸與該第四邊界132相交於一第一交點A，一第二軸線L2沿著該第二邊界116延伸與該第三邊界131相交於一第二交點B，該第一軸線L1與該第二軸線L2相交於一第三交點C，在本實施例中，該第三交點C為該第一邊界115與該第二邊界116的交點，一第三軸線L3沿著該第三邊界延伸131，一第四軸線L4沿著該第四邊界132延伸與該第三軸線L3相交於一第四交點D，以該第一交點A、該第二交點B及該第三交點C間的連線定義一第一區域X，以該第一交點A、該第二交點B及該第四交點D間的連線定義一第二區域Y，該第一區域X為該填充膠覆蓋區113的一部分，該第一區域X位於該填充膠覆蓋區113的角隅，該第一部124a位於該第一區域X，該第一區域X具有一第一面積，該阻焊層130覆蓋該第二區域Y，且覆蓋該第二區域Y上的該阻焊層130具有一第二面積，該第二面積不小於該第一面積。
請參閱第1及3圖，較佳地，在本實施例中，一第五軸線L5連接該第一交點A與該第二交點B，該阻焊層130覆蓋至該第五軸線L5，該第一交點A與該第三交點C之間具有一第一距離G1，該第二交點B與該第三交點C之間具有一第二距離G2，在本實施例中，該第一距離G1等於該第二距離G2，使該第二區域Y的該第二面積等於該第一區域X的該第一面積。
請參閱第6圖，為本發明的第二實施例，第二實施例與該第一實施例的差異在於該第一距離G1大於該第二距離G2，相同地，當該阻焊層130覆蓋至該第五軸線L5，該第二區域Y的該第二面積等於該第一區域X的該第一面積。
請參閱第7圖，為本發明的第三實施例，第三實施例與該第一實施例的差異在於該第一距離G1小於該第二距離G2，相同地，當該阻焊層130覆蓋至該第五軸線L5，該第二面積等於該第一面積。
請參閱第2、4及5圖，該晶片封裝構造10的該晶片200具有複數個凸塊210，在一壓合製程中，將該晶片200設置於該晶片設置區112，並使各該凸塊210連接該內接腳121，在該壓合製程後，將該填充膠300填充於該基板110與該晶片200之間，且該填充膠300覆蓋該填充膠覆蓋區113及該第一導線段122，當該電路板100包含有該加固板124時，該填充膠300覆蓋被該阻焊層130顯露的該加固板124的該第一部124a，且該填充膠300接觸該阻焊層130，較佳地，該填充膠300覆蓋位於該第二區域Y上的該阻焊層130，且覆蓋位於該第二區域Y上的該阻焊層130的該填充膠300具有一第三面積，該第三面積不大於該第二區域Y的該第二面積。
本發明藉由該阻焊層130的邊界設計，降低填充於該晶片200與該電路板100之間的該填充膠300的膠量，且在降低該填充膠300的膠量的狀態下，該填充膠300仍可覆蓋被該阻焊層130顯露的該些線路120，以避免被顯露的該些線路120氧化。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:電路板
110:基板
112:晶片設置區
113:填充膠覆蓋區
114:線路設置區
120:線路
121:內接腳
122:第一導線段
123:第二導線段
123a:外接腳
124:加固板
124a:第一部
124b:第二部
130:阻焊層

Claims (10)

  1. 一種電路板，包含： 一基板，具有一表面，該表面包含一晶片設置區、一填充膠覆蓋區及一線路設置區，該填充膠覆蓋區位於該晶片設置區及該線路設置區之間，該晶片設置區至少具有一第一邊界及一第二邊界，該第二邊界相鄰該第一邊界； 複數個線路，設置於該表面，該線路具有一內接腳、一第一導線段及一第二導線段，該第一導線段位於該內接腳與該第二導線段之間，該內接腳位於該晶片設置區，該第一導線段位於該填充膠覆蓋區，該第二導線段位於該線路設置區；以及 一阻焊層，覆蓋該線路設置區及該些第二導線段，並顯露出該晶片設置區、該填充膠覆蓋區、該些內接腳及該些第一導線段，該阻焊層至少具有一第三邊界及一第四邊界，該第三邊界相鄰該第四邊界，該第三邊界對應該第一邊界，該第四邊界對應該第二邊界，一第一軸線沿著該第一邊界延伸與該第四邊界相交於一第一交點，一第二軸線沿著該第二邊界延伸與該第三邊界相交於一第二交點，該第一軸線與該第二軸線相交於一第三交點，一第三軸線沿著該第三邊界延伸，一第四軸線沿著該第四邊界延伸與該第三軸線相交於一第四交點，以該第一交點、該第二交點及該第三交點間的連線定義一第一區域，該第一區域為該填充膠覆蓋區的一部分，該第一區域位於該填充膠覆蓋區的角隅，該第一區域具有一第一面積，以該第一交點、該第二交點及該第四交點間的連線定義一第二區域，該阻焊層覆蓋該第二區域，且覆蓋該第二區域上的該阻焊層具有一第二面積，該第二面積不小於該第一面積。
  2. 如請求項1之電路板，其中該第二面積等於該第一面積。
  3. 如請求項1或2之電路板，其中一第五軸線連接該第一交點與該第二交點，該阻焊層覆蓋至該第五軸線。
  4. 如請求項1或2之電路板，其中該第一交點與該第三交點之間具有一第一距離，該第二交點與該第三交點之間具有一第二距離，該第一距離不小於該第二距離。
  5. 如請求項1或2之電路板，其中該第一交點與該第三交點之間具有一第一距離，該第二交點與該第三交點之間具有一第二距離，該第一距離不大於該第二距離。
  6. 如請求項1之電路板，其另包含至少一加固板，該加固板包含一第一部及一第二部，該第一部位於該填充膠覆蓋區的該第一區域，該第二部位於該線路設置區，且該阻焊層覆蓋第二部。
  7. 一種晶片封裝構造，包含： 一請求項1至6中任一項之電路板； 一晶片，設置於該晶片設置區，該晶片具有複數個凸塊，各該凸塊連接該內接腳；以及 一填充膠，填充於該基板與該晶片之間，且該填充膠覆蓋該填充膠覆蓋區及該第一導線段，該填充膠接觸該阻焊層。
  8. 如請求項7之晶片封裝構造，其中該填充膠覆蓋位於該第二區域上的該阻焊層，且覆蓋位於該第二區域上的該阻焊層的該填充膠具有一第三面積，該第三面積不大於該第二面積。
  9. 一種晶片封裝構造，包含： 一請求項1之電路板，且該電路板另包含至少一加固板，該加固板包含一第一部及一第二部，該第一部位於該填充膠覆蓋區的該第一區域，該第二部位於該線路設置區，且該阻焊層覆蓋該第二部； 一晶片，設置於該晶片設置區，該晶片具有複數個凸塊，各該凸塊連接該內接腳；以及 一填充膠，填充於該基板與該晶片之間，且該填充膠覆蓋該填充膠覆蓋區、該第一導線段及該加固板的該第一部，該填充膠接觸該阻焊層。
  10. 如請求項9之晶片封裝構造，其中該填充膠覆蓋位於該第二區域上的該阻焊層，且覆蓋位於該第二區域上的該阻焊層的該填充膠具有一第三面積，該第三面積不大於該第二面積。
TW109105036A 2020-02-17 2020-02-17 晶片封裝構造及其電路板 TWI713166B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109105036A TWI713166B (zh) 2020-02-17 2020-02-17 晶片封裝構造及其電路板
CN202010120402.0A CN113271713B (zh) 2020-02-17 2020-02-26 芯片封装构造及其电路板
KR1020200087245A KR102339274B1 (ko) 2020-02-17 2020-07-15 칩 패키지 구조 및 이의 회로 기판
JP2020121376A JP6989662B2 (ja) 2020-02-17 2020-07-15 チップパッケージとその回路基板
US16/939,243 US10993319B1 (en) 2020-02-17 2020-07-27 Chip package and circuit board thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109105036A TWI713166B (zh) 2020-02-17 2020-02-17 晶片封裝構造及其電路板

Publications (2)

Publication Number Publication Date
TWI713166B true TWI713166B (zh) 2020-12-11
TW202133352A TW202133352A (zh) 2021-09-01

Family

ID=74670010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105036A TWI713166B (zh) 2020-02-17 2020-02-17 晶片封裝構造及其電路板

Country Status (5)

Country Link
US (1) US10993319B1 (zh)
JP (1) JP6989662B2 (zh)
KR (1) KR102339274B1 (zh)
CN (1) CN113271713B (zh)
TW (1) TWI713166B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220994A (en) * 2010-08-25 2012-05-16 Fujitsu Ltd Electronic device
TW201607985A (zh) * 2011-12-27 2016-03-01 日立化成工業股份有限公司 電子構件用液狀樹脂組成物及其製造方法以及電子構件裝置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Ｃｏｆ半導体装置の製造方法
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置
TWI273683B (en) * 2005-11-02 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package and substrate structure thereof
WO2009122854A1 (ja) * 2008-04-03 2009-10-08 シャープ株式会社 配線基板、その配線基板を用いた半導体装置。
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100944274B1 (ko) * 2008-11-28 2010-02-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
JP5249178B2 (ja) * 2009-11-17 2013-07-31 シャープ株式会社 電子部品および表示モジュール
JP2011187642A (ja) * 2010-03-08 2011-09-22 Hitachi Cable Ltd プリント配線板およびその製造方法
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TWI567910B (zh) * 2015-05-19 2017-01-21 南茂科技股份有限公司 薄膜覆晶封裝體及薄膜封裝基板
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
JP3205910U (ja) * 2016-06-09 2016-08-18 ▲き▼邦科技股▲分▼有限公司 ファインピッチパッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220994A (en) * 2010-08-25 2012-05-16 Fujitsu Ltd Electronic device
TW201607985A (zh) * 2011-12-27 2016-03-01 日立化成工業股份有限公司 電子構件用液狀樹脂組成物及其製造方法以及電子構件裝置

Also Published As

Publication number Publication date
JP6989662B2 (ja) 2022-01-05
JP2021129099A (ja) 2021-09-02
KR20210104527A (ko) 2021-08-25
TW202133352A (zh) 2021-09-01
CN113271713A (zh) 2021-08-17
CN113271713B (zh) 2022-03-04
US10993319B1 (en) 2021-04-27
KR102339274B1 (ko) 2021-12-14

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
JP4535969B2 (ja) 半導体装置
JP3596864B2 (ja) 半導体装置
US20020089050A1 (en) Semiconductor device
JP5467959B2 (ja) 半導体装置
TWI588952B (zh) 半導體封裝及相關製造方法
JP5181261B2 (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
KR20000071326A (ko) 반도체 장치와 그 제조 방법
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US20090057913A1 (en) Packaging substrate structure with electronic components embedded therein and method for fabricating the same
TWI713166B (zh) 晶片封裝構造及其電路板
US20210257287A1 (en) Chip package and circuit board thereof
JP3897749B2 (ja) 半導体装置
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP2008060587A (ja) 半導体装置および半導体装置の製造方法
JP4355313B2 (ja) 半導体装置
KR102207273B1 (ko) 패키지 기판
TWI823452B (zh) 半導體封裝構造及其電路板
JP4521415B2 (ja) 半導体装置
TW202027567A (zh) 包覆成型封裝結構及方法
JP7425587B2 (ja) 電子制御装置
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
US7759807B2 (en) Semiconductor package having structure for warpage prevention
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
KR20040063020A (ko) 볼 그리드 어레이 패키지를 인쇄회로기판에 실장하는 방법