CN113271713B - 芯片封装构造及其电路板 - Google Patents

芯片封装构造及其电路板 Download PDF

Info

Publication number
CN113271713B
CN113271713B CN202010120402.0A CN202010120402A CN113271713B CN 113271713 B CN113271713 B CN 113271713B CN 202010120402 A CN202010120402 A CN 202010120402A CN 113271713 B CN113271713 B CN 113271713B
Authority
CN
China
Prior art keywords
area
boundary
chip
intersection point
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010120402.0A
Other languages
English (en)
Other versions
CN113271713A (zh
Inventor
马宇珍
黄信豪
周文复
许国贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN113271713A publication Critical patent/CN113271713A/zh
Application granted granted Critical
Publication of CN113271713B publication Critical patent/CN113271713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片封装构造包含电路板、芯片及填充胶，借由形成于该电路板上的阻焊层的边界设计，以降低该填充胶的胶量，且使胶量降低的该填充胶能填充于该电路板及该芯片之间外，更能覆盖被该阻焊层显露的多个线路，以避免被显露的该些线路氧化。

Description

芯片封装构造及其电路板
技术领域
本发明是关于一种芯片封装构造及其电路板，特别是一种以阻焊层的边界设计，以降低填充胶的胶量的芯片封装构造及电路板。
背景技术
此处的陈述仅提供与本发明有关的背景信息，而不必然地构成现有技术。
现有的一种电路板会以阻焊层覆盖多个线路，并显露出各该线路的内引脚，该阻焊层会于相邻的边界之间形成角隅空间，为使该角隅空间能被填充于芯片及该电路板之间的填充胶覆盖，通常会使用大量的填充胶，以使该填充胶填充该角隅空间，以避免被判定为不良品，然而当该填充胶填充至该角隅空间时，会造成该填充胶溢流并过度覆盖该阻焊层，而不符规格要求。
此外，由于芯片封装构造的微小化，并不允许填充大量的填充胶，因此，相对地也造成了该填充胶无法填充该角隅空间的问题。
发明内容
本发明的主要目的是借由阻焊层的边界设计，降低填充于芯片与电路板之间的填充胶的胶量，且在降低该填充胶的胶量的状态下，该填充胶仍可覆盖被该阻焊层显露的多个线路，以避免被显露的该些线路氧化。
本发明的一种电路板包含基板、多个线路及阻焊层，该基板具有表面，该表面包含芯片设置区、填充胶覆盖区及线路设置区，该填充胶覆盖区位于该芯片设置区及该线路设置区之间，该芯片设置区至少具有第一边界及第二边界，该第二边界相邻该第一边界，该些线路设置于该表面，该线路具有内接脚、第一导线段及第二导线段，该第一导线段位于该内接脚与该第二导线段之间，该内接脚位于该芯片设置区，该第一导线段位于该填充胶覆盖区，该第二导线段位于该线路设置区，该阻焊层覆盖该线路设置区及该些第二导线段，并显露出该芯片设置区、该填充胶覆盖区、该些内接脚及该些第一导线段，该阻焊层至少具有第三边界及第四边界，该第三边界相邻该第四边界，该第三边界对应该第一边界，该第四边界对应该第二边界，第一轴线沿着该第一边界延伸与该第四边界相交于第一交点，第二轴线沿着该第二边界延伸与该第三边界相交于第二交点，该第一轴线与该第二轴线相交于第三交点，第三轴线沿着该第三边界延伸，第四轴线沿着该第四边界延伸与该第三轴线相交于第四交点，以该第一交点、该第二交点及该第三交点间的连线定义第一区域，该第一区域为该填充胶覆盖区的一部分，该第一区域位于该填充胶覆盖区的角隅，该第一区域具有第一面积，以该第一交点、该第二交点及该第四交点间的连线定义第二区域，该阻焊层覆盖该第二区域，且覆盖该第二区域上的该阻焊层具有第二面积，该第二面积不小于该第一面积。
本发明的目的还可以采用以下技术措施进一步实现。
前述的电路板，其中该第二面积等于该第一面积。
前述的电路板，其中第五轴线连接该第一交点与该第二交点，该阻焊层覆盖至该第五轴线。
前述的电路板，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不小于该第二距离。
前述的电路板，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不大于该第二距离。
前述的电路板，其另包含至少一个加固板，该加固板包含第一部及第二部，该第一部位于该填充胶覆盖区的该第一区域，该第二部位于该线路设置区，且该阻焊层覆盖第二部。
本发明的一种芯片封装构造包含上述的该电路板、芯片及填充胶，该芯片，设置于该芯片设置区，该芯片具有多个凸块，各该凸块连接该内接脚，该填充胶填充于该基板与该芯片之间，且该填充胶覆盖该填充胶覆盖区及该第一导线段，该填充胶接触该阻焊层。
本发明的目的还可以采用以下技术措施进一步实现。
前述的芯片封装构造，其中该填充胶覆盖位于该第二区域上的该阻焊层，且覆盖位于该第二区域上的该阻焊层的该填充胶具有第三面积，该第三面积不大于该第二面积。
本发明的一种芯片封装构造包含上述的该电路板、芯片及填充胶，该电路板另包含至少一个加固板，该加固板包含第一部及第二部，该第一部位于该填充胶覆盖区的该第一区域，该第二部位于该线路设置区，且该阻焊层覆盖该第二部位，该芯片设置于该芯片设置区，该芯片具有多个凸块，各该凸块连接该内接脚，该填充胶填充于该基板与该芯片之间，且该填充胶覆盖该填充胶覆盖区、该第一导线段及该加固板的该第一部，该填充胶接触该阻焊层。
本发明的目的还可以采用以下技术措施进一步实现。
前述的芯片封装构造，其中该填充胶覆盖位于该第二区域上的该阻焊层，且覆盖位于该第二区域上的该阻焊层的该填充胶具有第三面积，该第三面积不大于该第二面积。
本发明借由该阻焊层的边界设计，降低该填充胶的胶量，且在降低该填充胶的胶量的状态下，该填充胶仍可覆盖被该阻焊层显露的该些线路，以避免被显露的该些线路氧化。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合图式，详细说明如下。
附图说明
图1是本发明的电路板的第一实施例的上视图。
图2是本发明的电路板的第一实施例的剖视图。
图3是第1图的局部放大图。
图4是本发明的芯片封装构造的上视图。
图5是本发明的芯片封装构造的剖视图。
图6是本发明的电路板的第二实施例的局部示意图。
图7是本发明的电路板的第三实施例的局部示意图。
【符号说明】
10：芯片封装构造 100：电路板
110：基板 111：表面
112：芯片设置区 113：填充胶覆盖区
114：线路设置区 115：第一边界
116：第二边界 120：线路
121：内接脚 122：第一导线段
123：第二导线段 123a：外接脚
124：加固板 124a：第一部
124b：第二部 130：阻焊层
131：第三边界 132：第四边界
200：芯片 210：凸块
300：填充胶 A：第一交点
B：第二交点 C：第三交点
D：第四交点 G1：第一距离
G2：第二距离 L1：第一轴线
L2：第二轴线 L3：第三轴线
L4：第四轴线 L5：第五轴线
X：第一区域 Y：第二区域
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合图式及较佳实施例，对依据本发明提出的芯片封装构造及其电路板，其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
请参阅图1及图2，本发明的一种电路板100，请参阅图4及图5，一种使用该电路板100的芯片封装构造10，该芯片封装构造10包含该电路板100、一芯片200及一填充胶300，首先，请参阅图1至图3，本发明的第一实施例，该电路板100包含一基板110、多个线路120及一阻焊层130，该基板110的材料选自于聚亚酰胺(Polyimide，PI)，但不以此为限制，该基板110具有一表面111，该表面111包含一芯片设置区112、一填充胶覆盖区113及一线路设置区114，该填充胶覆盖区113位于该芯片设置区112及该线路设置区114之间，请参阅图1至图4，该芯片设置区112用以设置该芯片200，请参阅图1及图3，在本实施例中，该芯片设置区113具有两个第一边界115及两个第二边界116，该第二边界116相邻该第一边界115。
请参阅图1至图3，该些线路120设置于该表面111，该线路120具有一内接脚121、一第一导线段122及一第二导线段123，该第一导线段122位于该内接脚121与该第二导线段123之间，该内接脚121位于该芯片设置区112，该第一导线段122位于该填充胶覆盖区113，该第二导线段123位于该线路设置区114，该第二导线段123具有一外接脚123a，在本实施例中，该电路板100另包含至少一个加固板124，在本实施例中，该加固板124与该些线路120为相同材质，但不以此为限，该加固板124包含一第一部124a及一第二部124b，该第一部124a位于该填充胶覆盖区113，该第二部124b位于该线路设置区114，该加固板124用以增加该基板110的强度，以避免该基板110受热或受压变形，且该第一部124a可被用以接合该芯片200的接脚，以避免该芯片200在压合至该电路板100时崩裂。
请参阅图1至图3，该阻焊层130覆盖该线路设置区114、该些第二导线段123及该加固板124的该第二部124b，并显露出该芯片设置区112、该填充胶覆盖区113、该些内接脚121、该些第一导线段122、该外接脚123a及该加固板124的该第一部124a。
请参阅图1及图3，在本实施例中，该阻焊层130至少具有两个第三边界131及两个第四边界132，该第三边界131相邻该第四边界132，该第三边界131对应该第一边界115，该第四边界132对应该第二边界116，一第一轴线L1沿着该第一边界115延伸与该第四边界132相交于一第一交点A，一第二轴线L2沿着该第二边界116延伸与该第三边界131相交于一第二交点B，该第一轴线L1与该第二轴线L2相交于一第三交点C，在本实施例中，该第三交点C为该第一边界115与该第二边界116的交点，一第三轴线L3沿着该第三边界延伸131，一第四轴线L4沿着该第四边界132延伸与该第三轴线L3相交于一第四交点D，以该第一交点A、该第二交点B及该第三交点C间的连线定义一第一区域X，以该第一交点A、该第二交点B及该第四交点D间的连线定义一第二区域Y，该第一区域X为该填充胶覆盖区113的一部分，该第一区域X位于该填充胶覆盖区113的角隅，该第一部124a位于该第一区域X，该第一区域X具有一第一面积，该阻焊层130覆盖该第二区域Y，且覆盖该第二区域Y上的该阻焊层130具有一第二面积，该第二面积不小于该第一面积。
请参阅图1及图3，较佳地，在本实施例中，一第五轴线L5连接该第一交点A与该第二交点B，该阻焊层130覆盖至该第五轴线L5，该第一交点A与该第三交点C之间具有一第一距离G1，该第二交点B与该第三交点C之间具有一第二距离G2，在本实施例中，该第一距离G1等于该第二距离G2，使该第二区域Y的该第二面积等于该第一区域X的该第一面积。
请参阅图6，为本发明的第二实施例，第二实施例与该第一实施例的差异在于该第一距离G1大于该第二距离G2，相同地，当该阻焊层130覆盖至该第五轴线L4，该第二区域Y的该第二面积等于该第一区域X的该第一面积。
请参阅图7，为本发明的第三实施例，第三实施例与该第一实施例的差异在于该第一距离G1小于该第二距离G2，相同地，当该阻焊层130覆盖至该第五轴线L4，该第二面积等于该第一面积。
请参阅图2、图4及图5，该芯片封装构造10的该芯片200具有多个凸块210，在一压合工艺中，将该芯片200设置于该芯片设置区112，并使各该凸块210连接该内接脚121，在该压合工艺后，将该填充胶300填充于该基板110与该芯片200之间，且该填充胶300覆盖该填充胶覆盖区113及该第一导线段122，当该电路板100包含有该加固板124时，该填充胶300覆盖被该阻焊层130显露的该加固板124的该第一部124a，且该填充胶300接触该阻焊层130，较佳地，该填充胶300覆盖位于该第二区域Y上的该阻焊层130，且覆盖位于该第二区域Y上的该阻焊层130的该填充胶300具有一第三面积，该第三面积不大于该第二区域Y的该第二面积。
本发明借由该阻焊层130的边界设计，降低填充于该芯片200与该电路板100之间的该填充胶300的胶量，且在降低该填充胶300的胶量的状态下，该填充胶300仍可覆盖被该阻焊层130显露的多个线路120，以避免被显露的该些线路120氧化。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板，其特征在于，包含：
基板，具有表面，该表面包含芯片设置区、填充胶覆盖区及线路设置区，该填充胶覆盖区位于该芯片设置区及该线路设置区之间，该芯片设置区至少具有第一边界及第二边界，该第二边界相邻该第一边界；
多个线路，设置于该表面，该线路具有内接脚、第一导线段及第二导线段，该第一导线段位于该内接脚与该第二导线段之间，该内接脚位于该芯片设置区，该第一导线段位于该填充胶覆盖区，该第二导线段位于该线路设置区；以及
阻焊层，覆盖该线路设置区及该些第二导线段，并显露出该芯片设置区、该填充胶覆盖区、该些内接脚及该些第一导线段，该阻焊层至少具有第三边界及第四边界，该第三边界相邻该第四边界，该第三边界对应该第一边界，该第四边界对应该第二边界，第一轴线沿着该第一边界延伸与该第四边界相交于第一交点，第二轴线沿着该第二边界延伸与该第三边界相交于第二交点，该第一轴线与该第二轴线相交于第三交点，第三轴线沿着该第三边界延伸，第四轴线沿着该第四边界延伸与该第三轴线相交于第四交点，以该第一交点、该第二交点及该第三交点间的连线定义第一区域，该第一区域为该填充胶覆盖区的一部分，该第一区域位于该填充胶覆盖区的角隅，该第一区域具有第一面积，以该第一交点、该第二交点及该第四交点间的连线定义第二区域，该阻焊层覆盖该第二区域，且覆盖该第二区域上的该阻焊层具有第二面积，该第二面积不小于该第一面积。
2.如权利要求1的电路板，其特征在于，其中该第二面积等于该第一面积。
3.如权利要求1或2的电路板，其特征在于，其中第五轴线连接该第一交点与该第二交点，该阻焊层覆盖至该第五轴线。
4.如权利要求1或2的电路板，其特征在于，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不小于该第二距离。
5.如权利要求1或2的电路板，其特征在于，其中该第一交点与该第三交点之间具有第一距离，该第二交点与该第三交点之间具有第二距离，该第一距离不大于该第二距离。
6.如权利要求1的电路板，其特征在于，其另包含至少一个加固板，该加固板包含第一部及第二部，该第一部位于该填充胶覆盖区的该第一区域，该第二部位于该线路设置区，且该阻焊层覆盖第二部。
7.一种芯片封装构造，其特征在于，包含：
如权利要求1至6中任一项的电路板；
芯片，设置于该芯片设置区，该芯片具有多个凸块，各该凸块连接该内接脚；以及
填充胶，填充于该基板与该芯片之间，且该填充胶覆盖该填充胶覆盖区及该第一导线段，该填充胶接触该阻焊层。
8.如权利要求7的芯片封装构造，其特征在于，其中该填充胶覆盖位于该第二区域上的该阻焊层，且覆盖位于该第二区域上的该阻焊层的该填充胶具有第三面积，该第三面积不大于该第二面积。
9.一种芯片封装构造，其特征在于，包含：
如权利要求1的电路板，且该电路板另包含至少一个加固板，该加固板包含第一部及第二部，该第一部位于该填充胶覆盖区的该第一区域，该第二部位于该线路设置区，且该阻焊层覆盖该第二部；
芯片，设置于该芯片设置区，该芯片具有多个凸块，各该凸块连接该内接脚；以及
填充胶，填充于该基板与该芯片之间，且该填充胶覆盖该填充胶覆盖区、该第一导线段及该加固板的该第一部，该填充胶接触该阻焊层。
10.如权利要求9的芯片封装构造，其特征在于，其中该填充胶覆盖位于该第二区域上的该阻焊层，且覆盖位于该第二区域上的该阻焊层的该填充胶具有第三面积，该第三面积不大于该第二面积。
CN202010120402.0A 2020-02-17 2020-02-26 芯片封装构造及其电路板 Active CN113271713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109105036 2020-02-17
TW109105036A TWI713166B (zh) 2020-02-17 2020-02-17 晶片封裝構造及其電路板

Publications (2)

Publication Number Publication Date
CN113271713A CN113271713A (zh) 2021-08-17
CN113271713B true CN113271713B (zh) 2022-03-04

Family

ID=74670010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010120402.0A Active CN113271713B (zh) 2020-02-17 2020-02-26 芯片封装构造及其电路板

Country Status (5)

Country Link
US (1) US10993319B1 (zh)
JP (1) JP6989662B2 (zh)
KR (1) KR102339274B1 (zh)
CN (1) CN113271713B (zh)
TW (1) TWI713166B (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Ｃｏｆ半導体装置の製造方法
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置
TWI273683B (en) * 2005-11-02 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package and substrate structure thereof
US8390115B2 (en) * 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100944274B1 (ko) * 2008-11-28 2010-02-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
JP5249178B2 (ja) * 2009-11-17 2013-07-31 シャープ株式会社 電子部品および表示モジュール
JP2011187642A (ja) * 2010-03-08 2011-09-22 Hitachi Cable Ltd プリント配線板およびその製造方法
JP2012049219A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 電子装置
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
CN103183925B (zh) * 2011-12-27 2017-09-08 日立化成工业株式会社 电子部件用液状树脂组合物及其制造方法、以及电子部件装置
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TWI567910B (zh) * 2015-05-19 2017-01-21 南茂科技股份有限公司 薄膜覆晶封裝體及薄膜封裝基板
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
JP3205910U (ja) * 2016-06-09 2016-08-18 ▲き▼邦科技股▲分▼有限公司 ファインピッチパッケージ

Also Published As

Publication number Publication date
TW202133352A (zh) 2021-09-01
JP2021129099A (ja) 2021-09-02
US10993319B1 (en) 2021-04-27
KR102339274B1 (ko) 2021-12-14
JP6989662B2 (ja) 2022-01-05
KR20210104527A (ko) 2021-08-25
TWI713166B (zh) 2020-12-11
CN113271713A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7075816B2 (en) Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US20140252613A1 (en) Semiconductor device
US20070228579A1 (en) Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size
US20150170980A1 (en) Semiconductor device
KR100379600B1 (ko) 듀얼 칩 패키지의 제조 방법
KR100400032B1 (ko) 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
CN113271713B (zh) 芯片封装构造及其电路板
US20070228564A1 (en) Flip chip bonded package applicable to fine pitch technology
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
KR20030095459A (ko) 칩 스택 패키지
JP2001267452A (ja) 半導体装置
KR20060136148A (ko) 플립 칩 패키지
KR20070000178A (ko) 플립 칩 패키지
JP3645701B2 (ja) 半導体装置
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100800148B1 (ko) Ｆｂｇａ 패키지
KR20240011565A (ko) 본딩 커버리지 향상을 위한 반도체 패키지 및 이의 제조 방법
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
CN103187386B (zh) 基板结构、封装结构及其制法
CN106856174A (zh) 半导体封装结构及其制作方法
KR20060075431A (ko) Ｆｂｇａ 패키지의 제조방법
JPH10135696A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant