JP5249178B2 - 電子部品および表示モジュール - Google Patents
電子部品および表示モジュール Download PDFInfo
- Publication number
- JP5249178B2 JP5249178B2 JP2009262337A JP2009262337A JP5249178B2 JP 5249178 B2 JP5249178 B2 JP 5249178B2 JP 2009262337 A JP2009262337 A JP 2009262337A JP 2009262337 A JP2009262337 A JP 2009262337A JP 5249178 B2 JP5249178 B2 JP 5249178B2
- Authority
- JP
- Japan
- Prior art keywords
- ppm
- film
- expansion coefficient
- polyimide film
- external output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
図1(a)は、本発明に係るCOFの構造を示す上面図であり、図1(b)は、同図(a)に示すCOFを、同図(a)の1A−1A線にて切断した断面を示す矢視断面図である。
本実施の形態では、TDに48mm程度の寸法を有している装置に、720個の外部出力端子が設けられたCOFを使用して、評価を実施した。なお、該COFは、MDに21mm程度の寸法を有しているものとする。
2 半導体チップ
3 ポリイミドフィルム(フィルム基材)
4a 出力側のアウターリード(外部出力端子)
4aおよび4b アウターリード(銅配線)
5aおよび5b インナーリード(銅配線)
6 金バンプ(内部出力端子)
7 ソルダーレジスト
8 アンダーフィル樹脂
9 アラインメントマーク
81 液晶表示パネル(ガラス基板)
82 ACF(ガラス基板に設けられた接続端子)
141 シード層(金属層)
142 銅
CHE 湿度膨張係数
CTE 熱膨張係数
DC 円盤カール
IX 累積寸法
OX 累積寸法
TD ポリイミドフィルム3の幅方向
MD ポリイミドフィルム3の機械搬送方向
ポリイミドフィルム3のCTE(TD) TD熱膨張係数
ポリイミドフィルム3のCTE(MD) MD熱膨張係数
ポリイミドフィルム3のCHE(TD) TD湿度膨張係数
ポリイミドフィルム3のCHE(MD) MD湿度膨張係数
ポリイミドフィルム3および銅配線 フィルム配線基板
Claims (13)
- 外部出力端子が設けられているフィルム基材を備えた電子部品であって、
上記フィルム基材が幅方向TDに膨張する度合を示すTD熱膨張係数、および、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD熱膨張係数のうち、少なくとも一方の熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっており、
上記フィルム基材には、上記外部出力端子が複数個設けられており、
各上記外部出力端子は、互いに異なる銅配線からなり、
各上記外部出力端子には、互いに異なる銅配線が接続されており、
複数本の上記銅配線は、いずれも上記フィルム基材に配置されており、
複数本の上記銅配線は、10μm以上、かつ、50μm以下のピッチを有しており、
上記フィルム基材と複数本の上記銅配線とからなるフィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、上記TD熱膨張係数よりも大きくなっており、
上記フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、−2ppm/℃を超え、かつ、4ppm/℃以下となっていることを特徴とする電子部品。 - 上記TD熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっており、
上記MD熱膨張係数は、12ppm/℃以上、かつ、18ppm/℃以下となっていることを特徴とする請求項1に記載の電子部品。 - 上記TD熱膨張係数は、−2ppm/℃以上、かつ、1ppm/℃以下となっていることを特徴とする請求項1または2に記載の電子部品。
- 上記フィルム基材が幅方向TDに膨張する度合を示すTD湿度膨張係数は、1ppm/%RH以上、かつ、5ppm/%RH以下となっており、
上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD湿度膨張係数は、6ppm/%RH以上、かつ、11ppm/%RH以下となっていることを特徴とする請求項1〜3のいずれか1項に記載の電子部品。 - 上記TD湿度膨張係数は、3.2ppm/%RH以下となっていることを特徴とする請求項4に記載の電子部品。
- 上記フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、上記TD湿度膨張係数よりも小さくなっており、
上記フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、0.4ppm/%RH以上、かつ、4.4ppm/%RH以下となっていることを特徴とする請求項4に記載の電子部品。 - 上記フィルム基材が幅方向TDに伸びる度合を示すTD引っ張り伸び率は、15%以上、かつ、25%以下となっていることを特徴とする請求項1〜6のいずれか1項に記載の電子部品。
- 上記フィルム基材の吸水率は、1.7%未満となっていることを特徴とする請求項1〜7のいずれか1項に記載の電子部品。
- 上記フィルム基材の吸水率は、0.8%以上、かつ、1.4%以下となっていることを特徴とする請求項8に記載の電子部品。
- 上記フィルム基材には、上記外部出力端子が、720個以上、かつ、2000個以下設けられており、
各上記外部出力端子は、10μm以上、かつ、50μm以下のピッチを有していることを特徴とする請求項1〜9のいずれか1項に記載の電子部品。 - 複数個の上記外部出力端子は、上記フィルム基材の幅方向TDに沿って配置されていることを特徴とする請求項10に記載の電子部品。
- 半導体チップが実装されており、
上記半導体チップは、電子部品内部で、上記フィルム基材の外部出力端子と接続している内部出力端子を備えることを特徴とする請求項1〜11のいずれか1項に記載の電子部品。 - 請求項1〜12のいずれか1項に記載の電子部品にガラス基板が実装されており、該ガラス基板に設けられた接続端子と、該電子部品のフィルム基材に設けられた外部出力端子と、が接合されていることを特徴とする表示モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262337A JP5249178B2 (ja) | 2009-11-17 | 2009-11-17 | 電子部品および表示モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262337A JP5249178B2 (ja) | 2009-11-17 | 2009-11-17 | 電子部品および表示モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108849A JP2011108849A (ja) | 2011-06-02 |
JP5249178B2 true JP5249178B2 (ja) | 2013-07-31 |
Family
ID=44232015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009262337A Active JP5249178B2 (ja) | 2009-11-17 | 2009-11-17 | 電子部品および表示モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5249178B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI713166B (zh) * | 2020-02-17 | 2020-12-11 | 頎邦科技股份有限公司 | 晶片封裝構造及其電路板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10298286A (ja) * | 1997-02-25 | 1998-11-10 | Du Pont Toray Co Ltd | ブロック成分を有する共重合ポリイミドフィルム、その製造方法およびそれを基材とした金属配線回路板 |
JP3645511B2 (ja) * | 2001-10-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4810985B2 (ja) * | 2005-11-14 | 2011-11-09 | 東洋紡績株式会社 | 金属被覆ポリイミドフィルム |
US8017715B2 (en) * | 2007-02-05 | 2011-09-13 | Teijin Limited | Polyester, and composition and film comprising the same |
JP4900032B2 (ja) * | 2007-05-15 | 2012-03-21 | 東洋紡績株式会社 | ポリイミドフィルムの製造方法 |
JP2009013245A (ja) * | 2007-07-03 | 2009-01-22 | Toyobo Co Ltd | ポリイミドフィルム |
KR101054433B1 (ko) * | 2007-12-27 | 2011-08-04 | 엘지전자 주식회사 | 연성 필름 및 그를 포함하는 표시장치 |
-
2009
- 2009-11-17 JP JP2009262337A patent/JP5249178B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011108849A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101698720B1 (ko) | 플렉시블 기판에 대한 휨 제어 | |
JP5521547B2 (ja) | 半導体装置及びその製造方法 | |
WO2016190424A1 (ja) | 異方導電性フィルム及び接続構造体 | |
JPWO2009038169A1 (ja) | 半導体装置及びその製造方法 | |
US20080032453A1 (en) | Method of manufacturing a semiconductor device | |
KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
JP5249178B2 (ja) | 電子部品および表示モジュール | |
TW497238B (en) | Semiconductor device | |
KR101858783B1 (ko) | 접속 구조체의 제조 방법 | |
US7743491B2 (en) | Mounting method of passive component | |
JP2008244311A (ja) | 半導体パッケージ基板及び半導体装置 | |
Frisk et al. | The effects of chip and substrate thickness on the reliability of ACA bonded flip chip joints | |
TW201403766A (zh) | 基板結構、封裝件及其製法 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
US20180358320A1 (en) | Electronic device, electronic device manufacturing method, and electronic apparatus | |
JP2008140941A (ja) | 実装構造 | |
Pun et al. | Miniaturization of system in package for wearable devices using copper pillar solder flip chip interconnects | |
JP2012220651A (ja) | 表示パネルモジュール組立装置 | |
JP5120304B2 (ja) | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 | |
JP2010109244A (ja) | モジュール及びその製造方法 | |
JPH11293132A (ja) | 電子装置に用いる絶縁材料、それを用いた半導体装置、及びその半導体装置の製造方法 | |
Matsuda et al. | Recent progress toward anisotropic conductive films in flat panel display and semiconductor packaging applications | |
JP4184838B2 (ja) | 半導体装置の製造方法および電子機器の製造方法 | |
JP2006179811A (ja) | 半導体素子の実装方法およびその実装装置 | |
KR20100096496A (ko) | 향상된 유연성과 강성을 갖는 폴리이미드 필름과 연성 동박적층판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5249178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |