JP2008244311A - 半導体パッケージ基板及び半導体装置 - Google Patents
半導体パッケージ基板及び半導体装置 Download PDFInfo
- Publication number
- JP2008244311A JP2008244311A JP2007085246A JP2007085246A JP2008244311A JP 2008244311 A JP2008244311 A JP 2008244311A JP 2007085246 A JP2007085246 A JP 2007085246A JP 2007085246 A JP2007085246 A JP 2007085246A JP 2008244311 A JP2008244311 A JP 2008244311A
- Authority
- JP
- Japan
- Prior art keywords
- circuit conductor
- package substrate
- insulating layer
- semiconductor package
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及び半導体装置を提供する。
【解決手段】半導体パッケージ基板1は、半導体素子と電気的に接続する第1の回路導体層2と、外部部品と電気的に接続するための接続端子を有する第2の回路導体層3と、第1及び第2の回路導体層2、3の間に設けられた絶縁層5と、絶縁層5を貫通し、第1の回路導体層2と第2の回路導体層3とを電気的に接続するビア6とを備え、絶縁層5が2層構造を有し、第2の回路導体層3側に設けられた第2の絶縁層5bのヤング率が、第1の回路導体層2側に設けられた第1の絶縁層5aのヤング率よりも小さい。
【選択図】図1
【解決手段】半導体パッケージ基板1は、半導体素子と電気的に接続する第1の回路導体層2と、外部部品と電気的に接続するための接続端子を有する第2の回路導体層3と、第1及び第2の回路導体層2、3の間に設けられた絶縁層5と、絶縁層5を貫通し、第1の回路導体層2と第2の回路導体層3とを電気的に接続するビア6とを備え、絶縁層5が2層構造を有し、第2の回路導体層3側に設けられた第2の絶縁層5bのヤング率が、第1の回路導体層2側に設けられた第1の絶縁層5aのヤング率よりも小さい。
【選択図】図1
Description
本発明は、半導体パッケージ基板及び半導体装置に関し、特に、半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及びそれを使用した半導体装置に関する。
半導体パッケージを構成する半導体パッケージ基板として、絶縁層と、この絶縁層を挟んで設けられた2層の回路導体層とを有する2メタル回路基板が実用化されている。この2メタル回路基板は、絶縁層の片面に設けられた第1の回路導体層が、半導体チップに電気的に接続され、絶縁層の他の面に設けられた第2の回路導体層が、外部実装部材に電気的に接続される。そして、第1の回路導体層と第2の回路導体層とは、絶縁層を貫通する接続ビアによって電気的に接続される。
上記構成の2メタル回路基板においては、第2の回路導体層に設けられた接続端子が、半田ボールを介して、外部実装部材であるマザーボード等と半田接合される。これにより、半導体チップは、2メタル回路基板を介して、実装部材であるマザーボードに電気的に接続され、実装されることになる。
(特開2001−156121)
しかしながら、上記のような構成の2メタル回路基板においては、半導体チップとマザーボードとの線膨張係数の差が大きいことから、使用時の熱によって、両者の線膨張係数の差に起因する熱歪みが生じ、半田接合部において半田クラックや断線不良が発生するという問題がある。特に、近年、半導体パッケージの薄型化に対する要求が強く、半導体パッケージの構成部材である2メタル回路基板も薄くなる傾向にあることから、半導体チップとマザーボードの線膨張係数の差に起因する熱歪みを吸収し難くなってきており、半田接合部において半田クラックや断線不良が発生しやすい。このため、半田接合部に加わる応力を緩和できる構造が求められている。
本発明の目的は、半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及び半導体装置を提供することにある。
上記の課題を解決するための本発明の第1の態様は、半導体素子と電気的に接続する第1の回路導体層と、外部部品と電気的に接続するための接続端子を有する第2の回路導体層と、前記第1及び第2の回路導体層の間に設けられた絶縁層と、前記絶縁層を貫通し、前記第1の回路導体層と前記第2の回路導体層とを電気的に接続するビアとを備えた半導体パッケージ基板であって、前記絶縁層が2層構造を有し、前記第2の回路導体層側に設けられた第2の絶縁層のヤング率が、前記第1の回路導体層側に設けられた第1の絶縁層のヤング率よりも小さいことを特徴とする半導体パッケージ基板である。
本発明の第2の態様は、前記第1の態様に係る半導体パッケージ基板において、前記第2の絶縁層のヤング率が50MPa以下であることを特徴とする。
本発明の第3の態様は、前記第1又は第2の態様に係る半導体パッケージ基板において、前記第1の絶縁層が、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂からなることを特徴とする。
本発明の第4の態様は、前記第3の態様に係る半導体パッケージ基板において、前記エンジニアリングプラスチック樹脂は、ポリフェニレンエーテル、ポリカーボネート、ポリアセタール、又はポリブチレンテレフタレートであり、スーパーエンジニアリングプラスチック樹脂は、ポリサルホン、ポリエーテルサルホン、ポリフェニレンサルファイド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルニトリル、又は液晶ポリマーであることを特徴とする。
本発明の第5の態様は、前記第1から第4のいずれかの態様に係る半導体パッケージ基板において、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂からなることを特徴とする。
本発明の第6の態様は、前記第1から第5の態様のいずれかに係る半導体パッケージ基板において、前記第1の回路導体の前記第1の絶縁層と反対側に設けられた接着層をさらに有することを特徴とする。
本発明の第7の態様は、前記第1から第6の態様のいずれかに係る半導体パッケージ基板と、前記半導体パッケージ基板の前記第1の回路導体層と電気的に接続した半導体素子とを有することを特徴とする半導体装置である。
本発明の第8の態様は、前記第7の態様に係る半導体装置において、前記半導体素子の外部接続用金属パッドに形成された金属バンプと、前記半導体パッケージ基板の前記第1の回路導体層に形成された金属バンプとの接続により、半導体素子がフリップチップ接続されたことを特徴とする。
本発明によれば、第1及び第2の回路導体層の間に介在する絶縁層が2層構造を有し、且つ、外部部品に近い側の第2の絶縁層のヤング率が、半導体素子に近い側の第1の絶縁層のヤング率よりも小さいので、使用時の半導体素子と外部部品の線膨張係数の差に起因する熱歪みを、比較的柔らかい第2の絶縁層が撓むことによって吸収することができる。したがって、第2の回路導体層に形成された接続端子と外部部品との接合部である半田接合部に加わる応力を緩和することができ、実装信頼性を向上させることが可能になる。しかも、第1の絶縁層については、第2の絶縁層よりもヤング率が高く、一定以上の硬さが確保されているので、第1の絶縁層によって、半導体パッケージ基板の構造を保持することができる。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の半導体パッケージ基板の一実施形態を示す断面図である。
図1は、本発明の半導体パッケージ基板の一実施形態を示す断面図である。
半導体パッケージ基板1は、半導体チップと電気的に接続する第1の回路導体層2と、外部部品と電気的に接続するための接続端子部4を有する第2の回路導体層3と、第1の回路導体層2と第2の回路導体層3との間に設けられた絶縁層5と、絶縁層5を貫通し、第1の回路導体層2と第2の回路導体層3とを電気的に接続するビア6とを備えている。なお、図中符号7は、半導体チップと接続するための金属バンプを示し、符号8は、ソルダーレジストを示す。
絶縁層5は、第1の回路導体層2側に設けられた第1の絶縁層5aと、第2の回路導体層3側に設けられた第2の絶縁層5bとからなる2層構造であり、第2の絶縁層5bは、第1の絶縁層よりも小さいヤング率を有する。これにより、使用時の半導体素子と外部部品の線膨張係数の差に起因する熱歪みを、比較的柔らかい第2の絶縁層5bが撓むことによって吸収することができ、第2の回路導体層3に形成された接続端子部4と図示しない外部部品との接合部である半田接合部に加わる応力を緩和することができる。また、第1の絶縁層5aは、第2の絶縁層5bよりもヤング率が高く、一定以上の硬さが確保されているので、第1の絶縁層によって、半導体パッケージ基板の構造を保持することができる。
第2の絶縁層5bのヤング率としては、50MPa以下が好ましい。このような範囲のヤング率を有することで、上記のように、使用時の半導体素子と外部部品の線膨張率の差に起因する熱歪みを吸収することが可能となる。
第2の絶縁層5bを構成する材料としては、エポキシ樹脂、アクリル樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂を用いることができる。
第2の絶縁層5bの厚さは、特に制限はないが、応力緩和の効果を大きく発現するには10μm以上が望ましい。
第2の絶縁層5bの厚さは、特に制限はないが、応力緩和の効果を大きく発現するには10μm以上が望ましい。
第1の絶縁層5aのヤング率は特に限定されないが、第1の絶縁層5aが半導体パッケージ基板1の構造を保持可能な硬さを有するように設定すればよい。
第1の絶縁層5aを構成する材料としては、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂を用いることができる。
前記エンジニアリングプラスチック樹脂としては、ポリフェニレンエーテル(PPE)、ポリカーボネート(PC)、ポリアセタール(POM)、又はポリブチレンテレフタレート(PBT)等が挙げられる。
また、前記スーパーエンジニアリングプラスチック樹脂としては、ポリサルホン(PSF)、ポリエーテルサルホン(PES)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、ポリエーテルイミド(PEI)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルニトリル(PEN)、又は液晶ポリマー等を挙げることができる。
前記エンジニアリングプラスチック樹脂としては、ポリフェニレンエーテル(PPE)、ポリカーボネート(PC)、ポリアセタール(POM)、又はポリブチレンテレフタレート(PBT)等が挙げられる。
また、前記スーパーエンジニアリングプラスチック樹脂としては、ポリサルホン(PSF)、ポリエーテルサルホン(PES)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、ポリエーテルイミド(PEI)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルニトリル(PEN)、又は液晶ポリマー等を挙げることができる。
第1の絶縁層5aの厚さは、特に制限はないが絶縁性の点を鑑みると10μm以上(5bの層と合わせて20μm以上)が望ましい。
前記第1の回路導体層を構成する材料としては、一般的にCuが用いられることが多いが、電気信号を伝える性能を有していれば特に制限はなく、Al、Ni、Au、Ag、Sn、Fe、ステンレス等の金属及び合金を単層または積層したものを使用しても問題はない。
また、第1の回路導体層の厚さは特に制限はないが、例えば4.5〜35μmの範囲に設定される。
また、第1の回路導体層の厚さは特に制限はないが、例えば4.5〜35μmの範囲に設定される。
前記第2の回路導体層を構成する材料としては、第1の回路導体層と同様に一般的にCuが用いられることが多いが、電気信号を伝える性能を有していれば特に制限はなく、Al、Ni、Au、Ag、Sn、Fe、ステンレス等の金属及び合金を単層また、例えばNiCr層などのバリアメタル層、Cuシード層、及びCuメッキ層の積層構造であってもよい。
また、第2の回路導体層の厚さは特に制限はないが、例えば4.5〜35μmの範囲に設定される。
また、第2の回路導体層の厚さは特に制限はないが、例えば4.5〜35μmの範囲に設定される。
次に、図2を参照して、本発明の半導体パッケージ基板の製造方法の一例について説明する。
図2は、本発明の半導体パッケージの製造工程を示す断面図である。
図2は、本発明の半導体パッケージの製造工程を示す断面図である。
まず、図2(a)に示すように、第1の絶縁層5aの片面に、第1の回路導体層2を形成する。
次に、図2(b)に示すように、第1の絶縁層5aの、第1の回路導体層2が形成された面とは反対の面に、硬化後のヤング率が第1の絶縁層5aよりも小さくなる樹脂積層し、加熱硬化して、第2の絶縁層5bを形成する。
次に、図2(c)に示すように、第1の絶縁層5a及び第2の絶縁層5bを貫通し、第1の回路導体層2と第2の回路導体層3とを電気的に接続するためのビアを形成するための孔20を形成する。
次に、図2(d)に示すように、第2の絶縁層5bの表面及び孔20内部に、第2の回路導体層3を形成する。
次に、図2(e)に示すように、第1の回路導体層2上の所定の位置に、半導体チップとの接続用の、例えばSnAgからなるビア7を形成する。その後、図2(f)に示すように、第1の回路導体層2及び第2の回路導体層3を、フォトリソグラフィー技術とエッチングプロセスを用いてパターニングする。
以上のような工程により、本実施形態の半導体パッケージ基板が形成される。
次に、図3を用いて、本発明の半導体パッケージ基板を用いた半導体装置について説明する。
図3は、本発明の半導体装置の製造工程を示す断面図である。
図3は、本発明の半導体装置の製造工程を示す断面図である。
まず、図3(a)に示すように、半導体パッケージ基板の第2の回路導体層3表面の、外部部品と電気的に接続するための接続端子部4となる領域の除いた部分に、ソルダーレジスト8を形成する。
次に、図3(b)に示すように、第1の回路導体層2上に、半導体チップを接着するための絶縁性樹脂からなる接着層30を形成する。
次に、図3(c)に示すように、例えばAuからなるスタッドバンプ41が形成された半導体チップ40を、接着層30に押圧し、半導体パッケージ基板に接着固定する。このとき、第1の回路導体層2に形成されたバンプ7と、半導体チップ側のスタッドバンプ41とが接合(フリップチップ接合)することにより、半導体チップ40と第1の回路導体層2とが電気的に接続される。
以上のような工程により、本実施形態の半導体装置が得られる。
半導体装置は、その後、図3(d)に示すように、半導体パッケージ基板の接続端子部4上に形成された半田ボール42を介して、マザーボードに接続され、実装される。
半導体装置は、その後、図3(d)に示すように、半導体パッケージ基板の接続端子部4上に形成された半田ボール42を介して、マザーボードに接続され、実装される。
本実施形態によれば、上述したように、比較的ヤング率の高い第1の絶縁層5aで半導体パッケージ基板の構造を保持しつつ、比較的ヤング率の高い第2の絶縁層5bで使用時の半導体チップ40とマザーボードの線膨張係数の差に起因する熱歪みを吸収することができるので、実装信頼性を向上させることができる。
図4に、絶縁層2のヤング率と、半導体装置とマザーボードとを接続する半田ボール部に掛かる最大歪みとの関係を、シミュレーションにより求めた結果を示す。シミュレーション結果からも明らかなように、絶縁層2のヤング率が50MPa以下であると半田ボールの歪み量が著しく低減し、信頼性に大きな効果があることがわかる。
次に、本発明の効果を確認した実験結果について説明する。
(実施例1)
硬化後のヤング率が1660MPaである新日鉄化学社製ポリイミドフィルムSPB−A(第1の絶縁層)の片面に、直接、古河サーキットフォイル社製F2-WS電解Cu箔層(第1の回路導体層)を形成した2層CCL(Copper Clad Laminate)材料を準備した。ポリイミドフィルムの厚さは35μmであり、Cu層の厚さは12μmである。
次に、ポリイミドフィルムの他面に、硬化後のヤング率が15MPaであるフィルム状のエポキシ樹脂層(第2の絶縁層:ソニーケミカル&インフォメーションデバイス社製D3430)22μmをラミネートした。エポキシ樹脂層を150℃で60分加熱硬化した後、炭酸ガスレーザーを用いて所定の位置にブラインドホールを形成し、過マンガン酸系の薬剤を用いてブラインドホール底部のスミアを除去した。
次に、スパッタリング法により、20nmのNiCr層及び20nmのCuシード層を順次形成した後、電解Cuメッキにて厚み12μmのCu層を形成した(積層構造である第2の回路導体層)。その後、両面のCu層に一般的なフォトリソグラフィー技術とエッチングプロセスを用いて回路パターンを形成し、実施例1の半導体パッケージ基板を得た。
(実施例1)
硬化後のヤング率が1660MPaである新日鉄化学社製ポリイミドフィルムSPB−A(第1の絶縁層)の片面に、直接、古河サーキットフォイル社製F2-WS電解Cu箔層(第1の回路導体層)を形成した2層CCL(Copper Clad Laminate)材料を準備した。ポリイミドフィルムの厚さは35μmであり、Cu層の厚さは12μmである。
次に、ポリイミドフィルムの他面に、硬化後のヤング率が15MPaであるフィルム状のエポキシ樹脂層(第2の絶縁層:ソニーケミカル&インフォメーションデバイス社製D3430)22μmをラミネートした。エポキシ樹脂層を150℃で60分加熱硬化した後、炭酸ガスレーザーを用いて所定の位置にブラインドホールを形成し、過マンガン酸系の薬剤を用いてブラインドホール底部のスミアを除去した。
次に、スパッタリング法により、20nmのNiCr層及び20nmのCuシード層を順次形成した後、電解Cuメッキにて厚み12μmのCu層を形成した(積層構造である第2の回路導体層)。その後、両面のCu層に一般的なフォトリソグラフィー技術とエッチングプロセスを用いて回路パターンを形成し、実施例1の半導体パッケージ基板を得た。
(実施例2)
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が50MPaであるフィルム状エポキシ樹脂層(第2の絶縁層:日立化成ポリマー製ハイボン10−808)25μmをラミネートしたこと以外は実施例1と同様にして、実施例2の半導体パッケージ基板を得た。
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が50MPaであるフィルム状エポキシ樹脂層(第2の絶縁層:日立化成ポリマー製ハイボン10−808)25μmをラミネートしたこと以外は実施例1と同様にして、実施例2の半導体パッケージ基板を得た。
(比較例1)
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が500MPaであるフィルム状エポキシ樹脂層(第2の絶縁層:日東電工社製B−EL10)25μmをラミネートしたこと以外は実施例1と同様にして、比較例1の半導体パッケージ基板を得た。
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が500MPaであるフィルム状エポキシ樹脂層(第2の絶縁層:日東電工社製B−EL10)25μmをラミネートしたこと以外は実施例1と同様にして、比較例1の半導体パッケージ基板を得た。
(比較例2)
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が100MPaであるフィルム状に作成したシリコン系ゴムで変性したエポキシ樹脂層25μmをラミネートしたこと以外は実施例1と同様にして、比較例2の半導体パッケージ基板を得た。
実施例1のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が100MPaであるフィルム状に作成したシリコン系ゴムで変性したエポキシ樹脂層25μmをラミネートしたこと以外は実施例1と同様にして、比較例2の半導体パッケージ基板を得た。
実施例1、2及び比較例1、2で作成した半導体パッケージ基板に、半導体チップを接着するための接着層を形成した後、Auからなるスタッドバンプが形成された半導体チップ40を、接着層に押圧して、半導体パッケージ基板に接着固定するとともに、半導体パッケージ基板側のバンプと、半導体チップ側のスタッドバンプ41とを接合した。更に、各半導体パッケージ基板の接続端子部上に半田ボール形成し、この半田ボールを介して、マザーボードに接続させることでデイジーチェーン回路を形成して、実施例1、2及び比較例1、2について、それぞれ試験用サンプルを得た。
以上にようにして作製された試験サンプル(各サンプル数N=22)を用いて、−40℃〜+125℃(各7分保持)、サイクル数1000の条件で、温度サイクル試験を行った。そして、温度サイクル試験において、デイジーチェーン回路の抵抗値から、半導体パッケージ基板A〜Cの各回路導体層の破断の有無をモニターした。結果を表1に示す。
1:半導体パッケージ基板
2:第1の回路導体層
3:第2の回路導体層
4:接続端子部
5:絶縁層
5a:第1の絶縁層
5b:第2の絶縁層
6:ビア
7:金属バンプ
8:ソルダーレジスト
20:ビア形成用孔
30:接着層
40:半導体チップ
41:スタッドバンプ
42:半田ボール
2:第1の回路導体層
3:第2の回路導体層
4:接続端子部
5:絶縁層
5a:第1の絶縁層
5b:第2の絶縁層
6:ビア
7:金属バンプ
8:ソルダーレジスト
20:ビア形成用孔
30:接着層
40:半導体チップ
41:スタッドバンプ
42:半田ボール
Claims (8)
- 半導体素子と電気的に接続する第1の回路導体層と、
外部部品と電気的に接続するための接続端子を有する第2の回路導体層と、
前記第1及び第2の回路導体層の間に設けられた絶縁層と、
前記絶縁層を貫通し、前記第1の回路導体層と前記第2の回路導体層とを電気的に接続するビアと
を備えた半導体パッケージ基板であって、
前記絶縁層が2層構造を有し、
前記第2の回路導体層側に設けられた第2の絶縁層のヤング率が、前記第1の回路導体層側に設けられた第1の絶縁層のヤング率よりも小さいことを特徴とする半導体パッケージ基板。 - 前記第2の絶縁層のヤング率が50MPa以下であることを特徴とする請求項1に記載の半導体パッケージ基板。
- 前記第1の絶縁層が、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂からなることを特徴とする請求項1又は請求項2に記載の半導体パッケージ基板。
- 前記エンジニアリングプラスチック樹脂は、ポリフェニレンエーテル、ポリカーボネート、ポリアセタール、又はポリブチレンテレフタレートであり、スーパーエンジニアリングプラスチック樹脂は、ポリサルホン、ポリエーテルサルホン、ポリフェニレンサルファイド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルニトリル、又は液晶ポリマーであることを特徴とする請求項3に記載の半導体パッケージ基板。
- 前記第2の絶縁層が、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される1種以上の樹脂からなることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体パッケージ基板。
- 前記第1の回路導体の前記第1の絶縁層と反対側に設けられた接着層をさらに有することを特徴とする請求項1から5のいずれか1項に記載の半導体パッケージ基板。
- 請求項1から6のいずれかに記載の半導体パッケージ基板と、
前記半導体パッケージ基板の前記第1の回路導体層と電気的に接続した半導体素子と
を有することを特徴とする半導体装置。 - 前記半導体素子の外部接続用金属パッドに形成された金属バンプと、前記半導体パッケージ基板の前記第1の回路導体層に形成された金属バンプとの接続により、半導体素子がフリップチップ接続されたことを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085246A JP2008244311A (ja) | 2007-03-28 | 2007-03-28 | 半導体パッケージ基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085246A JP2008244311A (ja) | 2007-03-28 | 2007-03-28 | 半導体パッケージ基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244311A true JP2008244311A (ja) | 2008-10-09 |
Family
ID=39915248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007085246A Pending JP2008244311A (ja) | 2007-03-28 | 2007-03-28 | 半導体パッケージ基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008244311A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012018952A (ja) * | 2010-07-06 | 2012-01-26 | Furukawa Electric Co Ltd:The | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 |
JP2013080807A (ja) * | 2011-10-03 | 2013-05-02 | Ibiden Co Ltd | 電子部品実装基板、発光装置、及び照明装置 |
WO2015055449A1 (de) * | 2013-10-18 | 2015-04-23 | Robert Bosch Gmbh | Schichtverbund zum aufnehmen zumindest eines elektronischen bauelements, verfahren zum herstellen eines solchen schichtverbunds und elektronisches modul |
US9161438B2 (en) | 2010-03-31 | 2015-10-13 | Taiyo Yuden Co., Ltd. | Stress buffer layer and method for producing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004356569A (ja) * | 2003-05-30 | 2004-12-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
JP2005175510A (ja) * | 2000-10-18 | 2005-06-30 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2005322947A (ja) * | 2005-08-01 | 2005-11-17 | Toshiba Corp | 半導体装置、その製造方法、実装装置及び実装方法 |
JP2005340355A (ja) * | 2004-05-25 | 2005-12-08 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2007
- 2007-03-28 JP JP2007085246A patent/JP2008244311A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175510A (ja) * | 2000-10-18 | 2005-06-30 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004356569A (ja) * | 2003-05-30 | 2004-12-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
JP2005340355A (ja) * | 2004-05-25 | 2005-12-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2005322947A (ja) * | 2005-08-01 | 2005-11-17 | Toshiba Corp | 半導体装置、その製造方法、実装装置及び実装方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9161438B2 (en) | 2010-03-31 | 2015-10-13 | Taiyo Yuden Co., Ltd. | Stress buffer layer and method for producing same |
JP2012018952A (ja) * | 2010-07-06 | 2012-01-26 | Furukawa Electric Co Ltd:The | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 |
JP2013080807A (ja) * | 2011-10-03 | 2013-05-02 | Ibiden Co Ltd | 電子部品実装基板、発光装置、及び照明装置 |
WO2015055449A1 (de) * | 2013-10-18 | 2015-04-23 | Robert Bosch Gmbh | Schichtverbund zum aufnehmen zumindest eines elektronischen bauelements, verfahren zum herstellen eines solchen schichtverbunds und elektronisches modul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4108643B2 (ja) | 配線基板及びそれを用いた半導体パッケージ | |
US8362364B2 (en) | Wiring board assembly and manufacturing method thereof | |
JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
KR101174056B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007026654A (ja) | ヘッドジンバルアセンブリとフレキシブルプリント回路とのボンディング構造 | |
JPWO2006100909A1 (ja) | 半導体装置及びその製造方法 | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
TWI447882B (zh) | 包括混合框架面板的互連構造 | |
JP2008244311A (ja) | 半導体パッケージ基板及び半導体装置 | |
US9426887B2 (en) | Wiring board and electronic device using the same | |
JP2002076576A (ja) | 配線パターン形成方法およびその方法に用いられる原版 | |
WO2013061500A1 (ja) | フレキシブル配線基板およびその製造方法 | |
JP2010141126A (ja) | 半導体装置の製造方法 | |
JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4844294B2 (ja) | 複合配線基板 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP2002151549A (ja) | 異方導電性フィルム | |
JP4812686B2 (ja) | 回路基板とその製造方法及び半導体装置 | |
JP2003229509A (ja) | 多層プリント配線板 | |
TWI420989B (zh) | 印刷電路板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A977 | Report on retrieval |
Effective date: 20100406 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120518 |
|
A02 | Decision of refusal |
Effective date: 20121214 Free format text: JAPANESE INTERMEDIATE CODE: A02 |