JP2004179647A - 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 - Google Patents
配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2004179647A JP2004179647A JP2003382418A JP2003382418A JP2004179647A JP 2004179647 A JP2004179647 A JP 2004179647A JP 2003382418 A JP2003382418 A JP 2003382418A JP 2003382418 A JP2003382418 A JP 2003382418A JP 2004179647 A JP2004179647 A JP 2004179647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- temperature
- base insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000010410 layer Substances 0.000 claims description 285
- 239000000758 substrate Substances 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 70
- 239000004840 adhesive resin Substances 0.000 claims description 58
- 229920006223 adhesive resin Polymers 0.000 claims description 58
- 229910000679 solder Inorganic materials 0.000 claims description 51
- 229920005989 resin Polymers 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 38
- 230000001681 protective effect Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 13
- 229920001721 polyimide Polymers 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 11
- 239000004760 aramid Substances 0.000 claims description 11
- 229920003235 aromatic polyamide Polymers 0.000 claims description 11
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 8
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract 4
- 239000004020 conductor Substances 0.000 description 54
- 238000005530 etching Methods 0.000 description 47
- 239000000463 material Substances 0.000 description 39
- 230000004888 barrier function Effects 0.000 description 33
- 230000008646 thermal stress Effects 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 17
- 238000000465 moulding Methods 0.000 description 15
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 230000035882 stress Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000001151 other effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000003351 stiffener Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000000879 optical micrograph Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229920006259 thermoplastic polyimide Polymers 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- -1 for example Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920001342 Bakelite® Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000004637 bakelite Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229920006105 Aramica® Polymers 0.000 description 1
- 229920000544 Gore-Tex Polymers 0.000 description 1
- 229920001646 UPILEX Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 配線基板13において、基体絶縁膜7を設ける。基体絶縁膜7の膜厚は3乃至100μmとし、温度が23℃のときの破壊強度を80MPa以上とし、温度が150℃のときの弾性率を2.3GPa以上とする。また、温度が−65℃のときの破断強度をa(MPa)、温度が150℃のときの破断強度をb(MPa)とするとき、比(a/b)の値を2.5以下とし、温度が−65℃のときの弾性率をc(GPa)とし、温度が150℃のときの弾性率をd(GPa)とするとき、破壊強度a及びb並びに弾性率c及びdが下記数式を満たすようにする。
【選択図】 図1
Description
基体絶縁膜の膜厚が3μm未満であると、配線基板に必要とされる機械的特性が確保できない。一方、基体絶縁膜の膜厚が100μmを超えると、レーザ加工によるヴィアホールの加工性が著しく低下し、微細なヴィアホールを形成できなくなる。従って、基体絶縁膜の膜厚は3乃至100μmとする。
基体絶縁膜の破断強度が80MPa未満であると、配線基板に必要とされる機械的特性が確保できない。従って、温度が23℃のときの基体絶縁膜の破断強度は80MPa以上とする。
前記比(a/b)の値が4.5を超えると、基体絶縁膜の温度が上昇して高温(150℃)になったときの破断強度の低下が著しくなる。このため、低温(−65℃)及び常温(23℃)において、基体絶縁膜が十分な強度を有していたとしても、低温時と高温時での強度の変動が大きくなり、搭載した半導体デバイスから繰返し印加される熱応力に耐えられず、基体絶縁膜にクラックが発生する可能性が高くなる。従って、比(a/b)の値は4.5以下とする。より好ましくは2.5以下である。一方、比(a/b)の値の下限値については特に限定されないが、上限値(4.5)の逆数である0.22以上であれば、クラックの発生を抑えることができると考えられる。但し、現時点では比(a/b)の値が1.0未満になる樹脂材料は存在しておらず、実験での確認はできていない。
図3は、横軸に基体絶縁膜の伸率をとり、縦軸に基体絶縁膜に印加する応力をとって、基体絶縁膜の応力−歪曲線を示すグラフ図である。図3に示す線51は温度が−65℃のときの基体絶縁膜の応力−歪曲線を示しており、破断強度はaである。また、線51における伸率及び応力が0である部分の傾きは弾性率を示しており、その値はcである。図3に示す線52乃至54は、温度が150℃のときの基体絶縁膜の応力−歪曲線を示しており、いずれも破断強度はbである。そして、線52は温度が150℃のときの弾性率dがcに等しい場合を示し、線53は温度が150℃のときの弾性率dが(c/2)に等しい場合を示し、線54は温度が150℃のときの弾性率dが(c/3)に等しい場合を示す。
前記弾性率を2.3GPa以上とすることにより、高温における基体絶縁膜の剛性が確保され、基体絶縁膜が、基体絶縁膜に加わる応力に対して過剰に変形することを防止できるため、配線基板に取り付けた半田ボールが破損することを防止できる。従って、温度が150℃のときの基体絶縁膜の弾性率は2.3GPa以上であることが好ましい。
下層配線の下面と基体絶縁膜の下面との間の距離が0.5μm未満であると、バンプの位置ずれを防止する効果が十分に得られない。一方、前記距離が10μmを超えると、配線基板に半導体デバイスを搭載する際に、基体絶縁膜と半導体デバイスとの間のギャップが小さくなる。このため、半導体デバイスを搭載した後にこのギャップにアンダーフィル樹脂を充填してアンダーフィルを設ける場合には、このギャップにアンダーフィル樹脂を流し込むことが困難になる。従って、前記距離は0.5乃至10μmであることが好ましい。
絶縁層の膜厚が1μm以上であれば、仮に接着樹脂層においてクラックが発生しても、絶縁層においてこのクラックの進行を停止させることができる。一方、絶縁層の膜厚が1μm未満であると、このクラックの進行を停止させる効果が不十分となり、配線基板に必要とされる機械的特性が確保できない。従って、絶縁層の膜厚は1μm以上とする。
基体絶縁膜の合計の膜厚が100μmを超えると、レーザ加工によるヴィアホールの加工性が著しく低下し、微細なヴィアホールを形成できなくなる。従って、基体絶縁膜の膜厚は100μm以下とする。
2;レジスト
3;導体配線層
4;エッチング容易層
5;エッチングバリア層
6;配線本体
7;基体絶縁膜
7a;凹部
8;絶縁層
9;接着樹脂層
10;ヴィアホール
11;上層配線
12;ソルダーレジスト
13、13a;配線基板
14、14a;バンプ
15、15a;半導体デバイス
16;アンダーフィル
17;モールディング
18;半田ボール
19;半導体パッケージ
21;配線基板
22;中間配線
23;最終絶縁膜
24;ヴィアホール
25;半導体パッケージ
31;配線基板
32;中間配線
33;中間絶縁膜
34;ヴィアホール
35;半導体パッケージ
41;保護膜
42;エッチング部
43;配線基板
51乃至53;応力−歪曲線
55、59;配線基板
56、60;LSI
57;モールディング
58;半田ボール
61;アラミドフィルム
62;エポキシフィルム
63、64、65;クラック
66;アンダーフィル
67;スティフナ
68;放熱シート
69;ヒートシンク
71;貫通スルーホール
72;導体配線
73;ベースコア基板
74;ヴィアホール
75;層間絶縁膜
76;導体配線
81;導体配線
82;プリプレグ
83;スルーホール
84;導体ペースト
85;プリント基板
86;ランドパターン
91;支持板
92;導体配線
93;層間絶縁膜
94;ヴィアホール
95;導体配線
96;支持体
97;配線基板
S51乃至S53;応力−歪曲線の積分値
Claims (44)
- ヴィアホールが形成された基体絶縁膜と、この基体絶縁膜の下面に形成され前記ヴィアホールに接続された下層配線と、前記基体絶縁膜上に形成され前記ヴィアホールを介して前記下層配線に接続された上層配線と、を有し、前記基体絶縁膜は、膜厚が3乃至100μmであり、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が4.5以下であることを特徴とする配線基板。
- 前記基体絶縁膜において、温度が−65℃のときの弾性率をcとし、温度が150℃のときの弾性率をdとするとき、比(c/d)の値が4.7以下であることを特徴とする請求項1に記載の配線基板。
- 前記比(a/b)の値が2.5以下であることを特徴とする請求項1又は2に記載の配線基板。
- 前記基体絶縁膜において、温度が150℃のときの弾性率が2.3GPa以上であることを特徴とする請求項1乃至4のいずれか1項に記載の配線基板。
- ヴィアホールが形成され膜厚が3乃至100μmである基体絶縁膜と、この基体絶縁膜の下面に形成され前記ヴィアホールに接続された下層配線と、前記基体絶縁膜上に形成され前記ヴィアホールを介して前記下層配線に接続された上層配線と、を有し、前記基体絶縁膜は、支持基板に接着する接着樹脂層と、この接着樹脂層上に形成され、膜厚が1μm以上であり、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が2.5以下である絶縁層と、を有することを特徴とする配線基板。
- 前記基体絶縁膜が、前記絶縁層上に形成された他の接着樹脂層を有することを特徴とする請求項6に記載の配線基板。
- 前記基体絶縁膜と前記上層配線との間に配置された1又は複数層の配線構造層を有し、前記配線構造層は、前記ヴィアホールを介して前記下層配線に接続された中間配線と、この中間配線を覆うように形成されこの中間配線と前記上層配線とを相互に接続する他のヴィアホールが形成された中間絶縁膜と、を有することを特徴とする請求項1乃至7のいずれか1項に記載の配線基板。
- 前記中間絶縁膜のうち、少なくとも最上層に配置された中間絶縁膜は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa1、温度が150℃のときの破断強度をb1とするとき、比(a1/b1)の値が4.5以下であることを特徴とする請求項8に記載の配線基板。
- ヴィアホールが形成された基体絶縁膜と、この基体絶縁膜の下面に形成され前記ヴィアホールに接続された下層配線と、前記基体絶縁膜上に形成され前記ヴィアホールを介して前記下層配線に接続された上層配線と、前記基体絶縁膜と前記上層配線との間に配置された1又は複数層の配線構造層と、を有し、前記配線構造層は、前記ヴィアホールを介して前記下層配線に接続された中間配線と、この中間配線を覆うように形成されこの中間配線と前記上層配線とを相互に接続する他のヴィアホールが形成された中間絶縁膜と、を有し、前記基体絶縁膜は膜厚が3乃至100μmであり、前記中間絶縁膜のうち、少なくとも最上層に配置された中間絶縁膜は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa1、温度が150℃のときの破断強度をb1とするとき、比(a1/b1)の値が4.5以下であることを特徴とする配線基板。
- 前記中間絶縁膜のうち全ての中間絶縁膜が、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa1、温度が150℃のときの破断強度をb1とするとき、比(a1/b1)の値が4.5以下であることを特徴とする請求項8乃至10のいずれか1項に記載の配線基板。
- 前記比(a1/b1)の値が4.5以下である中間絶縁膜において、温度が−65℃のときの弾性率をc1とし、温度が150℃のときの弾性率をd1とするとき、比(c1/d1)の値が4.7以下であることを特徴とする請求項9乃至11のいずれか1項に記載の配線基板。
- 前記比(a1/b1)の値が2.5以下であることを特徴とする請求項9乃至12のいずれか1項に記載の配線基板。
- 前記比(a1/b1)の値が4.5以下である中間絶縁膜において、温度が150℃のときの弾性率が2.3GPa以上であることを特徴とする請求項9乃至14のいずれか1項に記載の配線基板。
- 前記基体絶縁膜の下面には凹部が形成されており、前記下層配線は前記凹部に埋め込まれていることを特徴とする請求項1乃至15のいずれか1項に記載の配線基板。
- 前記下層配線の下面は、前記基体絶縁膜の下面よりも0.5乃至10μm上方に位置していることを特徴とする請求項16に記載の配線基板。
- 前記基体絶縁膜の下面と前記下層配線の下面とが、同一平面をなしていることを特徴とする請求項1乃至15のいずれか1項に記載の配線基板。
- 前記基体絶縁膜の下方に形成され、前記下層配線の一部を覆うと共に残部を露出させる保護膜を有することを特徴とする請求項18に記載の配線基板。
- 前記上層配線の一部を覆い、残部を露出させるソルダーレジスト層を有することを特徴とする請求項1乃至19のいずれか1項に記載の配線基板。
- 請求項1乃至20のいずれか1項に記載の配線基板と、この配線基板に搭載された半導体デバイスと、を有することを特徴とする半導体パッケージ。
- 配線基板に使用される基体絶縁膜において、支持基板に接着する接着樹脂層と、この接着樹脂層上に形成され、膜厚が1μm以上であり、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が2.5以下である絶縁層と、を有し、全体の膜厚が3乃至100μmであることを特徴とする基体絶縁膜。
- 前記絶縁層における温度が23℃のときの破断強度が100MPa以上であることを特徴とする請求項22に記載の基体絶縁膜。
- 前記絶縁層において、温度が150℃のときの弾性率が2.3GPa以上であることを特徴とする請求項22乃至24のいずれか1項に記載の基体絶縁膜。
- 前記絶縁層が、ポリイミド、アラミド及び液晶ポリマーからなる群から選択された1種以上の樹脂からなることを特徴とする請求項22乃至25のいずれか1項に記載の基体絶縁膜。
- 支持基板上に下層配線を形成する工程と、この下層配線を覆うように膜厚が3乃至100μmである基体絶縁膜を形成する工程と、この基体絶縁膜における前記下層配線の直上域の一部にヴィアホールを形成する工程と、前記基体絶縁膜上に前記ヴィアホールを介して前記下層配線と接続されるように上層配線を形成する工程と、前記支持基板の少なくとも一部を除去する工程と、を有し、前記基体絶縁膜を形成する工程は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が4.5以下である絶縁材料を前記支持基板に被着させる工程を有することを特徴とする配線基板の製造方法。
- 前記基体絶縁膜において、温度が−65℃のときの弾性率をcとし、温度が150℃のときの弾性率をdとするとき、比(c/d)の値を4.7以下とすることを特徴とする請求項27に記載の配線基板の製造方法。
- 前記(a/b)の値を2.5以下とすることを特徴とする請求項27又は28に記載の配線基板の製造方法。
- 前記基体絶縁膜において、温度が150℃のときの弾性率を2.3GPa以上とすることを特徴とする請求項27乃至30のいずれか1項に記載の配線基板の製造方法。
- 支持基板上に下層配線を形成する工程と、この下層配線を覆うように膜厚が3乃至100μmの基体絶縁膜を形成する工程と、この基体絶縁膜における前記下層配線の直上域の一部にヴィアホールを形成する工程と、前記基体絶縁膜上に前記ヴィアホールを介して前記下層配線と接続されるように上層配線を形成する工程と、前記支持基板の少なくとも一部を除去する工程と、を有し、前記基体絶縁膜を形成する工程は、前記支持基板に接着する接着樹脂層を形成する工程と、この接着樹脂層上に膜厚が1μm以上の絶縁層を形成する工程と、を有し、前記絶縁層を形成する工程は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が2.5以下である絶縁材料を前記接着樹脂層に被着させる工程を有することを特徴とする配線基板の製造方法。
- 前記基体絶縁膜を形成する工程は、前記絶縁層上に他の接着樹脂層を形成する工程を有することを特徴とする請求項32に記載の配線基板の製造方法。
- 前記ヴィアホールを形成する工程と前記上層配線を形成する工程との間に、1又は複数層の配線構造層を形成する工程を有し、各前記配線構造層を形成する工程において、前記ヴィアホールを介して前記下層配線に接続されるように中間配線を形成する工程と、この中間配線を覆うように中間絶縁膜を形成する工程と、この中間絶縁膜における前記中間配線の直上域の一部にヴィアホールを形成する工程と、を有することを特徴とする請求項27乃至33のいずれか1項に記載の配線基板の製造方法。
- 前記中間絶縁膜のうち、少なくとも最後に形成される中間絶縁膜は、温度が23℃のときの破断強度を80MPa以上とし、温度が−65℃のときの破断強度をa1、温度が150℃のときの破断強度をb1とするとき、比(a1/b1)の値を4.5以下とすることを特徴とする請求項34に記載の配線基板の製造方法。
- 支持基板上に下層配線を形成する工程と、この下層配線を覆うように膜厚が3乃至100μmの基体絶縁膜を形成する工程と、この基体絶縁膜における前記下層配線の直上域の一部にヴィアホールを形成する工程と、前記基体絶縁膜上に1又は複数層の配線構造層を形成する工程と、この配線構造層上に前記ヴィアホールを介して前記下層配線と接続されるように上層配線を形成する工程と、前記支持基板の少なくとも一部を除去する工程と、を有し、前記配線構造層を形成する工程は、前記ヴィアホールを介して前記下層配線に接続されるように中間配線を形成する工程と、この中間配線を覆うように中間絶縁膜を形成する工程と、この中間絶縁膜における前記中間配線の直上域の一部にヴィアホールを形成する工程と、を有し、前記中間絶縁膜のうち、少なくとも最後に形成される中間絶縁膜を形成する工程は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が4.5以下である絶縁材料を前記基体絶縁膜又はより下層の他の中間絶縁膜に被着させる工程を有することを特徴とする配線基板の製造方法。
- 前記中間絶縁膜のうち全ての中間絶縁膜を形成する工程は、温度が23℃のときの破断強度が80MPa以上であり、温度が−65℃のときの破断強度をa、温度が150℃のときの破断強度をbとするとき、比(a/b)の値が4.5以下である絶縁膜を前記基体絶縁膜又はより下層の中間絶縁膜に被着させる工程を有することを特徴とする請求項34乃至36のいずれか1項に記載の配線基板の製造方法。
- 前記比(a1/b1)の値が4.5以下である中間絶縁膜において、温度が−65℃のときの弾性率をc1とし、温度が150℃のときの弾性率をd1とするとき、比(c1/d1)の値を4.7以下とすることを特徴とする請求項35乃至37のいずれか1項に記載の配線基板の製造方法。
- 前記比(a1/b1)の値を2.5以下とすることを特徴とする請求項35乃至38のいずれか1項に記載の配線基板の製造方法。
- 前記比(a1/b1)の値を4.5以下とした中間絶縁膜において、温度が150℃のときの弾性率を2.3GPa以上とすることを特徴とする請求項35乃至40のいずれか1項に記載の配線基板。
- 前記支持基板上に下層配線を形成する工程の前に、前記支持基板上に膜厚が0.5乃至10μmのエッチング容易層を形成する工程を有し、前記支持基板の少なくとも一部を除去する工程の後に、前記エッチング容易層を除去する工程を有することを特徴とする請求項27乃至41のいずれか1項に記載の配線基板の製造方法。
- 前記支持基板上に下層配線を形成する工程の前に、保護層を形成する工程を有し、前記支持基板の少なくとも一部を除去する工程の後に、前記保護層を選択的に除去して前記下層配線の少なくとも一部を露出させる工程を有することを特徴とする請求項27乃至41のいずれか1項に記載の配線基板の製造方法。
- 前記上層配線を形成する工程の後に、前記上層配線の一部を覆い、残部を露出させるソルダーレジスト層を形成する工程を有することを特徴とする請求項27乃至43のいずれか1項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382418A JP3841079B2 (ja) | 2002-11-12 | 2003-11-12 | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328704 | 2002-11-12 | ||
JP2003382418A JP3841079B2 (ja) | 2002-11-12 | 2003-11-12 | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005106039A Division JP4457943B2 (ja) | 2002-11-12 | 2005-04-01 | 配線基板、及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179647A true JP2004179647A (ja) | 2004-06-24 |
JP3841079B2 JP3841079B2 (ja) | 2006-11-01 |
Family
ID=32716166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382418A Expired - Lifetime JP3841079B2 (ja) | 2002-11-12 | 2003-11-12 | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3841079B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268810A (ja) * | 2002-11-12 | 2005-09-29 | Nec Corp | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
WO2009088000A1 (ja) * | 2008-01-09 | 2009-07-16 | Nec Corporation | 配線基板、半導体装置及びそれらの製造方法 |
US7649749B2 (en) | 2006-07-14 | 2010-01-19 | Nec Electronics Corporation | Wiring substrate, semiconductor device, and method of manufacturing the same |
US7745736B2 (en) | 2005-02-07 | 2010-06-29 | Nec Electronics Corporation | Interconnecting substrate and semiconductor device |
JP2011159999A (ja) * | 2011-05-09 | 2011-08-18 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
JP2011211211A (ja) * | 2011-05-11 | 2011-10-20 | Nec Corp | 配線基板、半導体装置及びその製造方法 |
JP2012033974A (ja) * | 2005-06-17 | 2012-02-16 | Nec Corp | 配線基板及び半導体パッケージ |
CN107958875A (zh) * | 2016-10-17 | 2018-04-24 | 拉碧斯半导体株式会社 | 半导体装置以及布线基板的设计方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284147B2 (ja) * | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板 |
-
2003
- 2003-11-12 JP JP2003382418A patent/JP3841079B2/ja not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268810A (ja) * | 2002-11-12 | 2005-09-29 | Nec Corp | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 |
US7745736B2 (en) | 2005-02-07 | 2010-06-29 | Nec Electronics Corporation | Interconnecting substrate and semiconductor device |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
JP2012033973A (ja) * | 2005-06-17 | 2012-02-16 | Nec Corp | 配線基板及び半導体パッケージ |
JP2012033974A (ja) * | 2005-06-17 | 2012-02-16 | Nec Corp | 配線基板及び半導体パッケージ |
US7649749B2 (en) | 2006-07-14 | 2010-01-19 | Nec Electronics Corporation | Wiring substrate, semiconductor device, and method of manufacturing the same |
US7701726B2 (en) | 2006-07-14 | 2010-04-20 | Nec Electronics Corporation | Method of manufacturing a wiring substrate and semiconductor device |
WO2009088000A1 (ja) * | 2008-01-09 | 2009-07-16 | Nec Corporation | 配線基板、半導体装置及びそれらの製造方法 |
US8552570B2 (en) | 2008-01-09 | 2013-10-08 | Renesas Electronics Corporation | Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device |
JP5392847B2 (ja) * | 2008-01-09 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 配線基板、半導体装置及びそれらの製造方法 |
JP2011159999A (ja) * | 2011-05-09 | 2011-08-18 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
JP2011211211A (ja) * | 2011-05-11 | 2011-10-20 | Nec Corp | 配線基板、半導体装置及びその製造方法 |
CN107958875A (zh) * | 2016-10-17 | 2018-04-24 | 拉碧斯半导体株式会社 | 半导体装置以及布线基板的设计方法 |
CN107958875B (zh) * | 2016-10-17 | 2023-12-05 | 拉碧斯半导体株式会社 | 半导体装置以及布线基板的设计方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3841079B2 (ja) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4108643B2 (ja) | 配線基板及びそれを用いた半導体パッケージ | |
JP4361826B2 (ja) | 半導体装置 | |
US7838779B2 (en) | Wiring board, method for manufacturing same, and semiconductor package | |
JP4538373B2 (ja) | コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4689375B2 (ja) | 積層基板および該積層基板を有する電子機器 | |
JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
US11895780B2 (en) | Manufacturing method of package structure | |
US20040089470A1 (en) | Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate | |
JP3841079B2 (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
JPWO2003056889A1 (ja) | 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法 | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
JP4457943B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP2006013367A (ja) | 回路装置およびその製造方法 | |
CN109273426B (zh) | 封装结构及其制造方法 | |
TW200910558A (en) | Method for manufacturing substrate embedded with chip | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
US20200068721A1 (en) | Package structure and manufacturing method thereof | |
JP2004207266A (ja) | 接続基板の製造方法、および多層配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3841079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |