TWI420989B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI420989B
TWI420989B TW99125284A TW99125284A TWI420989B TW I420989 B TWI420989 B TW I420989B TW 99125284 A TW99125284 A TW 99125284A TW 99125284 A TW99125284 A TW 99125284A TW I420989 B TWI420989 B TW I420989B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrical component
metal layer
printed circuit
Prior art date
Application number
TW99125284A
Other languages
English (en)
Other versions
TW201206266A (en
Inventor
Jae Bong Choi
Min Seok Lee
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Priority to TW99125284A priority Critical patent/TWI420989B/zh
Publication of TW201206266A publication Critical patent/TW201206266A/zh
Application granted granted Critical
Publication of TWI420989B publication Critical patent/TWI420989B/zh

Links

Description

印刷電路板及其製造方法
本發明係關於一種印刷電路板及其製造方法。
近來由於對迷你化、組裝化且小尺寸的印刷電路板需求增加,因此對於內含電氣元件,例如主動元件或被動元件的嵌入式印刷電路板(embedded PCB)的需求亦同時增加。
在此種嵌入式印刷電路板,安置一電氣元件是很重要的,使電氣元件不會暴露於外部。在此情況下可使電氣元件免於受到外在環境的損害,因此改善印刷電路板的可靠性。
但是如果嵌入式印刷電路板設計讓電氣元件不暴露在外,則該嵌入式印刷電路板的厚度將增加,且線路設計的自由度也將受到限制。
本發明提供一厚度薄但線路設計自由度不會受限的印刷電路板及其製造方法。
本發明提供一可靠性高的印刷電路板及其製造方法。
根據本發明一實施例,一印刷電路板包括一電氣元件;圍繞該電氣元件頂部表面、底部表面和側表面的一絕緣層;在絕緣層上的線路圖案(circuit pattern);及將該電氣元件電性連接至線路圖案的凸塊(bump),其中配置在該電氣元件之底部表面之下的該絕緣層曝露於外部。
根據本發明一實施例,一種印刷電路板的製造方法包括準備一第一金屬層;在該第一金屬層形成一凸塊;將一電氣元件與該凸塊黏合(bonding);形成一絕緣層以圍繞第一金屬層頂部表面及電氣元件的頂部表面、底部表面和側表面,而且在絕緣層形成第三金屬層;以及藉由選擇性移除第一和第三金屬層而形成一電路圖案。
本發明一實施例提供一種厚度薄且不限制線路設計自由度的印刷電路板及其製造方法。
本發明一實施例提供一種可靠性高的印刷電路板及其製造方法。
必須說明在實施例的說明中,當指明一層(或膜)、區域、圖案、或是一架構是在另一個基板、一層(或膜)、區域、墊狀物、或佈線「之上」或「之下」,則其可以是「直接」或「間接」在這另一個基板、一層(或膜)、區域、墊狀物、或佈線上,或者可能呈現一個以上的中間層。再者,每一層是在「之上」或「之下」依據圖形而決定。
為求方便、清晰,圖形所示每一層的厚度與大小,可能被誇大、省略或是以示意圖繪製。另外,圖中零件大小並不完全反映實際的大小。
以下請參閱附圖10描述根據本發明一實施例的印刷電路板。
參閱圖10,根據本發明一實施例,一印刷電路板包括一電氣元件40;一絕緣層50,其中包括第一和第二絕緣層51、52層圍繞該電氣元件40頂部表面、底部表面和側表面;在絕緣層50形成一第一線路圖案91,及將該電氣元件40電性連接至第一線路圖案91的一凸塊30,其中配置在該電氣元件40之底部表面之下的該絕緣層50曝露於外部。
另可使用單一材料形成圍繞電氣元件40頂部表面、底部表面和側表面的絕緣層50。
第一線路圖案91具有一第一表面與絕緣層50接觸,而線路圖案91的第一表面可與絕緣層50和凸塊30兩者接觸。
此外,可在絕緣層50形成一互連層(interconnection layer)60。
而氧化層形成可在第一線路圖案91與絕緣層50接觸的接觸表面。
以此方式,絕緣層50圍繞電氣元件40的頂部表面、底部表面和側表面,電氣元件40可因此容易安置在印刷電路板,且 不需形成一額外保護層即可保護電氣元件40免與外在環境接觸。
以下將根據本發明實施例描述一種印刷電路板及其製造方法,並請參閱圖1至14。
參閱圖1,準備一載體20,在載體20形成一黏著層21,在黏著層21形成一第二金屬層21,及在第二金屬層12形成一第一金屬層11。
第一金屬層11可與第二金屬層12黏合至第一金屬層11可輕易與第二金屬層12分開的程度。
第一金屬層11可有3至20微米(μm)的厚度。
可使用相同材料或不同材料形成第一金屬層11和第二金屬層12。舉例而言,第一金屬層11和第二金屬層12可包括至少銅(Cu)、錫(Sn)、鋁(Al)、鎳(Ni)、金(Au)或銀(Ag)的一種。
載體20包可括一金屬或樹脂以支撐第一金屬層11和第二金屬層12。
黏著層21可包括黏著材料,例如預浸材料(prepreg)、環氧樹脂(epoxy resin)或酚醛樹脂(phenol resin)。
參閱圖2,載體20、黏著層21以及第一和第二金屬層11、12彼此壓合。
參閱圖3,第一金屬層11形成一光阻圖案25。
在隨後步驟中使用光阻圖案25形成凸塊30。可藉由一照像過程(photography process)對應凸塊30而形成光阻圖案25。
參閱圖4以光阻圖案25作為光罩(mask)形成凸塊30。
藉由一電鍍製程,例如無電解電鍍法(electroless plating process)和電鍍法(electro plating process),形成凸塊30。
凸塊30有10至30微米範圍的均勻厚度。凸塊30的厚度可根據應用而有所不同。因為凸塊30有均勻的厚度,可以預防電氣元件歪斜的與凸塊30黏合,因此可防止電氣元件受損。
凸塊30可包括一金屬。例如,凸塊30可包括銅、錫、金、銀、鎳或其合金中的一種。
此外,凸塊30可包括第一和第二層。第一層可包括與第二層不同的材料。例如,第一層可包括至少鎳、銅、或錫中的一種,第二層則可包括至少金、銀、或鎳中的一種。
舉例而言,凸塊30可用金加以電鍍。
如果凸塊30包括一特定金屬,例如金,表面黏著技術(SMT)設備可偵測到凸塊30。因此可使用SMT設備將電氣元件與凸塊30黏合。
參閱圖5,在凸塊30形成一黏著材料35,以將該電氣元件與凸塊30黏合。舉例而言,黏著材料35包括焊球(solder ball),導電膠或非導電膠。
藉由氧化處理,在第一金屬層11形成一氧化層(未顯示)。
在黏著材料35包括焊球的情況中,當電氣元件與凸塊30黏合時,氧化層防止焊球滲漏。亦即,由於氧化層的表面特性而防止該焊球滲漏。
因為焊球不滲漏,可防止電氣元件和線路圖案之間後續形成的短路,印刷電路板的可靠性因此獲得改善。
同時,在凸塊30和第一金屬層11之間形成一光罩層(未顯示),以處理焊球的滲漏(leakage)。
參閱圖6電氣元件40黏合至凸塊30。
電氣元件40可包括一主動元件,例如一矽晶片,或是一被動元件,例如一電阻器,電感器或電容器。
如上所述,在電氣元件40和凸塊30之間形成黏著材料35,以牢牢固定電氣元件40。
由於電氣元件40與凸塊30黏合,在電氣元件40與第一金屬層11間可形成一空隙45。
空隙45的大小對應凸塊30的厚度。例如,空隙45的大小約為10微米至30微米。
以下將描述本發明第一和第二實施例在電氣元件40和第一金屬層11進行的後續步驟。
<第一實施例>
以下將詳述本發明第一實施例,並參閱圖7至10。
參閱圖7在如圖6示的第一金屬層11形成第一絕緣層51,以圍繞電氣元件40,及在第一絕緣層51形成互連層60。之後,在互連層60和電氣元件40形成第二絕緣層52,及在第二絕緣層52形成第三金屬層70。
第一絕緣層51、互連層60和第二絕緣層52可個別具有一多層的構造。
此外,準備第一和第二絕緣層51、52在一半固化(B-stage)狀態。
互連層60可包括一第三絕緣層62、在第三絕緣層62雙面形成的第三線路圖案61、和一導電孔63,用來電性互連在第三絕緣層62雙面皆形成的第三路線圖案61。
第一至第三絕緣層51、52和62皆可使用相同材料形成。例如,可使用樹脂材料,如環氧樹脂或酚醛樹脂,形成第一至第三絕緣層51、52和62。此外,可使用預浸材料、聚醯亞胺(polyimide)薄膜,或是氟化氫銨(ABF)薄膜形成第一至第三絕緣層51、52和62。
第三金屬層70可包括至少銅、錫、鋁、鎳、金或銀的一種。
參閱圖8將第一絕緣層51、互連層60、第二絕緣層52和第三金屬層70壓合至第一金屬層11和電氣元件40。
如此一來,包含第一和第二絕緣層51、52的絕緣層50可 圍繞第一金屬層11的頂部表面,以及電氣元件40的頂部表面、底部表面和側表面。此外,在絕緣層50形成互連層60以圍繞電氣元件40的側表面。
特別是由於凸塊30,而在壓合過程中、電氣元件40和第一金屬層11之間形成的空隙45將被第一絕緣層51填滿,以參照號碼55標示,因此可在電氣元件40底部表面形成第一絕緣層51。
由於第一絕緣層51是在電氣元件40底部表面形成,電氣元件40並未曝露在外,因此電氣元件40可免於外在環境的損害。此外,不需額外形成一保護層,第一絕緣層51即可保護電氣元件40,印刷電路板因此可有較薄的厚度。
因為可在凸塊30形成黏著材料35,因此在電氣元件40底部表面形成的第一絕緣層51可有一厚度等同於或大於凸塊30的厚度。
參閱圖9,如果在互連層60與第一金屬層11之間或在互連層60和第三金屬層70需要電性連接,則可形成一第二導電孔80。
在此時可移除載體20、黏著層21和第二金屬層12。如上所述,第一金屬層11與第二金屬層黏合至第一金屬層11可容易與第二金屬層12分開的程度,因此可容易移除載體20、黏著層21和第二金屬層12。
一旦移除載體20、黏著層21和第二金屬層12,可輕易形成第二導電孔80或線路圖案,線路設計的自由度可因此改善。
為形成第二導電孔80,藉由雷射鑽孔步驟穿過第一絕緣層51和第一金屬層11,或第二絕緣層52和第三金屬層70,而形成一貫孔(via hole)(未顯示)並對該貫孔進行電鍍。
參閱圖10,選擇性移除第一和第三金屬層11、70,以形成第一和第二線路圖案91、92。
為形成第一和第二線路圖案91、92,在第一和第三金屬層11、70形成一光阻圖案(未顯示),之後利用此光阻圖案為光罩,對第一和第三金屬層11、70進行蝕刻。
之後在第一和第二線路圖案91、92、根據印刷電路板的線路設計,形成一焊罩(solder mask)和一焊球,以將該印刷電路板與其它電路、元件或是基板連接。
<第二實施例>
以下將詳述本發明第二實施例,並請參閱圖11至14。
參閱圖11,在如圖6所示的第一金屬層11和電氣元件40形成一絕緣層100,且在絕緣層100形成第三金屬層110。
絕緣層100可包括在第一金屬層11形成的第一絕緣層101用以圍繞電氣元件40,及在第一絕緣層101和電氣元件40形成的第二絕緣層102。
第一和第二絕緣層101、102可個別具有一多層構造。
此外,準備第一絕緣層100其以半固化(B-stage)狀態形成。
可使用樹脂材料,如環氧樹脂或酚醛樹脂,形成絕緣層100。此外,可使用預浸材料、聚醯亞胺薄膜,或是氟化氫銨薄膜形成絕緣層100。
第三金屬層110可係選自由銅、錫、鋁、鎳、金及銀所組成之群組。
參閱圖12,絕緣層100和第三金屬層110壓合至第一金屬層11和電氣元件40。
如此一來,絕緣層100圍繞第一金屬層11頂部表面以及電氣元件40的頂部表面、底部表面和側表面。
特別是由於凸塊30而在壓合過程中、電氣元件40和第一金屬層11之間形成的空隙45將被第一絕緣層101填滿,以參照號碼56標示,因此可在電氣元件40底部表面形成絕緣層100。
由於絕緣層100是在電氣元件40底部表面形成,電氣元件40並未曝露在外,因此電氣元件40可免於外在環境的損害。此外,不需額外形成一保護層,絕緣層100即可保護電氣元件40,印刷電路板因此可有較薄的厚度。
因為可在凸塊30形成黏著材料35,因此在電氣元件40底部表面形成的絕緣層100可有一厚度等同於或大於凸塊30的厚 度。
參閱圖13,如果在第一和第三金屬層11、110之間需要電性連接,則可形成一導電孔120。
在此時可移除載體20、黏著層21和第二金屬層12。如上所述,第一金屬層11與第二金屬層黏合至第一金屬層11可容易與第二金屬層12分開的程度,因此可容易移除載體20、黏著層21和第二金屬層12。
一旦移除載體20、黏著層21和第二金屬層12,可輕易形成導電孔120或線路圖案,線路設計的自由度可因此改善。
為形成導電孔120,可藉由雷射鑽孔步驟穿過絕緣層100和第一金屬層11和第三金屬層110而形成一貫孔(未顯示),並對該貫孔進行電鍍。
參閱圖14,選擇性移除第一和第三金屬層11、110,以形成第一和第二線路圖案131、132。
為形成第一和第二線路圖案131、132,在第一和第三金屬層11、110形成一光阻圖案(未顯示),之後利用此光阻圖案為光罩,對第一和第三金屬層11、110進行蝕刻。
之後在第一和第二線路圖案131、132、根據印刷電路板的線路設計,形成一焊罩和一焊球,以將該印刷電路板與其它電路、元件或是基板連接。
以上雖然已描述了示範本發明的實施例,但必須了解這些 示範實施例不應限制目前的發明,而且在以下本發明所申請專利的精神與範圍內、可以藉由慣例熟練的技術進行各種各樣的變化和改動。
本發明係可應用至一種印刷電路板及製造該印刷電路板的方法。
11‧‧‧第一金屬層
12‧‧‧第二金屬層
20‧‧‧載體
21‧‧‧黏著層
25‧‧‧光阻圖案
30‧‧‧凸塊
35‧‧‧黏著材料
40‧‧‧電氣元件
45‧‧‧空隙
50‧‧‧絕緣層
51‧‧‧第一絕緣層
52‧‧‧第二絕緣層
55‧‧‧被第一絕緣層填滿的空隙
56‧‧‧被第一絕緣層填滿的空隙
60‧‧‧互連層
61‧‧‧第三線路圖案
62‧‧‧第三絕緣層
63‧‧‧導電孔
70‧‧‧第三金屬層
80‧‧‧第二導電孔
91‧‧‧第一線路圖案
92‧‧‧第二線路圖案
100‧‧‧絕緣層
101‧‧‧第一絕緣層
102‧‧‧第二絕緣層
110‧‧‧第三金屬層
120‧‧‧導電孔
131‧‧‧第一線路圖案
132‧‧‧第二線路圖案
圖1至14為根據本發明實施例的印刷電路板以及該印刷電路板製造方法的剖視圖。
30...凸塊
40...電氣元件
50...絕緣層
51...第一絕緣層
52...第二絕緣層
55...被第一絕緣層填滿的空隙
60...互連層
80...第二導電孔
91...第一線路圖案
92...第二線路圖案

Claims (13)

  1. 一印刷電路板,包含:一電氣元件;一絕緣層圍繞該電氣元件之一頂部表面、一底部表面和多個側表面;一線路圖案在該絕緣層;以及一凸塊將該電氣元件電性連接至該線路圖案,其中配置在該電氣元件之該底部表面之下的該絕緣層曝露於外部。
  2. 如申請專利範圍第1項之印刷電路板,其中藉由使用單一材料形成該絕緣層圍繞該電氣元件之該頂部表面、該底部表面和該些側表面。
  3. 如申請專利範圍第1項所述之印刷電路板,更包含一互連層形成在該絕緣層。
  4. 如申請專利範圍第1項所述之印刷電路板,其中該凸塊具有10微米至30微米的厚度。
  5. 如申請專利範圍第1項所述之印刷電路板,其中該凸塊包括至少銅、錫、金、銀、或鎳的其中一種,而且具有一第一層和一第二層,其中該第一層包括至少鎳、銅或錫中的其中一種,該第二層則包括至少金、銀、鎳中的其中一種,而且該第一層包含的材料不同於該第二層所包含的材料。
  6. 如申請專利範圍第1項所述之印刷電路板,其中一氧化層形成在該線路圖案與該絕緣層接觸的一接觸面。
  7. 一種印刷電路板的製造方法,包含:準備一第一金屬層;形成一凸塊在該第一金屬層;黏合一電氣元件至該凸塊;形成一絕緣層以圍繞該第一金屬層的一頂部表面和該電氣元件的一頂部表面、一底部表面和多個側表面,且形成一第三金屬層在該絕緣層;以及藉由選擇性移除該第一金屬層和該第三金屬層而形成一線路圖案,其中配置在該電氣元件之該底部表面之下的該絕緣層曝露於外部。
  8. 如申請專利範圍第7項所述之製造方法,其中使用單一材料形成該絕緣層圍繞該電氣元件的該頂部表面、該底部表面和該些側表面。
  9. 如申請專利範圍第7項所述之製造方法,其中一互連層在該絕緣層形成。
  10. 如申請專利範圍第7項所述之製造方法,更包含在該第一金屬層形成該凸塊後,藉由將該第一金屬層的表面氧化而形成一氧化層。
  11. 如申請專利範圍第7項所述之製造方法,其中該凸塊具有10微米至30微米的厚度。
  12. 如申請專利範圍第7項所述之製造方法,其中該凸塊包括至少銅、錫、金、或銀中的其中一種,且具有一第一層和一第二層,其中該第一層包括至少鎳、銅或錫中的其中一種,該第二層則包括至少金、銀、鎳中的其中一種,而且該第一層包含的材料不同於該第二層所包含的材料。
  13. 如申請專利範圍第7項所述之製造方法,其中藉由壓合一半固化(B-stage)狀態絕緣層,該絕緣層因此填滿該第一金屬層和該電氣元件之間。
TW99125284A 2010-07-30 2010-07-30 印刷電路板及其製造方法 TWI420989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99125284A TWI420989B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99125284A TWI420989B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201206266A TW201206266A (en) 2012-02-01
TWI420989B true TWI420989B (zh) 2013-12-21

Family

ID=46761891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99125284A TWI420989B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Country Status (1)

Country Link
TW (1) TWI420989B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219883B (zh) * 2013-05-29 2017-08-11 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
JP2008283114A (ja) * 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
JP2008283114A (ja) * 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法

Also Published As

Publication number Publication date
TW201206266A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI545998B (zh) Built-in parts wiring board
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101231286B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2009004813A (ja) 半導体搭載用配線基板
JP5285385B2 (ja) 積層配線基板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
CN108305864B (zh) 端子
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2010040891A (ja) 部品内蔵配線板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees