TWI545998B - Built-in parts wiring board - Google Patents

Built-in parts wiring board Download PDF

Info

Publication number
TWI545998B
TWI545998B TW103127242A TW103127242A TWI545998B TW I545998 B TWI545998 B TW I545998B TW 103127242 A TW103127242 A TW 103127242A TW 103127242 A TW103127242 A TW 103127242A TW I545998 B TWI545998 B TW I545998B
Authority
TW
Taiwan
Prior art keywords
wiring
wiring board
layer
built
component
Prior art date
Application number
TW103127242A
Other languages
English (en)
Other versions
TW201511622A (zh
Inventor
Kenji Sasaoka
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007284754A external-priority patent/JP2009111307A/ja
Priority claimed from JP2007302883A external-priority patent/JP5176500B2/ja
Priority claimed from JP2007322062A external-priority patent/JP5515210B2/ja
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Publication of TW201511622A publication Critical patent/TW201511622A/zh
Application granted granted Critical
Publication of TWI545998B publication Critical patent/TWI545998B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

內置零件配線板
本發明係有關於在絕緣板中埋設、安裝零件的內置零件配線板,尤其是有關於複數種零件是被混合搭載而埋設、安裝的內置零件配線板。又,本發明係有關於在絕緣板中埋設、安裝零件的內置零件配線板,尤其是有關於半導體晶片是以倒裝(flip)連接方式而被埋設、安裝的內置零件配線板。又,本發明係有關於在絕緣板中埋設、安裝零件的內置零件配線板及其製造方法,尤其是有關於端子是以狹小間隙而設置的例如半導體晶片這類零件所被埋設、安裝的內置零件配線板及其製造方法。
作為複數種零件是被混合搭載而埋設、安裝的內置零件配線板之例子,係有日本特開2003-197849號公報中所記載者。該文獻所揭露的配線板中,除了晶片電容器(chip capacitor)等被動零件外,半導體晶片也是被當作埋設的對象零件。藉由埋設像是半導體晶片這類半導體零件,身為內置零件配線板的附加價值就會比僅有被動零件時更加大幅提高。
在配線板中埋設、安裝半導體零件的情況下,近年來即使配線板本身是多層板但也沒有太大的厚度,因此必然地,通常係利用例如用裸晶(bare chip)這類儘可能沒有厚度之形態。在利用裸晶時,如上記文獻中也有揭露,在配線板的內層配線圖案上以面朝下方式將其安裝的形態,在厚度的節約上是較為有利。一般而言,在配線圖案上以面朝下方式來安裝半導體晶片的技術,係被熟知為倒裝晶片(flip chip)連接,可援用其技術來為之。
倒裝晶片連接,係對由配線圖案所成的晶島,將已被形成在半導體晶片上的微細間隙之連接焊墊進行定位的技術也被包含在內,在位置精度的確保上,具有配線圖案的工件的尺寸不能夠太大。另一方面,對配線圖案安裝晶片電容器等被動零件的技術,係為利用焊料或導電性接著劑來作為零件與配線圖案之連接構材,亦即所謂的表面安裝技術。此情況下,零件對配線圖案的定位精度,係可較倒裝晶片連接之情況為粗略,因此,考慮到生產性,而可利用較大工件也能應付的生產設備。
在配線板中,被動零件及半導體零件這類複數種零件是被混合搭載而埋設、安裝的內置零件配線板上,照理說,被動零件安裝所需的表面安裝技術、半導體晶片安裝所需的倒裝晶片連接技術,都會被利用到。因此,必須要有個別的工程,在提升生產性時就成為了一個課題。又,在倒裝晶片連接時,無法應付較大工件,因此在生產性提升上也是不利。
又,作為半導體晶片是以倒裝連接方式而被埋設、安裝的內置零件配線板之例子,還有下記日本特開2003-197849號公報中所記載者。若將半導體晶片(裸晶)予以倒裝連接,則其安裝所產生之厚度可被節約成最小限度,因此倒裝連接係在將半導體元件內置在配線板中時,是個有效的方法。
倒裝連接,係例如,在已被形成於半導體晶片上的端子焊墊上,再形成Au凸塊,將其隔著接著劑(底部填充樹脂)而壓接至已被形成在配線板上的配線圖案,就可完成。此處的考慮點在於,Au凸塊與配線圖案要確保低電阻連接及其連接信賴性。因此配線圖案表面要求高度洗淨度,作為經常採用的方法則是,在配線圖案的表層也事先形成Au鍍層。
一般而言,在配線板的主面上將半導體晶片予以倒裝連接時,僅將配線圖案當中供連接之部位予以殘留而形成阻焊劑之類的保護層,其後,在供連接之部位,形成Au鍍層。藉此,可使難謂廉價的Au鍍敷是被限制在最小面積來實施。
將半導體晶片埋設在配線板中的情況,而且將其進行倒裝連接時,相較於上記的對主面上來倒裝連接半導體晶片,有幾件事情是不同的。首先,阻焊劑會成為內層的絕緣層之一部分這件事所帶來的影響。一般而言,阻焊劑與配線板所使用之絕緣板材料的密著性,沒有絕緣板材料彼此之間那麼強固。於是,若採用省略了作為內層之阻焊劑 之構成,則Au鍍敷就必須要在廣面積中實施,會影響到製造成本。Au鍍層與絕緣板材料的接著性也不能說是夠強,這點也會留下問題。
又,作為半導體晶片是被埋設、安裝的內置零件配線板之例子,還有下記日本特開2003-197849號公報中所記載者。若如該公報所述般地將半導體晶片(裸晶)直接埋設、安裝在配線板中,則可使其內置構造更為單純。
然而,最近的半導體晶片已朝多端子化或狹小化邁進,若欲將如此最先進的半導體晶片直接埋設、安裝在多層配線板中,則也會造成一般的增層基板的配線規則上無法對應之事態。例如,半導體晶片的端子間隙有時也達50μm以下,一般的增層基板上的圖案化方法中即使是最為先進的技術,其極限也只能達到70μm的間隙程度。
又,例如即使配線板的配線規則能夠對應,但是安裝裝置所能對應的工件大小上,產生限制。亦即,一般而言,印刷配線板的製造,係為了提升作業效率,1片工件尺寸是儘可能越大越好。因此是在1片工件之中,將產品做多面配置而同時加以製造。例如,工件尺寸係為400mm×500mm。然而,在較大工件時,基板的寸法精度或位置精度、圖案完工精度這類精度指標會惡化,因此配線板的配線規則越是狹小化,則安裝裝置就不得不變得只能對應較小工件尺寸。因此,製造效率會惡化。
再者,直接將半導體晶片埋設、安裝在配線板中的情況下,半導體晶片的篩選就無法單體進行,必須要形成為 內置零件配線板之後的工程中才能進行之。因此,起因於半導體晶片的不良,導致配線板的製造工程有過多的浪費,造成成本管理上之課題。
〔專利文獻1〕日本特開2003-197849號公報
本發明的目的係為,於絕緣板中埋設、安裝有零件的內置零件配線板中,提供一種即使將複數種零件予以混合搭載而埋設、安裝的情況下,仍可實現高生產性與低成本的內置零件配線板。又,本發明的目的係為,於絕緣板中有半導體晶片是以倒裝連接方式而被埋設、安裝的內置零件配線板中,提供一種可確保倒裝連接之信賴性及作為配線板的機能性,而能以低成本製造的內置零件配線板及其製造方法。又,本發明係有鑑於上記情事而研發,目的係為,於被埋設、安裝有端子是以狹小間隙而設置之例如半導體晶片這類零件的內置零件配線板及其製造方法中,提供一種可確保製造效率,且可避免因內置零件不良而導致配線板之製造工程被徒然浪費的內置零件配線板及其製造方法。
本發明之一樣態的內置零件配線板,其特徵為,具備:第1絕緣層;和第2絕緣層,係對前記第1絕緣層,位於層積狀之位置;和半導體元件,係被埋設在前記第2絕緣層,且具備:具有端子焊墊的半導體晶片、和被電氣性連接至該端子焊墊並呈格子狀排列的表面安裝用端子; 和電氣/電子零件,係另被埋設在前記第2絕緣層中;和配線圖案,係被夾在前記第1絕緣層與前記第2絕緣層間而設置,含有前記半導體元件用的第1安裝用晶島與前記電氣/電子零件用的第2安裝用晶島;和第1連接構材,係將前記半導體元件的前記表面安裝用端子與前記第1安裝用晶島,做電氣性連接;和第2連接構材,係將前記電氣/電子零件的端子和前記第2安裝用晶島做電氣性連接,且係與前記第1連接構材為相同材料。
亦即,此種內置零件配線板,係將複數種零件的一個半導體元件、另一個電氣/電子零件,同時地加以埋設而具備。此處,半導體元件係具有半導體晶片和格子狀排列的表面安裝用端子;半導體晶片係具有端子焊墊。半導體晶片的端子焊墊與表面安裝用端子係被電氣性連接。因此,就半導體元件而言,係藉由格子狀排列的表面安裝用端子而可被安裝在配線板。
因半導體元件具有表面安裝用端子,因此將其對配線板進行安裝時,可採用和電氣/電子零件同樣的表面安裝技術。又,尤其因為表面安裝用端子係為格子狀排列,亦即是呈面配置,因此可使半導體元件的平面面積儘可能地狹小,可確保和半導體晶片同樣面積的內置容易性。因此,即使複數種零件被混合搭載而埋設、安裝的情況下,仍是可實現高生產性與低成本的內置零件配線板。
又,本發明之另一樣態的內置零件配線板,其特徵為,具備:第1絕緣層;和第2絕緣層,係對前記第1絕 緣層,位於層積狀之位置;和半導體晶片,係被埋設在前記第2絕緣層,具有端子焊墊;和配線圖案,係被夾在前記第1絕緣層與前記第2絕緣層間而設置,含有前記半導體晶片用的安裝用晶島,且前記第2絕緣層側的表面是有被粗化;和導電性凸塊,係被夾設在前記半導體晶片的前記端子焊墊與前記配線圖案的前記安裝用晶島之間,將該端子焊墊與該安裝用晶島做電氣性、機械性連接;和樹脂,係被設在前記半導體晶片與前記第1絕緣層及前記配線圖案之間。
亦即,為了將半導體晶片隔著其端子焊墊上的導電性凸塊而對配線板以倒裝連接方式良好地進行埋設、安裝,配線板上的包含晶島的配線圖案,係為表面已被粗化之狀態。根據實驗,表面有被粗化的配線圖案與導電性凸塊的電氣性連接,係較未粗化之配線圖案的情形,可顯著地實現低電阻連接及連接信賴性之提升。表面粗化過的配線圖案與絕緣層之接著性也較佳,不會對配線板的機能性造成不良影響。
又,本發明之又再另一樣態的內置零件配線板之製造方法,其特徵為,具備:將已被層積在第1絕緣板上的金屬箔施以圖案化,形成含有用來安裝半導體晶片之晶島的配線圖案之工程;和將含有前記晶島之前記配線圖案的表面上予以粗化之工程;和將具有端子焊墊並在該端子焊墊上有設置形成導電性凸塊的半導體晶片,使前記導電性凸塊之位置對合於前記已被粗化之配線圖案的前記晶島之位 置,而進行倒裝連接之工程;和以使得在異於前記第1絕緣板的第2絕緣板中,嵌埋有前記已被倒裝連接之前記半導體晶片之方式,對前記第1絕緣板呈層積狀地將前記第2絕緣板予以一體化之工程。
此種製造方法,係為製造上記內置零件配線板的一個例子。
本發明之又再另一(第4)樣態的內置零件配線板,其特徵為,具備:中間基板,係具有絕緣板、和被設在該絕緣板上的配線圖案;和半導體晶片,隔著前記配線圖案而被安裝在前記中間基板;和多層配線板,係具有將前記中間基板及前記半導體晶片予以埋設的絕緣層、和被設在該絕緣層中對前記配線圖案進行電氣性導通的內層配線層。
亦即,此種內置零件配線板,其半導體晶片係被安裝在中間基板,該中間基板整個是被埋設在絕緣層中。被設在中間基板的配線圖案,係與多層配線板的內層配線層呈電氣性導通。藉由如此構成,關於零件內置是只要中間基板的配線規則能夠對應於多層配線板的配線規則即可,即使是端子間隙狹小的零件,也能容易地加以內置。亦即,配線板可使用較大工件尺寸來確保製造效率。又,零件的不良檢查,係可利用已將零件安裝至中間基板的階段來為之。因此,可避免因為內置零件之不良而導致配線板的製造工程徒勞無功。
又,本發明之又再另一(第5)樣態的內置零件配線 板之製造方法,其特徵為,具備:準備中間安裝基板之工程,其係具備:中間基板,係具有第1絕緣板和被設在該第1絕緣板上的第1配線圖案;和半導體晶片,係隔著前記第1配線圖案而被安裝在前記中間基板;和以使得前記中間安裝基板是位於與前記第1絕緣板不同之第2絕緣板上的方式,且以使得前記中間安裝基板是被嵌埋在與前記第1、第2絕緣板不同之第3絕緣板中的方式,且以使得前記第1配線圖案是電氣性導通至已被設在前記第2或第3絕緣板之第2配線圖案的方式,對前記第2絕緣板呈層積狀地將前記第3絕緣板予以一體化之工程。
此種製造方法,係為製造上記內置零件配線板的一個例子。
1‧‧‧配線板素材
2‧‧‧配線板素材
3‧‧‧配線板素材
11‧‧‧絕緣層
11A‧‧‧預浸體
12‧‧‧絕緣層
12A‧‧‧預浸體
13‧‧‧絕緣層
13A‧‧‧預浸體
14‧‧‧絕緣層
14A‧‧‧預浸體
15‧‧‧絕緣層
21‧‧‧配線層(配線圖案)
21A‧‧‧金屬箔(銅箔)
22‧‧‧配線層(配線圖案)
22A‧‧‧金屬箔(銅箔)
23‧‧‧配線層(配線圖案)
23A‧‧‧金屬箔(銅箔)
24‧‧‧配線層(配線圖案)
24A‧‧‧金屬箔(銅箔)
25‧‧‧配線層(配線圖案)
26‧‧‧配線層(配線圖案)
26A‧‧‧金屬箔(銅箔)
31、32、34、35‧‧‧層間連接體(導電性組成物印刷而成的導電性凸塊)
33‧‧‧通孔導電體
41‧‧‧晶片零件(電氣/電子零件)
41a‧‧‧端子
42‧‧‧半導體元件(晶圓層級.晶片尺度封裝而成)
42a‧‧‧表面安裝用端子
42b‧‧‧再配線層
42c‧‧‧端子焊墊
42d、42e‧‧‧絕緣層
42w‧‧‧半導體晶圓
51、52‧‧‧連接構材(焊料或導電性組成物)
51A、51B‧‧‧軟膏焊料或硬化前導電性組成物
61、62‧‧‧阻焊劑
71、72‧‧‧開口部
81、82‧‧‧零件用開口部
83‧‧‧貫通孔
101‧‧‧配線板素材
102‧‧‧配線板素材
103‧‧‧配線板素材
111‧‧‧絕緣層
111A‧‧‧預浸體
112‧‧‧絕緣層
112A‧‧‧預浸體
113‧‧‧絕緣層
113A‧‧‧預浸體
114‧‧‧絕緣層
114A‧‧‧預浸體
115‧‧‧絕緣層
121‧‧‧配線層(配線圖案)
121A‧‧‧金屬箔(銅箔)
122‧‧‧配線層(配線圖案)
122a‧‧‧粗化表面
122A‧‧‧金屬箔(銅箔)
123‧‧‧配線層(配線圖案)
123A‧‧‧金屬箔(銅箔)
124‧‧‧配線層(配線圖案)
124A‧‧‧金屬箔(銅箔)
125‧‧‧配線層(配線圖案)
126‧‧‧配線層(配線圖案)
126A‧‧‧金屬箔(銅箔)
131、132、134、135‧‧‧層間連接體(導電性組成物印刷而成的導電性凸塊)
133‧‧‧通孔導電體
141‧‧‧半導體晶片
142‧‧‧導電性凸塊(Au釘拴凸塊)
151‧‧‧底部填充樹脂
151A‧‧‧底部填充樹脂(硬化前)
161、162‧‧‧阻焊劑
171‧‧‧零件用開口部
172‧‧‧貫通孔
201、201A‧‧‧配線板素材
202、202A、202B、202C‧‧‧配線板素材
203‧‧‧配線板素材
211‧‧‧絕緣層
211A‧‧‧預浸體
212‧‧‧絕緣層
212A‧‧‧預浸體
213‧‧‧絕緣層
214‧‧‧絕緣層
214A‧‧‧預浸體
215‧‧‧絕緣層
221‧‧‧配線層
221A‧‧‧金屬箔(銅箔)
222‧‧‧內層配線層
222A‧‧‧金屬箔(銅箔)
223‧‧‧內層配線層
223A‧‧‧金屬箔(銅箔)
224‧‧‧內層配線層
224A‧‧‧金屬箔(銅箔)
225‧‧‧內層配線層
226‧‧‧配線層
226A‧‧‧金屬箔(銅箔)
231、232、232A、234、235‧‧‧層間連接體(導電性組成物印刷而成的導電性凸塊)
232a、232aA‧‧‧層間連接體(導電性組成物印刷而成的導電性凸塊)
233‧‧‧通孔導電體
241‧‧‧半導體晶片
242‧‧‧導電性凸塊(Au釘拴凸塊)
243‧‧‧底部填充樹脂
243A‧‧‧底部填充樹脂(硬化前)
251、251A、251B‧‧‧中間基板(載置基板)
251a、251aA‧‧‧絕緣板
251b‧‧‧配線圖案
251c‧‧‧背面配線圖案
251d‧‧‧層間連接體
252‧‧‧異方性導電性薄膜
261、262‧‧‧阻焊劑
271‧‧‧零件用開口部
272‧‧‧貫通孔
〔圖1〕圖1係本發明之一實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖2〕圖2A、圖2B係分別將圖1所示的內置零件配線板中所使用之半導體元件42以模式性較為詳細地加以圖示的下面圖及剖面圖。
〔圖3〕圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G係針對圖1所示的內置零件配線板中所使用之半導體元件42將其製造過程例以模式性剖面加以圖示的工程圖。
〔圖4〕圖4A、圖4B、圖4C、圖4D、圖4E、圖4F 係將圖1所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
〔圖5〕圖5A、圖5B、圖5C、圖5D、圖5E係將圖1所示的內置零件配線板之製造過程的另一部分以模式性剖面加以圖示的工程圖。
〔圖6〕圖6係將圖1所示的內置零件配線板之製造過程的又另一部分以模式性剖面加以圖示的工程圖。
〔圖7〕圖7係本發明之另一實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖8〕圖8係將圖7所示的內置零件配線板中的半導體晶片41與配線層22的連接部分,略為詳細且模式性地加以圖示的剖面構造圖。
〔圖9〕圖9A至圖9F係將圖7所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
〔圖10〕圖10A至圖10E係將圖7所示的內置零件配線板之製造過程的另一部分以模式性剖面加以圖示的工程圖。
〔圖11〕圖11係將圖7所示的內置零件配線板之製造過程的又另一部分以模式性剖面加以圖示的工程圖。
〔圖12〕圖12A、圖12B係分別將圖1所示的內置零件配線板作為樣本而實際製造之並進行機能評價之結果的表格。
〔圖13〕圖13係在圖12A、圖12B所示的評價中,特別表示粗化後的表面粗糙度之差異所導致的不良發生頻 率之差異結果的表格。
〔圖14〕圖14係本發明之又另一實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖15〕圖15A、圖15B、圖15C係將圖14中所示的中間安裝基板之製造過程之例子,模式性剖面加以圖示的工程圖。
〔圖16〕圖16A、圖16B、圖16C、圖16D、圖16E係將圖14所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
〔圖17〕圖17A、圖17B、圖17C、圖17D、圖17E係將圖14所示的內置零件配線板之製造過程的另一部分以模式性剖面加以圖示的工程圖。
〔圖18〕圖18係將圖14所示的內置零件配線板之製造過程的又另一部分以模式性剖面加以圖示的工程圖。
〔圖19〕圖19係本發明之又另一(第4)實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖20〕圖20係將圖19中所示之中間安裝基板之構成以模式性加以圖示的剖面圖。
〔圖21〕圖21係將圖19所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
〔圖22〕圖22係本發明之又另一(第5)實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖23〕圖23係將圖22中所示之中間安裝基板之構成以模式性加以圖示的剖面圖。
〔圖24〕圖24係將圖22所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
〔圖25〕圖25係本發明之又另一(第6)實施形態所述之內置零件配線板之構成的模式性剖面圖。
〔圖26〕圖26係將圖25所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。
作為本發明之一樣態中的實施樣態,係可為,前記第2絕緣層,係為至少2個絕緣層的積層;還具備:第2配線圖案,係被夾在前記至少2個絕緣層之間而設置;和層間連接體,係貫通前記第2絕緣層之層積方向之一部分而被夾設在前記配線圖案之面與前記第2配線圖案之面之間,且是由導電性組成物所成,且具有一致於層積方向的軸,其直徑是在該軸之方向呈現變化之形狀。此種層間連接體,係為將電氣/電子零件及半導體元件予以嵌埋之第2絕緣層的層積方向予以部分貫通的層間連接體之一例,例如係為以導電性組成物之網版印刷所形成之導電性凸塊為由來的層間連接體。
又,作為實施態樣,係可為,前記第1連接構材及前記第2連接構材,是以錫為主成分的焊料。藉此,則製造工程可為,將半導體元件及電氣/電子零件,以焊料的回焊方式,就可同時內置、安裝在配線板內。亦可利用無鉛焊料。
又,作為實施態樣就可為,前記第1連接構材及前記第2連接構材,係具有銅粒子由來的微細構造且是以錫為主成分的焊料。藉此,當配線板的主面上有零件安裝時的熱,即使導致內置零件用的焊料再熔融,也能有效防止連接不良等不良情形之發生。
又,作為實施態樣,係可為,前記第1連接構材及前記第2連接構材,係為導電性組成物。藉此,就可容易確保連接構材的耐熱性。其結果為,可有效防止因配線板的主面上有零件安裝時的熱,導致內置零件之連接部發生連接不良等。
又,作為實施態樣係可為,前記半導體元件上的前記表面安裝用端子與前記端子焊墊之前記電氣性連接,係藉由已被形成在前記半導體晶片上的再配線層而為之。當使用此種再配線層時,可使半導體元件當中的相當於封裝之部分僅有些微厚度及體積,可使其更適合於內置至配線板內。
又,作為實施態樣係可為,前記半導體元件之厚度,係薄於前記電氣/電子零件之高度。藉此,則製造工程係為,對半導體元件層積時所附加的層積方向的應力,是可被電氣/電子零件所抑制,因此可有效防止半導體元件製造時的破壞等不良情形。
又,作為實施態樣係可為,前記半導體元件的前記表面安裝用端子,係為LGA之端子。利用LGA的表面安裝法中,可以不使用焊球等凸塊就能安裝至配線板,可抑制 高度方向的尺寸,因此更適合於內置。
又,作為實施態樣係可為,前記半導體元件的前記表面安裝用端子,係具有Ni/Au鍍層來作為表層。表面安裝用端子在表層具有如此鍍層,就可獲得良好的焊料附著性與其連接的高信賴性。
又,作為實施態樣亦可為,前記半導體元件的前記表面安裝用端子,係具有錫鍍層來作為表層。雖然較為廉價,但可獲得良好的焊料附著性與其連接的高信賴性。
又,作為實施態樣係可為,前記半導體元件的前記表面安裝用端子,表層係為Cu。即使是Cu也仍可附著焊料,又在此情況下,使半導體元件的構成更為簡單的可能性提高,可更廉價地製造。
作為本發明之另一樣態中的實施樣態,係可為,前記第2絕緣層,係為至少2個絕緣層的積層;還具備:第2配線圖案,係被夾在前記至少2個絕緣層之間而設置;和層間連接體,係貫通前記第2絕緣層之層積方向之一部分而被夾設在前記配線圖案之面與前記第2配線圖案之面之間,且是由導電性組成物所成,且具有一致於層積方向的軸,其直徑是在該軸之方向呈現變化之形狀。
此種層間連接體,係為將半導體晶片予以嵌埋之第2絕緣層的層積方向予以部分貫通的層間連接體之一例,例如係為以導電性組成物之網版印刷所形成之導電性凸塊為由來的層間連接體。此層間連接體,係被夾設在第2配線圖案與配線圖案之間,但因為配線圖案的表面有被粗化, 所以對於該配線圖案與層間連接體的連接信賴性之提升也有幫助,而較為理想。
又,作為實施態樣係可為,前記配線圖案,係具有Cu來作為其材料;前記導電性凸塊,係具有Au來作為其材料。作為配線圖案,原本Cu就一般而言就是屬於低成本,若導電性凸塊為Au則與Cu的連接適合度會更為理想。
此處係可為,前記配線圖案的前記表面,係具有:十點表面粗糙度Rz之評價是超過0.45μm的表面粗糙度。根據實驗,若配線圖案的表面粗糙度超過0.45μm,則在初期導通試驗中就不會發生被判定為與導電性凸塊導通不良之樣本。
又,作為本發明之又再另一樣態的製造方法的實施態樣,係可為,前記第2絕緣板,係為至少2個絕緣層的積層;且具有:第2配線圖案,係被夾在該至少2個絕緣層之間而設置;和層間連接體,係接觸於該第2配線圖案的面,且貫通該第2絕緣板之層積方向之一部分而露出頭部,且由導電性組成物所成,且具有一致於層積方向的軸,其直徑是在該軸之方向呈現變化之形狀;對前記第1絕緣板呈層積狀地將前記第2絕緣板予以一體化之前記工程,是以使得前記第2絕緣板的前記層間連接體的前記頭部會接觸於前記已被粗化之前記配線圖案的方式來進行。
此處的層間連接體,係為將半導體晶片予以嵌埋之第2絕緣層的層積方向予以部分貫通的層間連接體之一例, 例如係為以導電性組成物之網版印刷所形成之導電性凸塊為由來的層間連接體。此層間連接體,係被夾設在第2配線圖案與配線圖案之間,藉此,因為配線圖案的表面有被粗化,所以對於該配線圖案與層間連接體的連接信賴性之提升也有幫助,而較為理想。
又,作為實施態樣係可為,前記金屬箔,係具有Cu來作為其材料;前記導電性凸塊,係具有Au來作為其材料。作為配線圖案,原本Cu就一般而言就是屬於低成本,若導電性凸塊為Au則與Cu的連接適合度會更為理想。
此處係可為,前記粗化係被進行以使其成為十點表面粗糙度Rz之評價是超過0.45μm的表面粗糙度。根據實驗,若配線圖案的表面粗糙度超過0.45μm,則在初期導通試驗中就不會發生被判定為與導電性凸塊導通不良之樣本。
此處係可為,前記粗化是藉由將Cu進行黑化還原處理而為之。又,亦可為,前記粗化是藉由將Cu進行微蝕刻而為之。這些粗化方法,係可為一般所採用的粗化方法例子。
又,本發明之又再另一(第4)樣態的實施態樣,係可為,前記中間基板的前記配線圖案與前記多層配線板的前記內層配線層的前記電氣性導通,是透過被夾設在該配線圖案與該內層配線層之間而將前記多層配線板之前記絕緣層之厚度方向之一部分予以貫通所設置的層間連接體而 為之。這是,例如,將多層配線板中所使用的層間連接體,也利用作為與中間基板的配線圖案之電氣性導通之樣態;在製造工程中不需要為了該電氣性導通而發生新的工程,對成本降低係有貢獻。
此處係可為,前記層間連接體,係接觸於與前記半導體晶片所被安裝之前記配線圖案之面同一側的該配線圖案之面,而被夾設在前記內層配線層之間。此係將配線圖案的表面側供作與內層配線層之電氣性導通的樣態。
又亦可為,前記層間連接體,係接觸於與前記半導體晶片所被安裝之前記配線圖案之面相反側的該配線圖案之面,而被夾設在前記內層配線層之間。此係將配線圖案的背面側供作與內層配線層之電氣性導通的樣態。
再者,亦可為,前記中間基板的前記配線圖案,是彼此電氣性導通而分別被設在前記絕緣板之一方之面及另一方之面;前記半導體晶片,是隔著前記配線圖案當中的被設於前記絕緣板之前記一方之面的配線圖案,而被安裝在前記中間基板;前記層間連接體,係接觸於被設在前記絕緣板之前記另一方之面的前記配線圖案,而被夾設在前記內層配線層之間。此係將配線圖案設在中間基板的絕緣板之兩面,將半導體晶片安裝至其單面,將另一面的配線圖案供作與內層配線層之電氣性導通的樣態。
又,此處係可為,前記多層配線板,係具有與前記層間連接體相同組成的縱方向導電體。這是將多層配線板中所使用的層間連接體也利用作為與中間基板的配線圖案之 電氣性導通之樣態;在製造工程中不需要為了該電氣性導通而發生新的工程,對成本降低係有貢獻。
又,作為實施態樣係可為,前記中間基板之前記配線圖案與前記多層配線板之前記內層配線層的前記電氣性導通,是藉由被設在前記配線圖案與前記內層配線層之間的焊料或異方性導電性素材而為之。藉此,雖然需要另外準備把中間基板之配線圖案與內層配線層進行定位的工程,但因為是將圖案彼此的位置進行對合,所以可使較微細之圖案彼此能夠連接等,可使其間的連接變得確實。
又,作為實施態樣係可為,前記半導體晶片,是對前記中間基板做倒裝(flip)連接。倒裝連接時因為可以抑制高度方向的寸法,所以適合於內置在配線板中。此外,即使對中間基板透過打線連結來安裝半導體晶片的情況下,仍可進行內置。
又,作為實施態樣係可為,前記中間基板的前記絕緣板之厚度,是薄於構成前記多層配線板之複數層的絕緣層之任一者。藉此,中間基板被內置的影響,是僅限於多層配線板的複數絕緣層當中的較少層數,就不太會減少內層配線層中的圖案形成自由度。
又,作為實施態樣,係可為,前記中間基板的前記絕緣板,係為具有撓曲性的素材。作為絕緣板是有撓曲性素材的中間基板之代表例子,係可利用TCP(tape carrier package)構造,藉此可根據其眾多的製造實例,可期待更低成本化。
又,作為本發明之又再另一(第5)樣態之製造方法的實施態樣,係可為,前記第1配線圖案與前記第2配線圖案的前記電氣性導通,是透過將前記第2或第3絕緣板之厚度方向之一部分予以貫通而設置的層間連接體而為之的方式,來進行對前記第2絕緣板呈層積狀地將前記第3絕緣板予以一體化之前記工程。這是,例如,將多層配線板中所使用的層間連接體,也利用作為與中間基板的配線圖案之電氣性導通之樣態;在製造工程中不需要為了該電氣性導通而發生新的工程,對成本降低係有貢獻。
又,作為實施態樣係可為,前記第1配線圖案與前記第2配線圖案的前記電氣性導通,是藉由在該第1配線圖案與該第2配線圖案之間設置焊料或異方性導電性薄膜而為之。藉此,雖然需要另外準備第1配線圖案與第2配線圖案的定位工程,但因此可使它們之間的連接變得確實。
延伸以上說明,以下就一面參照圖面一面說明本發明的實施形態。圖1係本發明之一實施形態所述之內置零件配線板之構成的模式性剖面圖。如圖1所示,此內置零件配線板,係具有:絕緣層11(第1絕緣層)、12、13、14、15(12、13、14、15係為第2絕緣層)、配線層(配線圖案)21、22、23(第2配線圖案)、24、25、26(=合計6層)、層間連接體31、32、34、35、通孔導電體33、晶片零件41(電氣/電子零件)、半導體元件(晶圓層級.晶片尺度封裝所成)42、連接構材(焊料)51、52、阻焊劑61、62。
亦即,此配線板,作為其內置零件,係具有彼此屬於不同種類之零件的晶片零件41和半導體元件42。晶片零件41,係所謂表面安裝用的晶片零件,此處係例如為晶片電容器。其平面大小係例如為0.6mm×0.3mm。在兩端具有端子41a,其下側是對向位於配線層22所成的安裝用晶島。晶片零件41的端子41a與安裝用晶島,係被連接構材51做電氣性.機械性連接。
半導體元件42,係為晶圓層級.晶片尺度封裝所成之元件,至少具備半導體晶片、和被形成在該半導體晶片上的格子狀排列之表面安裝用端子42a。關於其構造例及製造工程例的細節,將於後述(圖2、圖3)。表面安裝用端子42a,係從半導體晶片本身具有之端子焊墊起透過再配線層而呈電氣性導通並且將其位置予以重新配置而設的端子。藉由此種重新配置,端子的配置密度可較半導體晶片上的端子焊墊還粗。藉此,半導體元件42就可以和晶片零件41同樣的表面安裝技術,對配線層22所成之安裝用晶島,透過連接構材(焊料)52而進行安裝。
說明內置零件配線板的其他構造,配線層21、26係為配線板之兩主面上的配線層,其上可以安裝各種零件(未圖示)。在安裝時必會載置焊料(未圖示)的配線層21、26的晶島部分除外的兩主面上,係形成有在焊接時會使熔融的焊料留滯在晶島部分且其後形成發揮保護層機能的阻焊劑61、62(厚度分別是例如20μm左右)。在晶島部分的表層,係亦可形成耐腐蝕性高的Ni/Au之鍍層 (未圖示)。
又,配線層22、23、24、25係皆為內層的配線層,依序為,在配線層21與配線層22之間有絕緣層11,在配線層22與配線層23之間有絕緣層12,在配線層23與配線層24之間有絕緣層13,在配線層24與配線層25之間有絕緣層14,在配線層25與配線層26之間有絕緣層15,將這些配線層21~26加以隔開。各配線層21~26,係例如分別是由厚度18μm的金屬(銅)箔所成。
各絕緣層11~15,係除了絕緣層13以外均為例如厚度100μm,僅絕緣層13的厚度係例如為300μm,分別是由例如玻璃環氧樹脂所成的剛性素材。特別是絕緣層13,在相當於被內置之晶片零件41及半導體元件42的位置部分係成為開口部,提供用來埋設晶片零件41及半導體元件42所需之空間。絕緣層12、14,係將所內置之晶片零件41及半導體元件42所需之絕緣層13的上記開口部及絕緣層13的通孔導電體33內部的空間予以填埋的方式而變形侵入,內部並沒有成為空隙的空間存在。
配線層21和配線層22,係藉由被夾設在這些圖面的面之間且貫通絕緣層11的層間連接體31,而獲得導通。同樣地,配線層22和配線層23,係藉由被夾設在這些圖面的面之間且貫通絕緣層12的層間連接體32,而獲得導通。配線層23和配線層24,係藉由貫通絕緣層13而設置之通孔導電體33而獲得導通。配線層24和配線層25,係藉由被夾設在這些圖面的面之間且貫通絕緣層14 的層間連接體34,而獲得導通。配線層25和配線層26,係藉由被夾設在這些圖面的面之間且貫通絕緣層15的層間連接體35,而獲得導通。
層間連接體31、32、34、35,係皆是由導電性組成物之網版印刷所形成之導電性凸塊所由來,依照其製造工程,其直徑係在軸方向(圖1的圖示中係為上下的層積方向)上有所變化。其直徑,在較粗側係例如為200μm。
以上大致說明了本實施形態所論之內置零件配線板的構造。接著,針對此內置零件配線板中所使用的半導體元件42,將其構成,參照圖2A、圖2B而稍加詳細地予以說明。圖2A、圖2B係分別將圖1所示的內置零件配線板中所使用之半導體元件42以模式性較為詳細地加以圖示的下面圖及剖面圖。圖2A中的A-Aa位置的箭頭方向剖面,係為圖2B。於圖2A、圖2B中,和圖1中所示構成要素相同者,係標示同一符號。
如圖2A所示,該半導體元件42,係有表面安裝用端子42a呈格子狀配置。端子42a的配置間隙,例如係為0.2mm至1.0mm。端子42a所被配置之面的中央附近,若半導體元件42所需之端子數較少的情況下,則亦可為沒有配置端子42a之樣態。
該半導體元件42,作為為了要被內置在配線板中因此是安裝前的形態,是在端子42a上沒有焊球,亦即所謂的LGA(land grid array)形態。藉由此種沒有焊球之構成,可抑制高度方向的安裝尺寸,可更提升其內置的適合 性。若要被內置的配線板之厚度允許,則亦可利用在端子42a上搭載有焊球的所謂BGA(ball grid array)形態。
在半導體元件42的剖面方向上,如圖2B所示,表面安裝用端子42a係被形成為,在絕緣層42e上,且透過貫通絕緣層42e的部分,接觸於再配線層42b。再來,再配線層42b係被形成在,被設在絕緣層42e與半導體晶片之間的絕緣層42d上,且透過貫通絕緣層42d之部分而接觸於半導體晶片上的端子焊墊42c。
端子焊墊42c,通常,係沿著半導體晶片的各邊而列設一列,因此其配置間隙相對上較窄。亦即,其配置間隙,和被格子狀配置、配置間隙較寬的表面安裝用端子42a的配置間隙,為了仲介兩者之導通,而設置再配線層42b。藉由如此構成,該半導體元件42係不論是否為可表面安裝之形態,就平面而言可和半導體晶片相同面積,在厚度方向上也是僅較半導體晶片本身稍厚程度的大小。此外,為了使半導體元件42更薄,亦可將半導體晶片的背面,以研削工程加以研削。例如,可使總厚度達到0.3mm程度以下。
接著,此種半導體元件42的製造工程例,參照圖3A至圖3G來加以說明。圖3A至圖3G,係圖1所示之內置零件配線板中所使用的半導體元件42,針對其製造過程例,以模式性剖面加以圖示的工程圖。於圖3A至圖3G中,和以說明之圖中所示構成要素相同者,係標示同一符號。
首先,如圖3A所示,備妥在半導體晶圓42w之面上已經形成好複數半導體器件之物。在半導體晶圓42w的面上,作為各個半導體器件之外部連接部,係形成有端子焊墊42c。端子焊墊42c,通常係具有能夠進行打線連結所需之面積,且具有對進行打線連結不會造成障礙之程度的配置間隙,而沿著各半導體器件的四邊設置。其配置間隙,係較一般進行表面安裝的端子的配置間隙為窄。
接著,如圖3B所示,以覆蓋焊墊42c的方式,對半導體晶圓42w上全面地形成絕緣層42d。形成方法係可採用周知的方法,但例如,在半導體晶圓42w上滴下屬於絕緣材料的聚醯亞胺,然後以旋鍍法就可形成厚度例如1μm程度。
接著,如圖3C所示,將焊墊42c上的絕緣層42d選擇性地蝕刻去除,在絕緣層42d形成通達焊墊42c的開口部71。選擇性蝕刻時,係可適用光微影等周知的方法。 此外,除了圖3B及圖3C所示的方法,亦可採用將焊墊42c上予以除外的選擇性形成絕緣層42d之方法。選擇性形成絕緣層42d也是可同樣使用周知的方法來進行。
開口部71形成後,接著,如圖3D所示,將開口部71內加以充填並且使其具有必要之圖案的方式,以導電材料將再配線層42b形成在絕緣層42d上。再配線層42b,其材料係可使用例如Al或Au、Cu等。其形成方法係可從濺鍍、蒸著、電鍍等之中,考慮所使用之材料來做適當選擇。為了進行圖案化,在使用材料的考慮上,可在 絕緣層42d上全面地形成後,將多餘部分予以蝕刻去除,或在絕緣層42d上形成所定圖案的光阻遮罩然後形成要成為再配線層42b的層,就可進行之。再配線層42b的厚度係可為例如1μm程度。
再配線層42b形成後,接著,如圖3E所示,將再配線層42b上予以覆蓋地形成絕緣層42e然後將絕緣層42e選擇性地蝕刻去除,以在絕緣層42e形成通達再配線層42b的開口部72。該圖3E所示之工程,係可以用和絕緣層42d之形成及其加工工程的圖3B、圖3C同樣之要領來進行。絕緣層42e選擇性形成之方法的選擇時也同樣如此。
開口部72形成後,接著,如圖3F所示,將開口部72內加以充填並且佔據絕緣層42e上的所定配置位置之方式,以導電材料,形成表面安裝用端子42a。該導電材料,係可使用例如Al或Au、Cu等。其形成方法係可從濺鍍、蒸著、電鍍等之中,考慮所使用之材料來做適當選擇。在選擇性形成時,在使用材料的考慮上,可在絕緣層42e上全面地形成後,將多餘部分予以蝕刻去除,或在絕緣層42d上形成所定圖案的光阻遮罩然後形成要成為表面安裝用端子42a的層,就可進行之。表面安裝用端子42a的層,其厚度係可為例如1μm程度。
表面安裝用端子42a,甚至,若其導電材料是Cu或Al,則其表層可施加處理使其覆蓋Ni/Au的鍍層、或Sn(錫)的鍍層。施加此種鍍層的處理,例如係可採用電解 電鍍工程。藉由具有所定材料的鍍層,往配線板內之內置所需的表面安裝時,就可良好沾付焊料而獲得好的連接信賴性。
表面安裝用端子42a形成後,最後,如圖3G所示,將半導體晶圓42w予以切割而獲得個別的半導體元件42。如此而得的半導體元件42,係可藉由表面安裝用端子42a,如已經描述過的晶片零件同樣地,供作表面安裝工程。
此外,圖3A至圖3G中,雖然使用切割前的晶圓42w來說明表面安裝用端子42a的形成方法,但這是為了更加提高生產性而進行形成的例子,當然亦可在切割後對每一個半導體晶片以同樣方法來形成表面安裝用端子42a。
作為如圖3G所示之半導體元件42的變形例,係可舉出將再配線層42b和表面安裝用端子42a以同一層的方式加以形成之例子。此時,以使其具有重新配線所必須之圖案,且具有連絡該圖案的表面安裝用端子42a之圖案的導電材料的層,在絕緣層42d上進行形成。該導電材料的層,係將已被形成在絕緣層42d的開口部71內,予以充填。然後,將該導電材料的層當中的表面安裝用端子42a部分加以除外地,全面以絕緣層42e覆蓋之方式加以形成。藉此,就可獲得具有將半導體器件之端子焊墊42c予以重新配置的表面安裝用端子42a的半導體元件。
如以上說明,本實施形態所述之內置零件配線板,係 將複數種零件的一個半導體元件42、另一個晶片零件41,同時地加以埋設而具備。此處,半導體元件42係具有半導體晶片和格子狀排列的表面安裝用端子42a。因此,當將半導體元件42內置於配線板而安裝時,可以同時適用和晶片零件41同樣的表面安裝技術。因此,可以利用將複數種零件同時安裝的表面安裝技術,此時考慮生產性而可使用較大的工件。因此,係為實現高生產性與低成本的內置零件配線板。
又,特別是表面安裝用端子42a係為格子狀排列,亦即是呈面配置,因此半導體元件42的平面面積可儘可能地縮小。甚至,因為表面安裝用端子42a與半導體晶片上的端子焊墊42c的電氣性連接,是藉由被形成在半導體晶片上的再配線層42b來為之,因此半導體元件42的厚度係相較於半導體晶片,並不會變厚太多。亦即,就半導體元件42的面積及厚度之觀點而言,可確保和半導體晶片同樣的內置容易性。另一方面,也不需要像是將半導體晶片予以內置時所需要的倒裝晶片連接這種高精度定位工程。因此這也對生產性的提升和低成本化帶來貢獻。
此外,作為內置、埋設的半導體元件42,必可並非如上記說明的晶圓層級.晶片尺度封裝者,其他的封裝品(例如半導體晶片與表面安裝用端子42a之間具有夾層(interpose)基板之形態),也是可行。此時,元件的面積及厚度,必然會大於晶圓層級.晶片尺度封裝者,但可隨著供作零件內置之基板側的規格來對應之。此情況也 是,可將與晶片零件41同樣的表面安裝技術,同時適用在半導體元件42,維持此一優點。
接著,將圖1所示的內置零件配線板之製造工程,參照圖4A至圖4F、圖5A至圖5E、及圖6來加以說明。這些圖係分別係將圖1所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。這些圖中,和圖1中所示構成要素相同或相當同一者,係標示同一符號。
從圖4A至圖4F開始說明。圖4A至圖4F,係圖1中所示之各構成當中,以絕緣層11為中心之部分的製造工程之圖示。首先,如圖4A所示,在厚度例如18μm的金屬箔(電解銅箔)22A上,例如以網版印刷,將要成為層間連接體31的糊狀導電性組成物,形成大致圓錐形的凸塊狀(底面直徑例如200μm、高度例如160μm)。此導電性組成物,係在糊狀的樹脂中分散有銀、金、銅等金屬微粒或碳微粒而成者。為了說明上的方便,雖然是在金屬箔22A的下面進行印刷,但亦可在上面為之(以下各圖均如此)。層間連接體31印刷後,使其乾燥而硬化。
接著,如圖4B所示,在金屬箔22A上層積厚度係例如公稱100μm的FR-4的預浸體11A,而令其被層間連接體31所貫通,成為其頭部露出之狀態。在露出之際或其後,可將其尖端予以塑性變形而壓扁(無論如何,層間連接體31的形狀都是具有一致於層積方向的軸且直徑係在該軸方向上呈變化。)。接著,如圖4C所示,在預浸體11A上將金屬箔(電解銅箔)21A予以層積配置並加壓、 加熱而使全體一體化。此時,金屬箔21A係與層間連接體31呈電氣性導通狀態,預浸體11A係完全硬化而成為絕緣層11。
接著,如圖4D所示,在單側的金屬箔22A實施例如周知的光微影所成的圖案化,將其加工成含有安裝用晶島的配線圖案22。然後,在加工所得之安裝用晶島上,如圖4E所示,例如以網版印刷來印刷、放上軟膏焊料51A、52A。軟膏焊料51A、52A,係只要使用網版印刷就能容易地印刷成所定圖案。亦可取代網版印刷改使用散佈器(dispenser)。
軟膏焊料51A、52A,係亦可改成使用硬化前的導電性組成物。若改用導電性組成物,則硬化後的耐熱性較高,可有效避免完成後的配線板的零件安裝時所施加的熱造成連接不良。
接著,將晶片零件41及半導體元件42透過軟膏焊料51A、52A而在安裝用晶島上分別以例如黏著機(mounter)進行載置,然後促使軟膏焊料51A、52A回銲而進行加熱(例如220℃至250℃)。藉由以上,如圖4F所示,就可獲得透過連接構材51、52而有晶片零件41及半導體元件42是被連接在配線層22的安裝用晶島上之狀態的配線板素材1。使用該配線板素材1之後的工程,以圖6來說明之。
被分散在軟膏焊料51A、52A中的焊料粒的組成,係例如可為以錫為主成分的無鉛焊料(Sn-3Ag-0.5Cu)。 又,為了使其不易再熔融,亦可採用除了焊料粒還在助焊劑中分散有銅粒之構成。在此種構成下,焊料粒係例如在217℃至221℃熔融而包覆銅粒的表面。此時包覆銅粒表面的焊料的錫成分會和銅形成化合物Cu6Sn5。藉此,銅粒除外部分的錫成分就會減少。表面被銅-錫化合物包覆的銅粒,有些係藉由化合物Cu6Sn5而部分彼此連結。
若依據如此所形成的連接構材51、52,則此內置零件配線板供作零件安裝時,就可有效防止再熔融所造成的信賴性劣化。亦即化合物Cu6Sn5係熔點高達600℃以上,在零件安裝時不會熔融。再者,銅粒以外的部分的錫係比當初的焊料粒的錫還要減少,例如即使發生再熔融,其體積變化仍很小,可抑制對周遭的影響。因此作為內置零件配線板,信賴性不易降低。
軟膏焊料51A、52A中的銅粒,係亦可為其他金屬,例如銀、金、鋁、銅-錫合金等之金屬粒。又,組成例如是Sn-3Ag-0.5Cu的焊料粒,其粒徑係可採用例如10μm至20μm者。再者,連接構材51、52中的表面被銅-錫化合物所包覆的銅粒的粒徑,係例如可為3μm至40μm。又,連接構材51、52中的銅粒所佔有之比率,係例如可為5wt%至50wt%。
接著,參照圖5A至圖5E來進行說明。圖5A至圖5E,係圖1中所示之各構成當中,以絕緣層13及12為中心之部分的製造工程之圖示。首先,如圖5A所示,備妥在兩面層積有厚度例如18μm之金屬箔(電解銅箔) 23A、24A的厚度例如300μm的FR-4絕緣層13,在其所定位置打開用以形成通孔導電體所需之貫通孔83,且在相當於內置之晶片零件41及半導體元件42的部分,形成零件用開口部81、82。
接著,進行無電解鍍敷或電解電鍍,就會如圖5B所示,在貫通孔83的內壁形成通孔導電體33。此時在開口部81、82的內壁也會形成導電體。然後,如圖5C所示,將金屬箔23A、24A利用周知的光微影來進行所定之圖案化以形成配線層23、24。藉由配線層23、24的圖案化形成,被形成在開口部81、82內壁的導電體也會被去除。
接著,如圖5D所示,在配線層23上的所定位置,以糊狀導電性組成物的網版印刷,形成要作為層間連接體32的導電性凸塊(底面徑例如為200μm、高度例如為160μm)。接著,如圖5E所示,將要作為絕緣層12的FR-4之預浸體12A(公稱厚度例如100μm),在配線層23側用壓押機來進行層積。在預浸體12A,係和絕緣層13同樣地,事先設有相當於內置之晶片零件41及半導體元件42部分的開口部。
圖5E的層積工程中,係讓層間連接體32的頭部貫通預浸體12A。此外,圖5E中的層間連接體32的頭部的虛線,係表示在此階段中,可以使該頭部塑性變形而壓扁,也可以不使其塑性變形,兩者皆可。以上所得到的配線板素材,當作配線板素材2。
以上圖5A至圖5E所示的工程,係亦可為如以下之 程序。在圖5A的階段中,僅形成貫通孔83而不形成內置零件用的開口部81、82,接著進行圖5B至圖5D的工程。接著,作為相當於圖5E之工程,進行預浸體12A(沒有開口)的層積。然後,在絕緣層13及預浸體12A,同時形成零件內置用的開口部;進行如此工程。
接著,參照圖6來進行說明。圖6係將上記所得之配線板素材1、2等進行層積的配置關係之圖示。此處,圖示上側的配線板素材3係適用和下側配線板素材1同樣之工程,且其後將層間連接體34及預浸體14A,和圖示中間的配線板素材2上的層間連接體32及預浸體12A同樣地加以形成而得之物。
只不過,配線板素材3係為沒有零件(晶片零件41及半導體元件42)及用來將其連接所需之部位(安裝用晶島)的構成,而且在預浸體14A上沒有設置晶片零件41用的開口部、半導體元件42用的開口部。除此以外,金屬箔(電解銅箔)26A、絕緣層15、層間連接體35、配線層25、預浸體14A、層間連接體34,皆分別相同於配線板素材1的金屬箔21A、絕緣層11、層間連接體31、配線層22、配線板素材2的預浸體12A、層間連接體32。
以如圖6所示的配置,將各配線板素材1、2、3予以層積配置,並以壓押機予以加壓、加熱。藉此,預浸體12A、14A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體12A、14A的流動性,使得晶片零件 41及半導體元件42周圍的空間及通孔導電體33內部的空間內,會有預浸體12A、14A變形侵入,而不產生空隙。又,配線層22、24,係分別被電氣性連接至層間連接體32、34。
於此壓押工程中,為了緩和對半導體元件42所施加的壓押力並抑制其破壞等之不良的產生,事前就將半導體元件42的高度設計成稍微低於晶片零件41之高度,較為理想。多數的應用下,半導體元件42的數量係很少(例如1個),且經常是以被晶片零件41圍繞的方式而配置。此種圍繞配置的晶片零件41若能負擔越多的壓押力,則對半導體元件42施加的壓押力就可減少。
圖6所示的層積工程之後,將上下兩面的金屬箔26A、21A利用周知的光微影來施行所定的圖案化,然後形成阻焊劑61、62的層,就可獲得如圖1所示的內置零件配線板。
作為變形例,針對中間的絕緣層13上所設置的通孔導電體133,當然可以設計成和層間連接體31或32同樣的構成。又,關於層間連接體31、32、34、35,除了如所說明的是由導電性組成物印刷所成之導電性凸塊為由來以外,例如,亦可採用藉由金屬板蝕刻所形成之金屬凸塊、導電性組成物充填所成之連接體、電鍍所形成的導體凸塊等為由來等,可在這些當中適宜地選擇、採用。又,外側的配線層21、26,係除了可在最後的層積工程之後才進行圖案化以外,亦可在各配線板素材1、3的階段中 (例如圖4D的階段)就加以形成。
又,於圖6所示的層積工程中,關於配線板素材1、2,亦可將預浸體12A及層間連接體32的部分不是形成在配線板素材2側而是設在配線板素材1側。亦即,層間連接體32的形成及預浸體12A的層積,係可在配線板素材1的配線層22上(絕緣層11上)事先進行。此時,所被安裝的晶片零件41及半導體元件42,乍看之下會是以網版印刷來形成層間連接體32時的阻撓因素,但當晶片零件41及半導體元件42是非常薄的零件時,實際上就不會成為阻撓因素。在預浸體12A的層積工程時,若隔著能夠吸收晶片零件41及半導體元件42之厚度的緩衝材來進行加壓、加熱,則可在面內方向上均勻地層積預浸體12A。
接著,圖7係本發明之另一實施形態所述之內置零件配線板之構成的模式性剖面圖。如圖7所示,此內置零件配線板,係具有:絕緣層111(第1絕緣層)、112、113、114、115(112、113、114、115係為第2絕緣層)、配線層121、122(配線圖案)、123(第2配線圖案)、124、125、126(=合計6層)、層間連接體131、132、134、135、通孔導電體133、半導體晶片141、導電性凸塊142、底部填充樹脂151(樹脂)。
半導體晶片141,係藉由倒裝連接而透過導電性凸塊142而對內層的配線層122作電氣性、機械性連接。為了該連接,在半導體晶片141所具有的端子焊墊(未圖示)上事先形成設置導電性凸塊142,配合該導電性凸塊142 的位置而在配線層122中形成內置零件安裝用晶島的圖案。導電性凸塊142,其材質係例如為Au,事先在端子焊墊上被形成為釘拴狀。半導體晶片141與配線層122及絕緣層111之間,為了倒裝連接部分的機械性及化學性保護,而被填滿了底部底部填充樹脂151。
包含用來提供與導電性凸塊142之連接之部分,配線層122的絕緣層112側之表面係被處理成有適度大小之表面粗糙度而成為粗化表面122a。藉由設置粗化表面122a,就可確保與導電性凸塊142的連接之低電阻性及其信賴性。若此,則不需要考慮為了增加配線層122的絕緣層112側的表面的洗淨度而施加Au鍍敷,或形成阻焊劑層以極力不使該鍍敷面積增加等。因此,可實現更低成本,又,亦可避免絕緣層112和Au鍍層或阻焊劑層的不完全密著而損及配線板之機能。
將配線層122的表面作成粗化表面122a以外的構造,亦即半導體晶片141、導電性凸塊142、配線層122及絕緣層111、底部填充樹脂151所成之構造本身,則只要採用一般常用的倒裝連接的構造即可,因此不會發生太大的成本增加。粗化表面122a還可貢獻於提升配線層122與絕緣層112的接著性,及配線層122與層間連接體132的電氣性連接之信賴性,在附加的好處方面也係為理想。
此處,關於半導體晶片141與配線層122的連接部分的細微構造,參照圖8來說明。圖8係將圖7所示的內建 零件配線板中的半導體晶片141與配線層122的連接部分,略為詳細且模式性地加以圖示的剖面構造圖。於圖8中,和圖7中所示構成相同者,係標示同一符號。如圖8所示,作為細微構造,係在導電性凸塊142是被壓接至配線層122的狀態下,將配線層122的粗化表面122a的凹凸予以壓扁,藉此使配線層122的新生面露出而接觸於導電性凸塊142。因此可實現良好的連接。
回到圖7,說明內置零件配線板的其他構造,有別於外側的配線層121、126的配線層122、123、124、125係分別為內層的配線層,依序為,在配線層121與配線層122之間有絕緣層111,在配線層122與配線層123之間有絕緣層112,在配線層123與配線層124之間有絕緣層113,在配線層124與配線層125之間有絕緣層114,在配線層125與配線層126之間有絕緣層115,將這些配線層121~126加以隔開。各配線層121~126,係例如分別是由厚度18μm的金屬(銅)箔所成。
各絕緣層111~115,係除了絕緣層113以外均為例如厚度100μm,僅絕緣層113的厚度係例如為300μm,分別是由例如玻璃環氧樹脂所成的剛性素材。特別是絕緣層113,在相當於被內置之半導體晶片141的位置部分係成為開口部,提供用來內置半導體晶片141所需之空間。絕緣層112、114,係將所內置之半導體晶片141所需之絕緣層113的上記開口部及絕緣層113的通孔導電體133內部的空間予以填埋的方式而變形侵入,內部並沒有成為空隙 的空間存在。
配線層121和配線層122,係藉由被夾設在這些圖面的面之間且貫通絕緣層111的層間連接體131,而獲得導通。同樣地,配線層122和配線層123,係藉由被夾設在這些圖面的面之間且貫通絕緣層112的層間連接體132,而獲得導通。配線層123和配線層124,係藉由貫通絕緣層113而設置之通孔導電體133而獲得導通。配線層124和配線層125,係藉由被夾設在這些圖面的面之間且貫通絕緣層114的層間連接體134,而獲得導通。配線層125和配線層126,係藉由被夾設在這些圖面的面之間且貫通絕緣層115的層間連接體135,而獲得導通。
層間連接體131、132、134、135,係皆是由導電性組成物之網版印刷所形成之導電性凸塊所由來,依照其製造工程,其直徑係在軸方向(圖7的圖示中係為上下的層積方向)上有所變化。其直徑,在較粗側係例如為200μm。
如以上所述,本實施形態所論的內置零件配線板,係為了將半導體晶片141透過被設在其端子焊墊上的導電性凸塊142而倒裝連接且良好地埋設、安裝,因此含晶島的內層之配線層122的絕緣層112側的表面是有被粗化,具有如此特徵。藉此,半導體晶片141與配線層122就可為低電阻連接以及提升其連接信賴性。具有粗化表面122a的配線層122與絕緣層112之接著性也較佳,不會對配線板的機能性造成不良影響。又,配線層122與層間連接體 132的電氣性連接之信賴性也會提升。
接著,將圖7所示的內置零件配線板之製造工程,參照圖9A至圖9F、圖10F至圖10E、及圖11來加以說明。這些圖係分別係將圖7所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。這些圖中,和圖7中所示構成要素相同或相當同一者,係標示同一符號。
從圖9A至圖9F開始說明。圖9A至圖9F,係圖7中所示之各構成當中,以絕緣層111為中心之部分的製造工程之圖示。首先,如圖9A所示,在厚度例如18μm的金屬箔(電解銅箔)122A上,例如以網版印刷,將要成為層間連接體131的糊狀導電性組成物,形成大致圓錐形的凸塊狀(底面直徑例如200μm、高度例如160μm)。此導電性組成物,係在糊狀的樹脂中分散有銀、金、銅等金屬微粒或碳微粒而成者。為了說明上的方便,雖然是在金屬箔122A的下面進行印刷,但亦可在上面為之(以下各圖均如此)。層間連接體131印刷後,使其乾燥而硬化。
接著,如圖9B所示,在金屬箔122A上層積厚度係例如公稱100μm的FR-4的預浸體111A,而令其被層間連接體131所貫通,成為其頭部露出之狀態。在露出之際或其後,可將其尖端予以塑性變形而壓扁(無論如何,層間連接體131的形狀都是具有一致於層積方向的軸且直徑係在該軸方向上呈變化之形狀。)。接著,如圖9C所示,在預浸體131A上將金屬箔(電解銅箔)121A予以層積配 置並加壓、加熱而使全體一體化。此時,金屬箔121A係與層間連接體131呈電氣性導通狀態,預浸體111A係完全硬化而成為絕緣層111。
接著,如圖9D所示,在單側的金屬箔122A實施例如周知的光微影所成的圖案化,將其加工成含有安裝用晶島的配線層122。又然後,將已被圖案化的配線層122之表面進行粗化處理以成為粗化表面122a。具體而言,此係可採用例如黑化還原處理或微蝕刻處理。作為微蝕刻處理,例如,係有CZ處理(MEC公司商品名)或Bond Film處理(Atotech公司商品名)。
此外,將銅箔表面予以粗化的處理,一般而言,係為了與銅箔上所層積之絕緣樹脂增加密著性而進行,因此可以和此處理同時進行上記粗化處理。藉此,則不需要新增處理來進行上記粗化處理,可有效率地進行製造。只不過,關於粗化程度係就倒裝連接的低電阻性及其信賴性考慮,而應該指向適當的程度(後述)。
接著,如圖9E所示,在半導體晶片141應被安裝之絕緣層111上的位置,例如使用散佈器來散佈硬化前的底部填充樹脂151A。接著,如圖9F所示,將帶有導電性凸塊142的半導體晶片141,例如使用倒裝晶片接合機,令其對合於配線層122的安裝用晶島之位置而壓接。壓接後,為了提升其連接強度,以及為了促使底部填充樹脂151A硬化,而進行加熱工程。藉由以上,半導體晶片141係透過導電性凸塊142而被連接至配線層122的安裝用晶 島上,且在半導體晶片141與配線層122及絕緣層111之間係被底部填充樹脂151所填滿之狀態的配線板素材101,就被製造出來。關於使用該配線板素材101之後的工程,將以圖11而後述之。
接著,參照圖10A至圖10E來進行說明。圖10A至圖10E,係圖7中所示之各構成當中,以絕緣層113及112為中心之部分的製造工程之圖示。首先,如圖10A所示,備妥在兩面層積有厚度例如18μm之金屬箔(電解銅箔)123A、124A的厚度例如300μm的FR-4絕緣層113,在其所定位置打開用以形成通孔導電體所需之貫通孔172,且在相當於內置之半導體晶片141的部分,形成開口部171。
接著,進行無電解鍍敷或電解電鍍,就會如圖10B所示,在貫通孔172的內壁形成通孔導電體133。此時在開口部171的內壁也會形成導電體。然後,如圖10C所示,將金屬箔123A、124A利用周知的光微影來進行所定之圖案化以形成配線層123、124。藉由配線層123、124的圖案化形成,被形成在開口部171內壁的導電體也會被去除。
接著,如圖10D所示,在配線層123上的所定位置,以糊狀導電性組成物的網版印刷,形成要作為層間連接體132的導電性凸塊(底面徑例如為200μm、高度例如為160μm)。接著,如圖10E所示,將要作為絕緣層112的FR-4之預浸體112A(公稱厚度例如100μm),在配線層 123側用壓押機來進行層積。在預浸體112A,係和絕緣層113同樣地,事先設有相當於內置之半導體晶片141部分的開口部。
在此層積工程中,係讓層間連接體132的頭部貫通預浸體112A。此外,圖10E中的層間連接體132的頭部的虛線,係表示在此階段中,可以使該頭部塑性變形而壓扁,也可以不使其塑性變形,兩者皆可。藉由此工程,配線層123係會位於沈陷在預浸體111A側之位置。以上所得到的配線板素材,當作配線板素材102。
此外,以上圖10A至圖10E所示的工程,係亦可為如以下之程序。在圖10A的階段中,僅形成貫通孔172而不形成內置零件用的開口部171,接著進行圖10B至圖10D的工程。接著,作為相當於圖10E之工程,進行預浸體112A(沒有開口)的層積。然後,在絕緣層113及預浸體112A,同時形成零件內置用的開口部;進行如此工程。
接著,參照圖11來進行說明。圖11係將上記所得之配線板素材101、102等進行層積的配置關係之圖示。
於圖11中,圖示上側的配線板素材103係適用和下側配線板素材101同樣之工程,且其後將層間連接體134及預浸體114A,和圖示中間的配線板素材102上的層間連接體132及預浸體112A同樣地加以形成而得之物。只不過,係為沒有零件(半導體晶片141)及用來將其連接所需之部位(安裝用晶島)的構成,而且在預浸體114A 上也沒有設置半導體晶片141用的開口部。除此以外,金屬箔(電解銅箔)126A、絕緣層115、層間連接體135、配線層125、預浸體114A、層間連接體134,皆分別相同於配線板素材101的金屬箔121A、絕緣層111、層間連接體131、配線層122、配線板素材102的預浸體112A、層間連接體132。
以如圖11所示的配置,將各配線板素材101、102、103予以層積配置,並以壓押機予以加壓、加熱。藉此,預浸體112A、114A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體112A、114A的流動性,使得半導體晶片141周圍的空間及通孔導電體133內部的空間內,會有預浸體112A、114A變形侵入,而不產生空隙。又,配線層122、124,係分別被電氣性連接至層間連接體132、134。在此層積工程中,係在配線層122的表面設置粗化表面122a,藉此而提升絕緣層112與配線層122的密著性,並提升層間連接體132與配線層122的電氣性連接之信賴性。關於這點係如同之前所說明。
圖11所示的層積工程之後,將上下兩面的金屬箔126A、121A利用周知的光微影來施行所定的圖案化,然後形成阻焊劑161、162的層,就可獲得如圖7所示的內置零件配線板。
作為變形例,針對中間的絕緣層113上所設置的通孔導電體133,當然可以設計成和層間連接體131或132同樣的構成。又,外側的配線層121、126,係除了可在最 後的層積工程之後才進行圖案化以外,亦可在各配線板素材101、103的階段中(例如圖10D的階段)就加以形成。
又,於圖11所示的層積工程中,關於配線板素材101、102,亦可將預浸體112A及層間連接體132的部分不是形成在配線板素材102側而是設在配線板素材101側。亦即,層間連接體132的形成及預浸體112A的層積,係可在配線板素材101的配線層122上(絕緣層111上)事先進行。此時,所被安裝的半導體晶片141,乍看之下會是以網版印刷來形成層間連接體132時的阻撓因素,但當半導體晶片141是非常薄的零件時,實際上就不會成為阻撓因素。在預浸體112A的層積工程時,若隔著能夠吸收半導體晶片141之厚度的緩衝材來進行加壓、加熱,則可在面內方向上均勻地層積預浸體112A。
接著,針對圖7所示的內置零件配線板作為樣本而實際製造之並進行機能評價之結果,參照圖12A、圖12B來說明。圖12A、圖12B係將圖7所示的內置零件配線板作為樣本而實際製造之並進行機能評價之結果的表格。作為前提而在圖12A中,標示出所內置的半導體晶片141之規格。所使用的半導體晶片141,係為用來評價用的測試晶片,如圖12A所示,尺寸係為3.0mm×3.0mm、厚度200μm、端子數30pin、端子間隙300μm,導電性凸塊142是形成設置了Au釘拴凸塊。
如圖12B所示,為了比較,針對有對配線層122進行 粗化處理之情形、未進行之情形,製備作為內置零件配線板的100個樣本,對這些每一者的凸塊進行連接電阻、初期導通評價、熱衝撃試驗實施後的導通評價。
每一凸塊的連接電阻,將每1凸塊具有10mΩ以上的連接電阻之凸塊的樣本,判定為導通NG(導通不良)。 其結果如表所示,有對配線層122進行粗化處理的樣本,初期導通評價的NG發生率係為0%,相對於此,沒進行粗化處理的樣本則有15%的NG發生率。然後,針對初期導通評價未被判定NG的樣本,進行如表所示的熱衝擊試驗後,進行同樣的導通評價時發現,有進行過粗化處理的樣本,後續的NG發生率係為0%,相對於此,未進行粗化處理的樣本,在熱衝擊試驗前沒有NG的75個樣本中有15個樣本變成NG(NG發生率20%)。
因此可以確定,配線層122表面的粗化處理,對於半導體晶片141與配線層122的低電阻連接之實現及其連接信賴性之提升上有很大的貢獻,這在數據上可以確認。
接著,圖13係在圖12所示的評價中,特別表示粗化後的表面粗糙度之差異所導致的不良發生頻率之差異的結果(初期導通評價)的表格。此處的表面粗糙度,係以JIS所規定之十點平均粗糙度Rz來表示。圖13中的Rz=0.2μm係相當於圖12B之未粗化處理時之情形;圖13中的Rz=0.75μm係相當於圖12B之有粗化處理時之情形。 如圖13所示,若配線層122的粗化處理後的表面粗糙度Rz是高達0.45μm,則初期導通評價係幾乎沒有NG發 生,因此可以認為超過該值的Rz是較理想。而且也可看出,Rz就算大到2.5μm,在初期導通評價上也沒有問題。
接著,圖14係本發明之又另一實施形態所述之內置零件配線板之構成的模式性剖面圖。如圖14所示,此內置零件配線板,係具有:絕緣層211、212、213、214、215、配線層221、222、223、224、225、226(=合計6層、其中配線層222、223、224、225係為內層配線層)、層間連接體(縱方向導電體)231、232、232a、234、235、通孔導電體(不同於層間連接體231等的縱方向導電體)233、半導體晶片241、導電性凸塊242、底部填充樹脂243、中間基板251(具備絕緣板251a和配線圖案251b)、阻焊劑261、262。
在該配線板上,半導體晶片241係隔著中間基板251而被內置。亦即,半導體晶片241,係事先被安裝在中間基板251(倒裝連接)而成為中間安裝基板,該中間安裝基板就成為內置的對象零件。作為此種中間安裝基板,例如可利用稱作TCP的半導體封裝之一樣態。TCP中的中間基板251,通常被稱作載體基板(carrier)。
在中間基板251,係在絕緣板251a上,形成了含有用來安裝半導體晶片241的晶島、用來與內層配線層223電氣性導通所需之抵接層間連接體232a的晶島的配線圖案251b。半導體晶片241與配線圖案251b的電氣性連接,例如,係在被設在半導體晶片241的端子焊墊(未圖示)上,形成設置Au(金)的釘拴狀的凸塊(導電性凸 塊242),將該凸塊壓加至配線圖案251b的所定位置而為之。半導體晶片241與中間基板251的間隙中,係填滿了用來將導電性凸塊242所成之這些安裝部位予以補強、保護用的底部填充樹脂243。
說明內置零件配線板的其他構造,配線層221、226係皆為最外的配線層,配線層222、223、224、225係皆為如已經說明過的內層配線層。依序為,在配線層221與配線層222之間有絕緣層211,在配線層222與配線層223之間有絕緣層212,在配線層223與配線層224之間有絕緣層213,在配線層224與配線層225之間有絕緣層214,在配線層225與配線層226之間有絕緣層215,將這些配線層221~226加以隔開,由這些而構成了多層配線板。各配線層221~226,係例如分別是由厚度18μm的金屬(銅)箔所成。
各絕緣層211~215,係除了絕緣層213以外均為例如厚度100μm,僅絕緣層213的厚度係例如為300μm,分別是由例如玻璃環氧樹脂所成的剛性素材。特別是絕緣層213,在相當於被內置之半導體晶片241的位置部分係成為開口部,提供用來內置半導體晶片241所需之空間。絕緣層212、214,係將所內置之半導體晶片241所需之絕緣層213的上記開口部及絕緣層213的通孔導電體233內部的空間予以填埋的方式而變形侵入,內部並沒有成為空隙的空間存在。
配線層221和配線層222,係藉由被夾設在這些圖面 的面之間且貫通絕緣層211的層間連接體231,而獲得導通。同樣地,配線層222和配線層223,係藉由被夾設在這些圖面的面之間且貫通絕緣層212的層間連接體232,而獲得導通。配線層223和配線層224,係藉由貫通絕緣層213而設置之通孔導電體233而獲得導通。配線層224和配線層225,係藉由被夾設在這些圖面的面之間且貫通絕緣層214的層間連接體234,而獲得導通。配線層225和配線層226,係藉由被夾設在這些圖面的面之間且貫通絕緣層215的層間連接體235,而獲得導通。
配線層221、226上,係可安裝各種零件(未圖示)。在安裝時必會載置焊料(未圖示)的配線層221、226的晶島部分除外,係形成有在焊接時會使熔融的焊料留滯在晶島部分且其後形成發揮保護層機能的阻焊劑261、262(厚度分別是例如20μm左右)。在晶島部分的表層,係亦可形成耐腐蝕性高的Ni/Au之鍍層(未圖示)。
層間連接體231、232、232a、234、235,係皆是由導電性組成物之網版印刷所形成之導電性凸塊所由來,依照其製造工程,其直徑係在軸方向(圖14的圖示中係為上下的層積方向)上有所變化。其直徑,在較粗側係例如為200μm。此外,層間連接體232a,係被夾設在內層的配線層223與中間基板251所具備之配線圖案251b的上面之間,且貫通絕緣層212而設置。如此,內置零件的中間安裝基板係透過層間連接體223而電氣性連接至內層的 配線層223。
在如以上之構成的內置零件配線板,可以解決實用上多層配線板的配線規則、和所被內置之半導體晶片241的端子焊墊之配置密度兩者之間的不適應問題。亦即,即使半導體晶片241的端子焊墊的配置間隙是窄於內置零件配線板的配線規則,仍可藉由設置中間基板251,使得配線圖案251b在與內層配線層223之導通部分加粗圖案來對應。因此,可將中間安裝基板當成通常(=端子間隙並不狹小)的內置零件來同等看待,於製造過程中不須縮小工件尺寸,可避免成本增加。
又,如圖示,中間基板251的絕緣板251a之厚度是薄於層積構造的絕緣層211~215之任一者,藉此,即使因中間基板251被內置而產生的內層配線層上之圖案形成領域之限制,最多也只會在1層(在本實施形態中係為內層的配線層222)上發生。因此,對內層配線層222~225的圖案形成自由度影響較少,較為理想。
再者,與直接將半導體晶片241內置於配線板中的構造不同,半導體晶片241的篩選(不良檢查)可在中間安裝基板的階段中進行。因此,多層配線基板係不需要先行組合才檢查半導體晶片241,不會發生因為內置零件不良而導致提高昂貴配線板及配線板製造製程等附加價值進行銷毀這類浪費的成本。
又再者,中間基板251與內層的配線層223的電氣性導通是透過層間連接體232a而為之,該層間連接體 232a,係可以用與用來導通配線層223與配線層222所需之層間連接體232相同的工程,就能加以形成(細節將於後述)。因此,零件內置所需之工程係僅少量增加,這點也能實現成本降低。
此處,關於中間安裝基板,參照圖15A至圖15C來說明其構成與製造工程例。圖15A至圖15C係將圖14中所示的中間安裝基板之製造過程之例子,模式性剖面加以圖示的工程圖。於圖15A至圖15B中,和圖14中所示構成要素相同或對應者,係標示同一符號。
首先,準備在厚度例如40μm的聚醯亞胺的絕緣板51a上,層積有Cu(銅)箔(厚度例如9μm)的層積板,將該Cu箔進行所定之圖案化以形成配線圖案251b(圖15A)。配線圖案251b,係如已經說明,含有用來安裝半導體晶片241的晶島及用來與內層配線層223導通的層間連接體232a之較細側抵接用的晶島。此外,在前述的TCP中,當初層積有Cu箔的聚醯亞胺的絕緣板251a是多數相連而成為帶狀,可維持該帶狀之狀態來進行Cu箔的圖案形成及以下之工程。聚醯亞胺係具有撓曲性,適合以帶狀方式來運用。
接著,如圖15B所示,在半導體晶片241應被安裝之中間基板251上的位置,例如使用散佈器來散佈硬化前的底部填充樹脂243A。接著,如圖15C所示,將帶有Au導電性凸塊242的半導體晶片241(厚度例如係為100μm),例如使用倒裝晶片接合機,令其對合於配線圖 案251b的晶島位置而壓接。壓接後,為了提升其連接強度,以及為了促使底部填充樹脂243A硬化,而進行加熱工程。藉由以上,就可獲得安裝有半導體晶片241的中間安裝基板。此外,底部填充樹脂243A,係亦可在將半導體晶片241壓接至配線圖案251b後,在其間隙中將液狀的底部填充樹脂243A利用毛細管現象而加以注入填滿。
於圖14、圖15A至圖15C中,雖然作為內置零件是舉例在中間基板251倒裝連接著半導體晶片241者,但不限於此,例如亦可利用,在中間基板251將半導體晶片241以面朝上方式載置、固定,其端子焊墊與中間基板251之配線圖案251b的連接是以連結打線方式來進行之樣態。此時,在進行了連結打線的安裝後,在半導體晶片241的面上和配線圖案251b上的連結打線所連接之部位,以樹脂覆蓋並硬化之,而成為它們的保護構材。
接著,將圖14所示的內置零件配線板之製造工程,參照圖16A至圖16E、圖17A至圖17E、及圖18來加以說明。這些圖係分別將圖14所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。這些圖中,和圖14中所示構成要素相同或相當同一者,係標示同一符號。
從圖16A至圖16E開始說明。圖16A至圖16E,係圖14中所示之各構成當中,以絕緣層211為中心之部分的製造工程之圖示。首先,如圖16A所示,在厚度例如18μm的金屬箔(電解銅箔)222A上,例如以網版印刷, 將要成為層間連接體231的糊狀導電性組成物,形成大致圓錐形的凸塊狀(底面直徑例如200μm、高度例如160μm)。此導電性組成物,係在糊狀的樹脂中分散有銀、金、銅等金屬微粒或碳微粒而成者。為了說明上的方便,雖然是在金屬箔222A的下面進行印刷,但亦可在上面為之(以下各圖均如此)。層間連接體231印刷後,使其乾燥而硬化。
接著,如圖16B所示,在金屬箔222A上層積厚度係例如公稱100μm的FR-4的預浸體211A,而令其被層間連接體231所貫通,成為其頭部露出之狀態。在露出之際或其後,可將其尖端予以塑性變形而壓扁(無論如何,層間連接體231的形狀都是具有一致於層積方向的軸且直徑係在該軸方向上呈變化之形狀。)。接著,如圖16C所示,在預浸體231A上將金屬箔(電解銅箔)221A予以層積配置並加壓、加熱而使全體一體化。此時,金屬箔221A係與層間連接體231呈電氣性導通狀態,預浸體211A係完全硬化而成為絕緣層211。
接著,如圖16D所示,在單側的金屬箔222A實施例如周知的光微影所成的圖案化,將其加工成配線層222。在該圖案化中,在接下來所說明的中間安裝基板所應存在之位置的領域中,將金屬箔222A予以去除。只不過,不限於此,亦可於同領域中讓金屬箔222A殘留。此種情況下,同領域的金屬箔222A係也僅接觸至中間安裝基板的絕緣板251a。
接著,如圖16E所示,在絕緣層211上的所定位置,將已經說明過的中間安裝基板,例如以黏著機來加以載置,然後以該狀態,將中間安裝基板固定在絕緣層211上。該固定時,例如,是將接著劑事先塗佈在絕緣層211上或絕緣板251a上等,就可對應之。藉由以上,就可獲得安裝有半導體晶片241的中間安裝基板是被載置、固定於所定位置之狀態的配線板素材。關於使用該配線板素材之後的工程,將以圖18而後述之。
接著,參照圖17A至圖17E來進行說明。圖17A至圖17E,係圖14中所示之各構成當中,以絕緣層213及212為中心之部分的製造工程之圖示。首先,如圖17A所示,備妥在兩面層積有厚度例如18μm之金屬箔(電解銅箔)223A、224A的厚度例如300μm的FR-4之絕緣層213,在其所定位置打開用以形成通孔導電體所需之貫通孔272,且在相當於內置之半導體晶片241的部分,形成開口部271。
接著,進行無電解鍍敷或電解電鍍,就會如圖17B所示,在貫通孔272的內壁形成通孔導電體233。此時在開口部271的內壁也會形成導電體。然後,如圖17C所示,將金屬箔223A、224A利用周知的光微影來進行所定之圖案化以形成配線層223、224。藉由配線層223、224的圖案化形成,被形成在開口部271內壁的導電體也會被去除。
接著,如圖17D所示,在配線層223上的所定位置, 以糊狀導電性組成物的網版印刷,形成要作為層間連接體232、232a的導電性凸塊(底面徑例如為200μm、高度例如為160μm)。接著,如圖17E所示,將要作為絕緣層212的FR-4之預浸體212A(公稱厚度例如100μm),在配線層223側用壓押機來進行層積。在預浸體212A,係和絕緣層213同樣地,事先設有相當於內置之半導體晶片241部分的開口部。
在此層積工程中,係讓層間連接體232的頭部貫通預浸體212A。此外,圖17E中的層間連接體232的頭部的虛線,係表示在此階段中,可以使該頭部塑性變形而壓扁,也可以不使其塑性變形,兩者皆可。藉由此工程,配線層223係會位於沈陷在預浸體212A側之位置。以上所得到的配線板素材,當作配線板素材202。
此外,以上圖17A至圖17E所示的工程,係亦可為如以下之程序。在圖17A的階段中,僅形成貫通孔272而不形成內置零件用的開口部271,接著進行圖17B至圖17D的工程。接著,作為相當於圖17E之工程,進行預浸體212A(沒有開口)的層積。然後,在絕緣層213及預浸體212A,同時形成零件內置用的開口部;進行如此工程。
接著,參照圖18來進行說明。圖18係將上記所得之配線板素材等進行層積的配置關係之圖示。圖18中圖示下側的配線板素材201,係藉由圖16A至圖16E所示工程而得者。
圖18中圖示上側的配線板素材203係適用和下側配線板素材201同樣之工程,且其後將層間連接體234及預浸體214A,和圖示中間的配線板素材22上的層間連接體232、232a及預浸體212A同樣地加以形成而得之物。只不過,這並不是含半導體晶片241的中間安裝基板之構成,而且在預浸體114A係沒有設置半導體晶片241用的開口部。除此以外,金屬箔(電解銅箔)226A、絕緣層215、層間連接體235、配線層225、預浸體214A、層間連接體234,皆分別相同於配線板素材201的金屬箔221A、絕緣層211、層間連接體231、配線層222、配線板素材202的預浸體212A、層間連接體232、232a。
以如圖18所示的配置,將各配線板素材201、202、203予以層積配置,並以壓押機予以加壓、加熱。藉此,預浸體212A、214A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體212A、214A的流動性,使得半導體晶片241周圍的空間及通孔導電體233內部的空間內,會有預浸體212A、214A變形侵入,而不產生空隙。
又,藉由層積,配線層222、224,係分別抵接於層間連接體232、234的頭部而電氣性連接。同時,中間安裝基板的配線圖案251b,係抵接於層間連接體232a的頭部而電氣性連接。如此,屬於內置零件的中間安裝基板上的配線圖案251b,係藉由與作為多層配線板的層間連接體232同時形成的層間連接體232a,而電氣性連接至內 層配線層223,因此不會新增為了該電氣性導通所需之工程。因此,對成本降低有所幫助。
圖18所示的層積工程之後,將上下兩面的金屬箔226A、221A利用周知的光微影來施行所定的圖案化,然後形成阻焊劑261、262的層,就可獲得如圖14所示的內置零件配線板。
作為變形例,針對中間的絕緣層213上所設置的通孔導電體233,當然可以設計成和層間連接體231或232同樣的構成。又,外側的配線層221、226,係除了可在最後的層積工程之後才進行圖案化以外,亦可在各配線板素材201、203的階段中(例如圖16D的階段)就加以形成。
接著,針對本發明的又另一實施形態所述之內置零件配線板,參照圖19來說明。圖19係另一實施形態所述之內置零件配線板之構成的模式性剖面圖。於同圖中,和已經說明過之構成要素相同或相當者係標示同一符號,在沒有需要時就省略說明。
在此實施形態中,作為中間安裝基板,係在具備絕緣板251a、配線圖案251b、背面配線圖案251c、層間連接體251d的中間基板251A,使用隔著導電性凸塊242而安裝有半導體晶片241者。再者,在其往多層配線板內內置的位置,是大約位於絕緣層212與絕緣層213的交界附近。又,中間安裝基板與內層配線層的電氣性連接,係透過對中間基板251A之背面配線圖案251c以頭部做抵接之 層間連接體232aA而為之。層間連接體232aA,係異於圖14所示之實施形態,在圖中上側係為較細直徑。這件事情,在配線層222與配線層223的層間連接體232A也是同樣如此。
圖20係圖19中所示之中間安裝基板之構成的模式性剖面圖。於圖20中,於已經說明之圖中出現過的同一構成,係標示同一符號。中間基板251A上所使用之層間連接體251d的形成方法,例如係可採用將導電性組成物在Cu箔上進行網版印刷而得的導電性凸塊加以利用之方法(雖然絕緣材料不同但和圖16A~圖16C所示工程類似)。被層間連接體251d貫通而兩面具備Cu箔的絕緣板251a中,將其兩面Cu箔施以所定的圖案化,就可獲得配線圖案251b、251c。
圖21係將圖19所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。具體而言,係將配線板素材等予以層積之配置關係加以表示的圖,係相當於前述實施形態中的圖18所示之工程。於圖21中,和已經說明過的構成要素相同或相當同一者,係標示同一符號。
如圖21所示,在本實施形態中,作為配線板素材202A,係使用了沒有層積預浸體212A、及沒有形成層間連接體232、232a者。只不過,中間基板251A所成之中間安裝基板,是如圖所示般地,事先被安裝固定在所定之位置。該固定係可利用接著劑。配線層223,係事先施以 圖案化,而不和中間基板251A之配線圖案251b接觸。
又,關於配線板素材201A,則是準備了設有預浸體212A及層間連接體232A、232aA者。亦即,層間連接體232A、232aA的形成及預浸體212A的層積,係可在沒有中間安裝基板的配線板素材201的配線層222上(絕緣層211上)事先進行。結果,配線板素材201A係會成為和配線板素材203同樣之構成。
以如圖21所示的配置,將各配線板素材201A、202A、203予以層積配置,並以壓押機予以加壓、加熱。藉此,預浸體212A、214A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體212A還有214A的流動性,使得半導體晶片241周圍的空間及通孔導電體233內部的空間內,會有預浸體212A、214A變形侵入,而不產生空隙。
又,藉由層積,配線層223、224,係分別抵接於層間連接體232A、234的頭部而電氣性連接。同時,中間安裝基板的背面配線圖案251c,係抵接於層間連接體232aA的頭部而電氣性連接。如此,屬於內置零件的中間安裝基板上的配線圖案251c,係藉由與作為多層配線板的層間連接體232A同時形成的層間連接體232aA,而電氣性導通至內層配線層222,因此不會新增為了該電氣性導通所需之工程。因此,和前述實施形態同樣地,對成本降低有所幫助。
接著,針對本發明的又另一實施形態所述之內置零件 配線板,參照圖22來說明。圖22係又再另一實施形態所述之內置零件配線板之構成的模式性剖面圖。於同圖中,和已經說明過之構成要素相同或相當者係標示同一符號,在沒有需要時就省略說明。
在此實施形態中,作為中間安裝基板,係在具備絕緣板251aA、配線圖案251b的中間基板251B,使用隔著導電性凸塊242而安裝了半導體晶片241者。再者,在其往多層配線板內內置的位置,是和圖19所示之實施形態同樣地,大約位於絕緣層212與絕緣層213的交界附近。又,中間安裝基板與內層配線層的電氣性連接,係透過對中間基板251B之配線圖案251b的背面側(半導體晶片241所被安裝之側的相反面)以頭部做抵接之層間連接體232aA而為之。為了該電氣性連接,絕緣板251aA,係於層間連接體232aA的頭部抵接部位,是被貫通。
圖23係圖22中所示之中間安裝基板之構成的模式性剖面圖。於圖23中,於已經說明之圖中出現過的同一構成,係標示同一符號。中間基板251B中的絕緣板251aA之貫通部分的形成方法,係可採用,配線圖案251b的圖案形成後,從絕緣板251aA的背面側,將其所定部位,進行例如蝕刻加工或雷射加工之方法。
圖24係將圖22所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。具體而言,係將配線板素材等予以層積之配置關係加以表示的圖,係相當於上記各實施形態中的圖18或圖21所示之工程。於圖 24中,和已經說明過的構成要素相同或相當同一者,係標示同一符號。
如圖24所示,此實施形態的層積工程,係和圖21所示者類似。作為配線板素材202B,係使用圖23所示的,中間基板251B所成之中間安裝基板是已被安裝固定在所定位置者。該固定係可利用接著劑。配線層223,係事先施以圖案化,而不和中間基板251B之配線圖案251b接觸。
至於配線板素材201A,係和圖21所示之實施形態相同。以如圖24所示的配置,將各配線板素材201A、202B、203予以層積配置,並以壓押機予以加壓、加熱。 藉此,預浸體212A、214A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體212A還有214A的流動性,使得半導體晶片241周圍的空間及通孔導電體233內部的空間內,會有預浸體212A、214A變形侵入,而不產生空隙。
又,藉由層積,配線層223、224,係分別抵接於層間連接體232A、234的頭部而電氣性連接。同時,中間安裝基板中的配線圖案251b的背面側,係抵接於層間連接體232aA的頭部而電氣性連接。如此,屬於內置零件的中間安裝基板上的配線圖案251b,係藉由與作為多層配線板的層間連接體232A同時形成的層間連接體232aA,而電氣性導通至內層配線層222,因此不會新增為了該電氣性導通所需之工程。因此,和前述各實施形態同樣地,對 成本降低有所幫助。
接著,針對本發明的又另一實施形態所述之內置零件配線板,參照圖25來說明。圖25係又再另一實施形態所述之內置零件配線板之構成的模式性剖面圖。於同圖中,和已經說明過之構成要素相同或相當者係標示同一符號,在沒有需要時就省略說明。
在此實施形態中,作為中間安裝基板,係在具備絕緣板251a、配線圖案251b的中間基板251,使用隔著導電性凸塊242而安裝了半導體晶片241者(亦即與圖14所示實施形態中所使用者相同之構成)。再者,在其往多層配線板內內置的位置,是和圖19、圖22所示之實施形態同樣地,大約位於絕緣層212與絕緣層213的交界附近。又,中間安裝基板與內層配線層的電氣性連接,係透過被設在中間基板251之配線圖案251b與內層配線層223之間的異方性導電性薄膜252而為之。
圖26係將圖24所示的內置零件配線板之製造過程的一部分以模式性剖面加以圖示的工程圖。具體而言,係將配線板素材等予以層積之配置關係加以表示的圖,係相當於上記各實施形態中的圖18、圖21、圖24所示之工程。於圖26中,和已經說明過的構成要素相同或相當同一者,係標示同一符號。
如圖26所示,此實施形態的層積工程,係和圖21、圖24所示者類似。作為配線板素材202C係使用,中間基板251所成之中間安裝基板,是隔著異方性導電性薄膜 252,而對絕緣層213上的配線層223,做電氣性、機械性安裝固定者。該固定係可利用異方性導電性薄膜252本身所具有之硬化性樹脂來為之。雖然增加了配線圖案251b與配線層223的位置對合所需之工程,但因為是將圖案彼此的位置進行對合,所以可使較微細之圖案彼此能夠連接等,可實現確實之連接。此外,作為異方性導電性薄膜252,一般係可使用異方導電性素材(例如異方性導電性樹脂)。又,也可取代異方性導電性薄膜252而改為使用焊料(製造工程上係為軟膏焊料)之樣態。
至於配線板素材201B,則是使用沒有會抵接於中間基板251之配線圖案251b的層間連接體(層間連接體232a、232aA)者。其餘構成係和圖21、圖24所示之實施形態的配線板素材201A相同。以如圖26所示的配置,將各配線板素材201B、202C、203予以層積配置,並以壓押機予以加壓、加熱。藉此,預浸體212A、214A就完全硬化而使全體被層積、一體化。此時,因加熱所得的預浸體212A還有214A的流動性,使得半導體晶片241周圍的空間及通孔導電體233內部的空間內,會有預浸體212A、214A變形侵入,而不產生空隙。又,藉由層積,配線層223、224,係分別抵接於層間連接體232A、234的頭部而電氣性連接。
作為圖25、圖26所示之實施形態的變形例係也可考慮如圖19、圖22所示之實施形態,(取代中間基板251而改為)使用具有中間基板251A或251B的中間安裝基 板,設置層間連接體232aA而也將其供作與中間安裝基板之電氣性連接的形態。亦即,此時,在中間安裝基板的背面側係透過層間連接體232aA而與內層配線層222做電氣性連接,在中間安裝基板的表面側則是透過異方性導電性薄膜252或焊料而與內層配線層223做電氣性連接。
〔產業上利用之可能性〕
本發明所論之內置零件配線板,係於配線基板之製造產業中可進行製造,又,可使用於各種電子機器製造產業等。本發明所論之內置零件配線板之製造方法,係可使用於配線基板之製造產業。
11、12、13、14、15‧‧‧絕緣層
21、22、23、24‧‧‧配線層(配線圖案)
25、26‧‧‧配線層(配線圖案)
31、32、34、35‧‧‧層間連接體(導電性組成物印刷而成的導電性凸塊)
33‧‧‧通孔導電體
41‧‧‧晶片零件(電氣/電子零件)
41a‧‧‧端子
42‧‧‧半導體元件(晶圓層級.晶片尺度封裝而成)
42a‧‧‧表面安裝用端子
51、52‧‧‧連接構材(焊料或導電性組成物)
61、62‧‧‧阻焊劑

Claims (10)

  1. 一種內置零件配線板,其特徵為,具備:第1絕緣層;和第2絕緣層,係對前記第1絕緣層,位於層積狀之位置;和半導體元件,係被埋設在前記第2絕緣層,且具備:具有端子焊墊的半導體晶片、和被電氣性連接至該端子焊墊並呈格子狀排列的表面安裝用端子;和電氣/電子零件,係另被埋設在前記第2絕緣層中;和配線圖案,係被夾在前記第1絕緣層與前記第2絕緣層間而設置,含有前記半導體元件用的第1安裝用晶島與前記電氣/電子零件用的第2安裝用晶島;和第1連接構材,係將前記半導體元件的前記表面安裝用端子與前記第1安裝用晶島,做電氣性連接;和第2連接構材,係將前記電氣/電子零件的端子和前記第2安裝用晶島做電氣性連接,且係與前記第1連接構材為相同材料。
  2. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記第1連接構材及前記第2連接構材,是以錫為主成分的焊料。
  3. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記第1連接構材及前記第2連接構材,係具有銅粒子由來的微細構造且是以錫為主成分的焊料。
  4. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記第1連接構材及前記第2連接構材,係為導電性組成物。
  5. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件上的前記表面安裝用端子與前記端子焊墊之前記電氣性連接,係藉由已被形成在前記半導體晶片上的再配線層而為之。
  6. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件之厚度,係薄於前記電氣/電子零件之高度。
  7. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件的前記表面安裝用端子,係為LGA之端子。
  8. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件的前記表面安裝用端子,係具有Ni/Au鍍層來作為表層。
  9. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件的前記表面安裝用端子,係具有錫鍍層來作為表層。
  10. 如申請專利範圍第1項所記載之內置零件配線板,其中,前記半導體元件的前記表面安裝用端子,表層係為Cu。
TW103127242A 2007-11-01 2008-10-31 Built-in parts wiring board TWI545998B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007284754A JP2009111307A (ja) 2007-11-01 2007-11-01 部品内蔵配線板
JP2007302883A JP5176500B2 (ja) 2007-11-22 2007-11-22 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007322062A JP5515210B2 (ja) 2007-12-13 2007-12-13 部品内蔵配線板、部品内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
TW201511622A TW201511622A (zh) 2015-03-16
TWI545998B true TWI545998B (zh) 2016-08-11

Family

ID=40591043

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097142088A TWI459871B (zh) 2007-11-01 2008-10-31 Built-in parts wiring board, built-in parts wiring board manufacturing methods
TW103127242A TWI545998B (zh) 2007-11-01 2008-10-31 Built-in parts wiring board

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW097142088A TWI459871B (zh) 2007-11-01 2008-10-31 Built-in parts wiring board, built-in parts wiring board manufacturing methods

Country Status (5)

Country Link
US (2) US8350388B2 (zh)
KR (2) KR20100084684A (zh)
CN (3) CN101843181B (zh)
TW (2) TWI459871B (zh)
WO (1) WO2009057654A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267845A (ja) * 2009-05-15 2010-11-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
KR20110002616A (ko) * 2009-07-02 2011-01-10 삼성에스디아이 주식회사 보호회로 기판 및 이차 전지 및 전지 팩
JP2011018782A (ja) * 2009-07-09 2011-01-27 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011035211A (ja) * 2009-08-03 2011-02-17 Dainippon Printing Co Ltd 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5359993B2 (ja) * 2010-05-25 2013-12-04 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
TWI501365B (zh) * 2010-10-13 2015-09-21 Ind Tech Res Inst 封裝單元及其堆疊結構與製造方法
TWI460801B (zh) * 2010-10-22 2014-11-11 Tsung Chi Wang A wafer-level semiconductor wafer packaging method and a semiconductor wafer package
CN102593018B (zh) * 2011-01-11 2016-04-20 王琮淇 晶圆级半导体晶片封装方法及半导体晶片封装体
KR101305570B1 (ko) * 2011-05-04 2013-09-09 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
WO2012171072A1 (en) 2011-06-16 2012-12-20 Resmed Limited Humifier and layered heating element
KR101294509B1 (ko) * 2011-07-15 2013-08-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
KR101875946B1 (ko) * 2011-11-29 2018-08-02 엘지이노텍 주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
CN104106320B (zh) * 2012-02-17 2017-04-19 株式会社村田制作所 元器件内置基板
US9743522B2 (en) 2012-09-26 2017-08-22 Apple Inc. Printed circuit board with compact groups of devices
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9978719B2 (en) * 2014-01-28 2018-05-22 Infineon Technologies Austria Ag Electronic component, arrangement and method
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
US9997444B2 (en) 2014-03-12 2018-06-12 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body
WO2015162768A1 (ja) 2014-04-24 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI500369B (zh) * 2014-04-30 2015-09-11 Unimicron Technology Corp 嵌埋有電子元件之封裝基板之製作方法
JP2014195124A (ja) * 2014-06-30 2014-10-09 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
US10930594B2 (en) * 2014-12-05 2021-02-23 Sony Semiconductor Solutions Corporation Multilayer wiring substrate, display unit, and electronic apparatus
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
TWI672982B (zh) 2016-03-22 2019-09-21 慧榮科技股份有限公司 印刷電路板組裝物
US10925164B2 (en) 2016-09-23 2021-02-16 Apple Inc. Stackable passive component
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
CN109509727B (zh) * 2017-09-15 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN109862695A (zh) * 2017-11-30 2019-06-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
EP4340555A2 (en) 2018-06-11 2024-03-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
DE112019005745T5 (de) * 2018-11-15 2021-07-29 Rohm Co., Ltd. Halbleiterbauelement
US11137241B2 (en) * 2019-03-27 2021-10-05 Vishay Advanced Technologies, Ltd. Three dimensional strain gage
JP7249852B2 (ja) * 2019-04-11 2023-03-31 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
TWI738007B (zh) * 2019-06-19 2021-09-01 力成科技股份有限公司 半導體封裝結構及其製造方法
CN112509933B (zh) * 2021-02-04 2021-11-23 广东科翔电子科技股份有限公司 一种ic载板全埋置元器件工艺方法
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797597B2 (ja) * 1989-06-02 1995-10-18 松下電器産業株式会社 半導体装置
JPH07201917A (ja) 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 回路形成基板とその製造方法
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP2000269269A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2001044642A (ja) 1999-07-26 2001-02-16 Ibiden Co Ltd 配線板の製造方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002270989A (ja) 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP3477486B2 (ja) * 2001-09-13 2003-12-10 松下電器産業株式会社 電子部品の実装体の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003197849A (ja) 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003229513A (ja) * 2001-11-29 2003-08-15 Sony Corp 素子内蔵基板および素子内蔵基板の製造方法
US6744142B2 (en) 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
JP3894091B2 (ja) * 2002-10-11 2007-03-14 ソニー株式会社 Icチップ内蔵多層基板及びその製造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4024188B2 (ja) * 2003-07-16 2007-12-19 大日本印刷株式会社 半導体チップ内蔵配線板の製造方法
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JPWO2005069364A1 (ja) * 2004-01-13 2007-12-27 松下電器産業株式会社 実装済基板、電子部品実装方法、電子部品、及び配線基板
JP2005322878A (ja) * 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4597631B2 (ja) * 2004-10-13 2010-12-15 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006196560A (ja) 2005-01-12 2006-07-27 Canon Inc 半導体装置
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP4736451B2 (ja) 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP4846258B2 (ja) 2005-03-31 2011-12-28 京セラSlcテクノロジー株式会社 配線基板及びその製造方法
JP2006294650A (ja) 2005-04-05 2006-10-26 Oki Electric Ind Co Ltd 電子部品の実装方法
JP4718889B2 (ja) 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP2007035689A (ja) 2005-07-22 2007-02-08 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4945974B2 (ja) 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP4766049B2 (ja) 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2008311243A (ja) 2005-09-28 2008-12-25 Panasonic Corp 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
JP4935139B2 (ja) 2006-03-28 2012-05-23 大日本印刷株式会社 多層プリント配線板
JP2007281160A (ja) 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法
JP5108253B2 (ja) * 2006-05-09 2012-12-26 大日本印刷株式会社 部品実装モジュール
JP4593599B2 (ja) * 2007-07-30 2010-12-08 大日本印刷株式会社 電子部品内蔵配線基板の製造方法
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
JP7097597B2 (ja) * 2017-12-05 2022-07-08 株式会社サンセイアールアンドディ 遊技機

Also Published As

Publication number Publication date
KR20150020714A (ko) 2015-02-26
US8350388B2 (en) 2013-01-08
WO2009057654A1 (ja) 2009-05-07
CN102612264A (zh) 2012-07-25
US20130082370A1 (en) 2013-04-04
CN101843181B (zh) 2014-05-28
KR101611804B1 (ko) 2016-04-11
CN102612265A (zh) 2012-07-25
CN102612265B (zh) 2016-05-11
TW200938020A (en) 2009-09-01
US8987901B2 (en) 2015-03-24
TW201511622A (zh) 2015-03-16
CN101843181A (zh) 2010-09-22
US20100301473A1 (en) 2010-12-02
CN102612264B (zh) 2014-11-19
TWI459871B (zh) 2014-11-01
KR20100084684A (ko) 2010-07-27

Similar Documents

Publication Publication Date Title
TWI545998B (zh) Built-in parts wiring board
US7884484B2 (en) Wiring board and method of manufacturing the same
US20090188706A1 (en) Interconnection element for electric circuits
US7943001B2 (en) Process for producing multilayer board
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JP5851079B2 (ja) 部品内蔵配線板
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009111307A (ja) 部品内蔵配線板
JP5108253B2 (ja) 部品実装モジュール
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007311766A (ja) 多層基板とその実装方法
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US11540396B2 (en) Circuit board structure and manufacturing method thereof
TWI420989B (zh) 印刷電路板及其製造方法
JP2010040891A (ja) 部品内蔵配線板
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JP5649771B2 (ja) 部品内蔵配線板
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6007956B2 (ja) 部品内蔵配線板
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2007035870A (ja) 半導体装置
JP2007180124A (ja) 回路モジュールおよび回路モジュールの製造方法
JP2013110441A (ja) 部品内蔵配線板の製造方法
JP2013141042A (ja) バンプ構造およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees