JP5323395B2 - 電子モジュール、電子モジュールの製造方法 - Google Patents
電子モジュール、電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP5323395B2 JP5323395B2 JP2008130683A JP2008130683A JP5323395B2 JP 5323395 B2 JP5323395 B2 JP 5323395B2 JP 2008130683 A JP2008130683 A JP 2008130683A JP 2008130683 A JP2008130683 A JP 2008130683A JP 5323395 B2 JP5323395 B2 JP 5323395B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- mounting
- electronic module
- wiring pattern
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
Claims (9)
- 第1の主面と該第1の主面に対向位置する第2の主面とを有する絶縁層と、
前記絶縁層の前記第1の主面上に設けられた、半導体チップ用の第1の部品実装用ランドおよび表面実装用チップ部品用の第2の部品実装用ランドを含みかつ前記絶縁層の側の面とは反対の側の該第1、第2の部品実装用ランドの表面が粗化されている、該表面を含めてCu製の配線パターンと、
前記第1、第2の部品実装用ランドを除く前記配線パターン上から前記絶縁層の前記第1の主面上に連なるように形成された保護層と、
前記配線パターンの前記第1の部品実装用ランド上にフリップ接続された、端子パッドを有する半導体チップと、
前記配線パターンの前記第2の部品実装用ランド上に表面実装された表面実装用チップ部品と、
前記半導体チップの前記端子パッドと前記配線パターンの前記第1の部品実装用ランドとの間に挟設された、該端子パッドと該第1の部品実装用ランドとを電気的、機械的に接続する導電性バンプと、
前記半導体チップと前記保護層との間に設けられた樹脂と、
前記表面実装用チップ部品と前記配線パターンの前記第2の部品実装用ランドとを電気的、機械的に接続する、フィレットを含むはんだ部と
を具備することを特徴とする電子モジュール。 - 前記導電性バンプがその材料としてAuを有することを特徴とする請求項1記載の電子モジュール。
- 前記配線パターンの前記第1、第2の部品実装用ランドの前記表面が、十点表面粗さRzの評価で0.35μmを超える表面粗さであることを特徴とする請求項2記載の電子モジュール。
- 前記配線パターンが、前記絶縁層の側とは反対の側の表面のすべての領域において粗化されていることを特徴とする請求項1ないし3のいずれか1項記載の電子モジュール。
- 絶縁板上に積層された銅箔をパターニングし、半導体チップを実装するための第1のランドおよび表面実装用チップ部品を実装するための第2のランドを含む配線パターンを形成する工程と、
前記第1、第2のランドを除く前記配線パターン上から前記絶縁板上に連なるように保護層を形成する工程と、
前記第1、第2のランド上が少なくとも粗化されるように前記銅箔または前記銅箔から得られた前記配線パターンを表面粗化する工程と、
粗化表面を有する前記第1のランドを含む前記絶縁板上の位置に樹脂を適用する工程と、
端子パッドを有し該端子パッド上に導電性バンプが形設された半導体チップを、前記樹脂を介し、粗化表面を有する前記第1のランドの位置に前記導電性バンプの位置を合わせてフリップ接続する工程と、
はんだを用い該はんだがフィレットを形成するように、表面実装用チップ部品を粗化表面を有する前記第2のランド上に表面実装する工程と
を具備することを特徴とする電子モジュールの製造方法。 - 前記導電性バンプがその材料としてAuを有することを特徴とする請求項5記載の電子モジュールの製造方法。
- 表面粗化する前記工程が、十点表面粗さRzの評価で0.35μmを超える表面粗さになるようになされることを特徴とする請求項6記載の電子モジュールの製造方法。
- 表面粗化する前記工程が、Cuを黒化還元処理することによりなされることを特徴とする請求項6記載の電子モジュールの製造方法。
- 表面粗化する前記工程が、Cuをマイクロエッチングすることによりなされることを特徴とする請求項6記載の電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130683A JP5323395B2 (ja) | 2008-05-19 | 2008-05-19 | 電子モジュール、電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130683A JP5323395B2 (ja) | 2008-05-19 | 2008-05-19 | 電子モジュール、電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009278050A JP2009278050A (ja) | 2009-11-26 |
JP5323395B2 true JP5323395B2 (ja) | 2013-10-23 |
Family
ID=41443176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130683A Expired - Fee Related JP5323395B2 (ja) | 2008-05-19 | 2008-05-19 | 電子モジュール、電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5323395B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455271B (zh) * | 2011-05-24 | 2014-10-01 | 矽品精密工業股份有限公司 | 半導體元件結構及其製法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2005069364A1 (ja) * | 2004-01-13 | 2007-12-27 | 松下電器産業株式会社 | 実装済基板、電子部品実装方法、電子部品、及び配線基板 |
JP2006294650A (ja) * | 2005-04-05 | 2006-10-26 | Oki Electric Ind Co Ltd | 電子部品の実装方法 |
-
2008
- 2008-05-19 JP JP2008130683A patent/JP5323395B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009278050A (ja) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI545998B (zh) | Built-in parts wiring board | |
US7943001B2 (en) | Process for producing multilayer board | |
JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
JP4201436B2 (ja) | 多層配線基板の製造方法 | |
JP2007073866A (ja) | 部品内蔵配線板 | |
JP2012134437A (ja) | 電子部品内蔵型プリント基板およびその製造方法 | |
JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6083130B2 (ja) | 補強板付きフレキシブル配線板 | |
JP5176500B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP5323395B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2008016651A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP2008010616A (ja) | 部品内蔵配線板 | |
JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5590097B2 (ja) | 部品内蔵配線板 | |
CN102123578B (zh) | 表面安装集成电路组件 | |
JP2005244163A (ja) | 中継基板付き基板及びその製造方法 | |
JP2013048290A (ja) | 部品内蔵配線板 | |
JP2011018782A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5575383B2 (ja) | 電子部品実装配線板の製造方法及び電子部品実装配線板 | |
JP2002151618A (ja) | ビルドアッププリント配線板およびその製造方法 | |
JP2007035870A (ja) | 半導体装置 | |
JP5607573B2 (ja) | 多層配線基板、部品内蔵基板、および多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121029 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5323395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |