JP5575383B2 - 電子部品実装配線板の製造方法及び電子部品実装配線板 - Google Patents

電子部品実装配線板の製造方法及び電子部品実装配線板 Download PDF

Info

Publication number
JP5575383B2
JP5575383B2 JP2008233504A JP2008233504A JP5575383B2 JP 5575383 B2 JP5575383 B2 JP 5575383B2 JP 2008233504 A JP2008233504 A JP 2008233504A JP 2008233504 A JP2008233504 A JP 2008233504A JP 5575383 B2 JP5575383 B2 JP 5575383B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
insulating member
wiring
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008233504A
Other languages
English (en)
Other versions
JP2010067835A (ja
Inventor
剛 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008233504A priority Critical patent/JP5575383B2/ja
Publication of JP2010067835A publication Critical patent/JP2010067835A/ja
Application granted granted Critical
Publication of JP5575383B2 publication Critical patent/JP5575383B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線パターン間に配置された絶縁部材中に電子部品が埋設されてなる電子部品実装配線板の製造方法、及びその電子部品実装配線板に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線板を多層化することが盛んに行われている。
このような多層化配線板においては、複数の配線パターンを互いに略平行となるようにして配置し、前記配線パターン間に絶縁部材を配し、半導体部品などの電子部品は前記絶縁部材中に前記配線パターンの少なくとも1つと電気的に接続するようにして埋設するとともに、前記絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、前記複数の配線パターンを互いに電気的に接続するようにしている(例えば、特許文献1参照)。
従来、上述した電子部品内蔵配線板は、例えばBit(ビー・スクエア・イット)によって製造していた。この製造方法は、以下のような工程に従って目的とする電子部品内蔵配線板を得る。すなわち、絶縁部材(プリプレグ)を介して互いに略平行となるように配置された一対の配線パターンを有し、これらの配線パターンが適宜層間接続体によって厚さ方向に電気的に接続されてなる配線基板上に、前記配線パターンと電気的に接続するようにして電子部品を配置して、電子部品搭載型の配線基板を形成するとともに、同様な構成の電子部品非搭載型の配線基板を準備し、これらの配線基板同士を加熱下で加圧して積層させることによって形成する(例えば、非特許文献1参照)。
前記配線基板同士を積層させる際には、前記配線基板を加熱することから前記絶縁部材(プリプレグ)が流動化するようになり、前記絶縁部材(プリプレグ)によって前記電子部品との間に形成された空隙、特に前記電子部品と前記配線パターンとの空隙が充填されるようになる。
しかしながら、上記電子部品の大きさが縮小するにつれて、溶融した前記絶縁部材の前記空隙への回り込みが不十分となり、前記空隙を完全に埋設することができなくなってきている。このため、前記電子部品と前記配線パターンとの間には、上記空隙が残存してしまう結果となっていた。
一方、実装工程における加熱によって前記はんだ材がリフローしてしまうと、前記電子部品と前記配線パターンとの間には上記絶縁部材が存在せずに空隙となっていることから、前記空隙を基点としたデラミ(膨れ、剥離)の発生する可能性が高まるとともに、前記空隙部内のはんだ材がリフローしてしまい、電子部品内蔵配線板の短絡の原因となってしまうという問題があった。
特開2003−197849号 ビルドアップ多層プリント配線板技術(2000年6月20日、日刊工業新聞社発行)
本発明は、電子部品と配線パターンとの間を、空隙を形成することなく絶縁部材で充填し、前記電子部品と前記配線パターンとの密着力を向上させて、前記電子部品の前記配線パターンからの剥離を防止してなる電子部品内蔵配線板を提供することを目的とする。
上記目的を達成すべく、本発明は、
一対の第1の配線パターン間に配置した第1の絶縁部材中に、少なくとも一方の主面の少なくとも一部が、前記一対の第1の配線パターンの積層方向に沿って露出するように電子部品が埋設されてなる、電子部品内蔵型の2層配線基板を形成する工程と、
第2の絶縁部材の一方の主面に第2の配線パターンが形成されるとともに、前記第2の絶縁部材を貫通し、前記第2の配線パターンと電気的に接続されてなる層間接続体を有する配線基板を形成する工程と、
前記2層配線基板の、少なくとも前記電子部品の前記少なくとも一方の主面が露出した側に、前記配線基板の前記第2の絶縁部材が位置するとともに、前記層間接続体が前記第1の配線パターンと電気的に接続するようにして、前記2層配線基板と前記配線基板とを加熱下積層する工程とを具え、
前記2層配線基板において、前記電子部品は、前記少なくとも一方の主面が露出した側で、前記第1の配線パターンと電気的に接続されており、前記電子部品の前記少なくとも一方の主面の表面レベルが前記第1の配線パターンの表面レベルよりも低く、窪んでおり、
前記電子部品の周囲は、前記第1の絶縁部材と前記第2の絶縁部材とで隙間なく囲まれていることを特徴とする、電子部品実装配線板の製造方法に関する。
また、本発明は、一対の第1の配線パターン間に配置した第1の絶縁部材中に、少なくとも一方の主面の少なくとも一部が、前記一対の第1の配線パターンの積層方向に沿って露出するように電子部品が埋設されてなる、電子部品内蔵型の2層配線基板と、
第2の絶縁部材の一方の主面に第2の配線パターンが形成されるとともに、前記第2の絶縁部材を貫通し、前記第2の配線パターンと電気的に接続されてなる層間接続体を有し、前記第2の絶縁部材が、前記電子部品の、露出した前記少なくとも一方の主面の前記少なくとも一部と接触するとともに、前記層間接続体が前記第1の配線パターンと電気的に接続するようにして前記2層配線基板上に積層されてなる配線基板とを具え、
前記2層配線基板において、前記電子部品が、前記少なくとも一方の主面が露出した側で、前記第1の配線パターンと電気的に接続され、前記電子部品の前記少なくとも一方の主面の表面レベルが前記第1の配線パターンの表面レベルよりも低く、窪んでおり、
前記電子部品の周囲は、前記第1の絶縁部材と前記第2の絶縁部材とで隙間なく囲まれていることを特徴とする、電子部品実装配線板に関する。
本発明によれば、従来のように電子部品を配線パターン上に搭載した配線基板に代えて、前記電子部品を絶縁部材中に埋設し、その少なくとも一方の主面の少なくとも一部が露出してなる電子部品内蔵型の2層配線基板を準備し、この2層配線基板の、前記電子部品の前記主面が露出した側に、従来構成の配線基板における絶縁部材が位置するようにして、前記2層配線基板及び前記配線基板を加熱下、積層するようにしている。
この場合、前記電子部品の前記露出した主面上には、前記配線基板の前記絶縁部材が流動化して流れ込むようになる。一方、前記電子部品は前記2層配線基板の絶縁部材中に埋設されているので、前記電子部品の露出していない側の主面は前記絶縁部材に接触している。したがって、前記2層配線基板と前記配線基板とを積層した際に、前記電子部品の周囲は前記2層配線基板の絶縁部材と前記配線基板の絶縁部材とで隙間なく囲まれるようになる。
結果として、前記電子部品は前記絶縁部材で強固に保持されるようになるので、前記電子部品と前記配線パターンとを接続しているはんだ材等が、上述した積層工程における加熱によってリフローした場合においても、前記電子部品が前記配線パターンから剥離してしまうようなことがない。結果として、得られた電子部品内蔵配線板が不良化してしまうという恐れがない。
以上、本発明によれば、電子部品と配線パターンとの間を、空隙を形成することなく絶縁部材で充填し、前記電子部品と前記配線パターンとの密着力を向上させて、前記電子部品の前記配線パターンからの剥離を防止してなる電子部品内蔵配線板を提供することができる。
以下、本発明の具体的特徴について、発明を実施するための最良の形態に基づいて説明する。
図1〜15は、本発明の電子部品実装配線板の製造方法の一例を示す工程図である。なお、図1〜9は、電子部品内蔵型の2層配線基板の製造方法に関する工程図である。
最初に、図1に示すように、金属製の支持体11を準備し、この支持体11上に例えば銅箔からなる金属箔12を形成し、さらに導体ランド13を形成する。金属箔12は例えばメッキ法によって形成することができる。導体ランド13は例えば導電ペーストを用い、スクリーン印刷によって形成することができる。特に導電性ペーストを用いた場合には、ペースト材料の弾性により応力緩和を生ぜしめることができ、信頼性を向上させることができる。
次いで、図2に示すように、導体ランド13上に半田等の導電性の接続部材14を介して電子部品21を固定し、支持板11上に、金属箔12及び導体ランド13を介して電子部品21を配置し、電子部品積層体15を得る。
次いで、図3に示すように、金属製の追加の支持体31を準備し、この支持体31上に例えば銅箔からなる金属箔32を形成し、次いで、図4に示すように、例えばスクリーン印刷により導電性材料からなる円錐状のバンプ33Aを形成する。次いで、図5に示すように、バンプ33Aが貫通するようにしてプリプレグ34Aを形成し、プリプレグ積層体35を得る。
次いで、図6に示すように、プリプレグ積層体35を上下反転させ、バンプ33Aが電子部品積層体15の金属箔12と接触するようにして、電子部品積層体15とプリプレグ積層体35とを積層し、図7に示すように、支持板11及び31を介して上下方向から加熱加圧プレスする。この際、プリプレグ34Aは硬化して絶縁部材34となるとともに、バンプ33Aは層間接続体33となる。
その後、図8に示すように、支持体11及び31を除去した後、図9に示すように、金属箔12及び32をフォトリソグラフィの技術によってパターニングし、一対の配線パターン41及び42を形成して、電子部品内蔵型の2層配線基板40を形成する。
なお、図8から明らかなように、電子部品21は、例えばサブミクロン程度のオーダの大きさであるため、上述した加熱加圧操作において、プリプレグ34Aの、電子部品21と金属箔12との空隙36への回り込みが不十分となり、空隙36を完全に埋設することができないばかりでなく、場合によってはそのまま残存するようになる。したがって、図9に示すような2層配線基板40を形成した後は、空隙36が開放され、電子部品21の下側に位置する主面21Aが露出するようになる。
また、本例では、電子部品21は、導体ランド13上に固定されているため、その主面21Aが露出した側で、主面21Aの表面レベルが配線パターン42の表面レベルより低くなって、窪んだ状態となっている。一方、電子部品21は、接続部材14及び導体ランド13を介して配線パターン42と電気的に接続されている。
なお、電子部品21は、例えばコンデンサ及びサーミスタなどの受動部品とすることができるが、その他、IC、トランジスタ、ダイオードなどの能動部品とすることもできる。電子部品21が能動部品の場合は、例えば図2に示す工程において、電子部品21と金属箔12との隙間にアンダーフィル樹脂を注入する場合があるので、電子部品21を受動部品とした場合に比較して上述のような空隙36が形成される可能性は減少する。
したがって、本例の製造方法は、電子部品21が受動部品の場合に特に好ましく用いることができる。しかしながら、電子部品21が能動部品の場合でも空隙36の形成を完全に排除できるものではないので、本例の製造方法はこのような場合においても適用することができる。
一方、図10に示すように、例えば銅箔などの金属箔51を準備し、この金属箔51上に例えばスクリーン印刷により導電性材料からなる円錐状のバンプ52Aを形成する。次いで、図11に示すように、バンプ52Aが貫通するようにしてプリプレグ53Aを形成する。次いで、図12に示すように、プリプレグ53A上に例えば銅箔などの金属箔54を配置し、その後、加熱加圧プレスを実施してプリプレグ53Aを硬化し、両面金属(銅)箔張り板を形成する。
次いで、図13に示すように、金属箔54に対してフォトリソグラフィによるパターニングを施し、配線パターン55を形成し、この配線パターン55上に円錐状のバンプ56Aを例えばスクリーン印刷によって形成する。次いで、バンプ56Aを貫通するようにしてプリプレグ57Aを形成し、層間接続体(バンプ)を有する配線基板60を得る。
次いで、図14に示すように、図9で得られた2層配線基板40を上下反転するとともに、2層配線基板40の上方から図13で得られた配線基板60を、バンプ56Aが配線パターン41に電気的に接触するようにして積層するとともに、2層配線基板40の下方から図13で得られた配線基板60を上下反転させて、バンプ56Aが配線パターン42に電気的に接触するようにして積層する。
次いで、図15に示すように、図14で得た積層体に対して上下方向から加熱加圧し、金属箔51をパターニングして配線パターン58とし、目的とする電子部品内蔵配線板70を得る。この際、プリプレグ57Aは硬化し、絶縁部材57及びなる。一方、上方に位置する配線基板60のプリプレグ57Aは流動化して、2層配線基板21の主面21Aが露出してなる空隙36に回り込んで埋設するようになる。
したがって、電子部品21の露出した主面21Aは絶縁部材57に接触し、絶縁部材57によって隙間なく囲まれるようになる。結果として、電子部品21は絶縁部材57で強固に保持されるようになるので、電子部品21と配線パターン42とを接続している接合部材14等が、実装工程における加熱によってリフローした場合においても、電子部品21と配線パターン42との間には絶縁部材57が存在して空隙が形成されていないので、空隙を基点としたデラミ(膨れ、剥離)の発生や、はんだ材のリフローによって電子部品内蔵配線板70が不良化してしまうという恐れがない。
なお、従来のBit(ビー・スクエア・イット)では、電子部品21の下方に形成された空隙36が開放されることがない。したがって、本例の図14に示す工程に示すように、上下方向から配線基板を積層するようにしても、空隙36にプリプレグが回り込むようなことがない。
結果として、電子部品内蔵配線板を製造した後も、上述のように空隙36が残存することになり、電子部品21と配線パターン42とを接合する接合部材14が、上述した積層工程における加熱によってリフローしてしまうと、電子部品21と配線パターン42との間には絶縁部材が存在せずに空隙となっていることから、電子部品21と配線パターン42とみ密着力が一時的に極めて小さくなる場合がある。このため、電子部品21が配線パターン42から剥離してしまい、得られた電子部品内蔵配線板70が不良化してしまう。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記具体例においては、配線基板60を2層構造の配線基板としているが、目的とする電子部品実装配線板の種類に応じて任意の数とすることができ、単層構造あるいは3層以上の構造とすることができる。
本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。
符号の説明
11,31 支持板
12,32,51,55 金属箔
13 導体ランド
14 接続部材
15 電子部品積層体
21 電子部品
33A,52A,56A バンプ
34,53,57 絶縁部材
34A,53A,57A プリプレグ
35 プリプレグ積層体
36 空隙
40 電子部品内蔵型の2層配線基板
41,42,55,58 配線パターン

Claims (4)

  1. 一対の第1の配線パターン間に配置した第1の絶縁部材中に、少なくとも一方の主面の少なくとも一部が、前記一対の第1の配線パターンの積層方向に沿って露出するように電子部品が埋設されてなる、電子部品内蔵型の2層配線基板を形成する工程と、
    第2の絶縁部材の一方の主面に第2の配線パターンが形成されるとともに、前記第2の絶縁部材を貫通し、前記第2の配線パターンと電気的に接続されてなる層間接続体を有する配線基板を形成する工程と、
    前記2層配線基板の、少なくとも前記電子部品の前記少なくとも一方の主面が露出した側に、前記配線基板の前記第2の絶縁部材が位置するとともに、前記層間接続体が前記第1の配線パターンと電気的に接続するようにして、前記2層配線基板と前記配線基板とを加熱下積層する工程とを具え、
    前記2層配線基板において、前記電子部品は、前記少なくとも一方の主面が露出した側で、前記第1の配線パターンと電気的に接続されており、前記電子部品の前記少なくとも一方の主面の表面レベルが前記第1の配線パターンの表面レベルよりも低く、窪んでおり、
    前記電子部品の周囲は、前記第1の絶縁部材と前記第2の絶縁部材とで隙間なく囲まれていることを特徴とする、電子部品実装配線板の製造方法。
  2. 前記電子部品は受動部品であることを特徴とする、請求項に記載の電子部品実装配線板の製造方法。
  3. 一対の第1の配線パターン間に配置した第1の絶縁部材中に、少なくとも一方の主面の少なくとも一部が、前記一対の第1の配線パターンの積層方向に沿って露出するように電子部品が埋設されてなる、電子部品内蔵型の2層配線基板と、
    第2の絶縁部材の一方の主面に第2の配線パターンが形成されるとともに、前記第2の絶縁部材を貫通し、前記第2の配線パターンと電気的に接続されてなる層間接続体を有し、前記第2の絶縁部材が、前記電子部品の、露出した前記少なくとも一方の主面の前記少なくとも一部と接触するとともに、前記層間接続体が前記第1の配線パターンと電気的に接続するようにして前記2層配線基板上に積層されてなる配線基板と具え、
    前記2層配線基板において、前記電子部品が、前記少なくとも一方の主面が露出した側で、前記第1の配線パターンと電気的に接続され、前記電子部品の前記少なくとも一方の主面の表面レベルが前記第1の配線パターンの表面レベルよりも低く、窪んでおり、
    前記電子部品の周囲は、前記第1の絶縁部材と前記第2の絶縁部材とで隙間なく囲まれていることを特徴とする、電子部品実装配線板。
  4. 前記電子部品は受動部品であることを特徴とする、請求項に記載の電子部品実装配線板。
JP2008233504A 2008-09-11 2008-09-11 電子部品実装配線板の製造方法及び電子部品実装配線板 Expired - Fee Related JP5575383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008233504A JP5575383B2 (ja) 2008-09-11 2008-09-11 電子部品実装配線板の製造方法及び電子部品実装配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233504A JP5575383B2 (ja) 2008-09-11 2008-09-11 電子部品実装配線板の製造方法及び電子部品実装配線板

Publications (2)

Publication Number Publication Date
JP2010067835A JP2010067835A (ja) 2010-03-25
JP5575383B2 true JP5575383B2 (ja) 2014-08-20

Family

ID=42193162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233504A Expired - Fee Related JP5575383B2 (ja) 2008-09-11 2008-09-11 電子部品実装配線板の製造方法及び電子部品実装配線板

Country Status (1)

Country Link
JP (1) JP5575383B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279090B2 (ja) * 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板

Also Published As

Publication number Publication date
JP2010067835A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2007158174A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
KR101442423B1 (ko) 전자부품 내장기판 제조 방법 및 전자부품 내장기판
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2007266323A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5575383B2 (ja) 電子部品実装配線板の製造方法及び電子部品実装配線板
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2004031476A (ja) 電子部品内蔵多層プリント基板及びその製造方法
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP2011228471A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130820

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees