JP2007035870A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007035870A
JP2007035870A JP2005216262A JP2005216262A JP2007035870A JP 2007035870 A JP2007035870 A JP 2007035870A JP 2005216262 A JP2005216262 A JP 2005216262A JP 2005216262 A JP2005216262 A JP 2005216262A JP 2007035870 A JP2007035870 A JP 2007035870A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
chip capacitor
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005216262A
Other languages
English (en)
Inventor
Eiji Takano
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005216262A priority Critical patent/JP2007035870A/ja
Publication of JP2007035870A publication Critical patent/JP2007035870A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】チップコンデンサと配線基板との機械的接続及び電気的接続の信頼性を向上することができる半導体装置を提供することを目的とする。
【解決手段】半導体装置１は、内部配線を有する配線基板２と、前記配線基板２の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子３と、前記配線基板２の裏面に実装され、且つ前記内部配線を介して前記半導体素子３と電気的に接続されたチップコンデンサ４と、前記配線基板２の裏面に形成され、且つ前記内部配線を介して前記半導体素子３と電気的に接続された外部接続端子５と、前記配線基板２と前記チップコンデンサ４とを固定する固定用樹脂１０とを具備する。
【選択図】図１

Description

本発明は、半導体装置に係り、特にチップコンデンサを実装した半導体装置に関する。
近年、半導体集積回路の多機能化や高性能化にともない、半導体装置の小型化が急速に進んでいる。このような小型化を達成するため、チップコンデンサ、チップ状のインダクタ、抵抗等の電子部品を実装したＰＧＡ（ピン・グリッド・アレイ）構造、ＢＧＡ（ボール・グリッド・アレイ）構造が多用されている。このような電子部品を実装したＢＧＡ構造として、例えば、セラミック基板等の配線基板表面に半導体素子をフリップチップボンディングによって実装し、配線基板裏面（マザーボード実装面側）にチップコンデンサを実装した構造を有する半導体装置が記載されている（例えば、特許文献１参照）。
特開平９−２６０５３７号公報
しかしながら、特許文献１に記載の半導体装置は、その製造工程において、例えば、配線基板のマザーボード実装面側にチップコンデンサを実装した後に、配線基板表面にフリップチップボンディングにより半導体素子を実装しリフロー処理（加熱処理）をした場合、チップコンデンサと配線基板とを接合するハンダが溶融して、チップコンデンサが脱落したり、チップコンデンサと配線基板との電気的接続が不良になるという問題があった。
本発明は、このような課題に対処するためになされたもので、チップコンデンサと配線基板との機械的接続及び電気的接続の信頼性を向上することができる半導体装置を提供することを目的とする。
本発明の一態様に係る半導体装置は、内部配線を有する配線基板と、前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、前記配線基板の裏面に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、前記配線基板と前記チップコンデンサとを固定する固定用樹脂とを具備することを特徴とする。
本発明の他の態様に係る半導体装置は、裏面に凹部が設けられ、且つ内部配線を有する配線基板と、前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、前記凹部内に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、前記配線基板と前記凹部内に実装されたチップコンデンサとを固定する固定用樹脂とを具備することを特徴とする。
本発明の一態様による半導体装置は、配線基板とチップコンデンサとを固定する固定用樹脂を有している。このように配線基板とチップコンデンサとを固定することによって、配線基板とチップコンデンサとの機械的及び電気的接続の不良を抑制することができる。また、本発明の他態様による半導体装置は、配線基板の裏面に凹部を設け、この凹部にチップコンデンサを実装して、前記配線基板と前記チップコンデンサとを固定用樹脂で固定している。このように配線基板とチップコンデンサとを固定することによって、配線基板とチップコンデンサとの機械的及び電気的接続の不良を抑制することができる。これらによって、機械的及び電気的な接続の信頼性の向上を図ることができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、本発明はそれらの実施形態に限定されるものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
図１に示すように、半導体装置１は、いわゆるＢＧＡ構造であり、内部配線を有する配線基板２と、この配線基板２の表面に実装された半導体素子３と、配線基板２の裏面（マザーボード実装面側）に実装されたチップコンデンサ４とを備えている。配線基板２のマザーボード実装面側には、外部接続端子５が形成されており、内部配線を介して半導体素子３と電気的に接続されている。半導体素子３と配線基板２との間には、アンダーフィル樹脂６が充填されており、半導体素子３はアンダーフィル樹脂６を介して配線基板２と接続されている。
配線基板２は、コア基板７と、その両主面上に絶縁層と配線層とを交互に積層したビルドアップ層８とを有している。その内部配線は、配線層、配線層間を電気的に接続するビア、コア基板７内に設けられた導体層を有するスルーホール部により形成されている。
配線基板２と半導体素子３とは、配線基板２の半導体素子用端子パッドと半導体素子３の電極端子との間に形成されたバンプ９で電気的及び機械的に接続されている。半導体素子３の電極端子は、配線基板２の内部配線を介してチップコンデンサ４と電気的に接続されている。チップコンデンサ４は、半導体素子３に安定した電圧を供給するためのものであり、外部接続端子５の一部は、チップコンデンサ４と電気的に接続されている。
チップコンデンサ４と配線基板２とは、その間に注入、固化された固定用樹脂１０により強固に固定されている。固定用樹脂１０は、チップコンデンサ４を配線基板２に確実に固定し、これによりチップコンデンサ４と内部配線との電気的接続を補強するためのものである。固定用樹脂１０としては、絶縁性を有し、且つ加熱して容易に固化するエポキシ樹脂等の熱硬化性樹脂が好ましい。
本実施形態に係る半導体装置１は、例えば、以下のようにして作製される。
まず、コア基板７を用意し、その両主面上にビルドアップ層８を積層形成して、配線基板２を作製する。コア基板７としては、例えば、ガラスエポキシ基板、ビスマレイミド−トリアジン（ＢＴ）樹脂基板、ポリイミド樹脂基板、フッ素系樹脂基板等の樹脂基板が挙げられる。このような樹脂基板にスルーホールを形成した後、スルーホールの内面を含む樹脂基板の表面に銅メッキ等を施して、所定の配線パターンを形成することによって、スルーホール部を有するコア基板７が作製される。
次に、このコア基板７の両主面上にビルドアップ層８を積層する。ビルドアップ層８は、絶縁層と配線層を順に積層してなり、各層の配線層間をビアで電気的に接続することによって、多層配線構造が形成される。具体的には、セミアディティブ法などのアディティブ法によって、コア基板７の各面に絶縁層を形成した後、例えばレーザ加工で絶縁層にビアホールを形成する。ビアホール内を含む絶縁層の表面に、例えば無電解銅メッキと電解銅メッキとを順に施して、ビアおよび配線層を形成する。このような絶縁層と配線層の形成工程が積層数に応じて複数回繰り返し実施される。なお、ビルドアップ層８は、コア基板７の一方の主面上のみに形成してもよい。また、積層数は特に限定されず、配線数や配線パターン等に応じて適宜選択可能である。
続いて、配線基板２形成時に同時に設けられたチップコンデンサ用の電極パッドに複数のチップコンデンサ４を実装し、ハンダを介して配線基板２の内部配線に電気的に接続する。チップコンデンサ４は、ハンダと接合する部分に電極を有している。なお、配線基板２の該電極パッドは、コア基板７内に設けられたスルーホール部に対応し、且つ配線基板２の半導体素子用端子パッドと対向する位置に形成されている。かかるチップコンデンサ４としては、例えばチタン酸バリウムを主成分とする誘電体層と、Ｎｉ層を交互に積層した内部電極とを有するセラミックスコンデンサ等が挙げられる。なお、本実施形態では複数のチップコンデンサを実装するが、実装するチップコンデンサは１つでもよい。
ハンダで接合されたチップコンデンサ４と配線基板２との間にディスペンサでエポキシ樹脂等の固定用樹脂１０を注入し、加熱、固化させる。このようにして、配線基板２とチップコンデンサ４との間に固定用樹脂１０が形成され、配線基板２とチップコンデンサ４との隙間が塞がれる。
次に、半導体素子用端子パッドを配線基板２に形成する。具体的には、半導体素子実装面側のビルドアップ層８にソルダレジストを塗布し、露光、現像する。これにより、ビルドアップ層８の一番外側にある配線層で、半導体素子用端子パッドとなる部分の表面が露出される。露出した半導体素子用端子パッドにハンダバンプやＡｕバンプ等のバンプ９を形成して半導体素子３を実装し、リフロー炉に投入してリフロー処理し、加熱、固化させる。
続いて、配線基板２と半導体素子３との間にアンダーフィル樹脂６をディスペンサ等で充填し、半導体素子３を上方から一定の圧力で押し付け、ヒータ等により雰囲気温度を上げてアンダーフィル樹脂６を硬化させ、配線基板２上に半導体素子３を固定する。
次に、配線基板２の裏面にマザーボードに実装するための外部接続端子５をコア基板７内のスルーホール部に対応する位置に形成する。外部接続端子５は金属バンプからなり、この金属バンプを形成する方法としては種々あるが、本実施形態では、スクリーン印刷などによって、低融点合金（バンプ材料）を所定厚さに印刷した後、加熱し、低融点合金の表面張力を利用して、ボール状の金属バンプを形成する。低融点合金としては、例えば、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などが挙げられる。以上の工程を経て、半導体装置１が作製される。
以上説明したように、本実施形態に係る半導体装置１によれば、配線基板２とチップコンデンサ４との間にエポキシ樹脂等の固定用樹脂１０を充填することにより、配線基板２とチップコンデンサ４との接続を補強し、機械的及び電気的接続の信頼性を向上することが可能になる。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置について、図２を参照して説明する。
図２は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。なお、図１と同一部分には、同一符号を付し、その説明を一部省略する。
図２に示すように、半導体装置２１は、上述した第１の実施形態による半導体装置において、配線基板２に実装された複数のチップコンデンサ４を取り囲むようにして、配線基板２裏面に深さ３０μｍ程度の細長い溝２２（凹部）が設けられている。この溝２２は、コア基板７の両主面上にビルドアップ層８を形成して配線基板２を形成後、複数のチップコンデンサ４が実装される所定位置を取り囲むようにして、マザーボード実装面側のビルドアップ層２〜３層の凹部に対応する部分をルータ（座ぐり）加工して形成される。
このようにして溝２２が形成された配線基板２裏面にチップコンデンサ４が実装され、内部配線と電気的に接続される。第１の実施形態と同様にして、ハンダで接合されたチップコンデンサ４と配線基板２との間に固定用樹脂１０を充填し、加熱、固化する。なお、固定用樹脂１０との密着性を高めるため、溝２２の内面にシラン系、チタン系、またはアルミニウム系のカップリング剤を予め塗布してもよい。
以上説明したように、本実施形態に係る半導体装置２１によれば、チップコンデンサ４と配線基板２との機械的及び電気的接続の信頼性の向上等の利点に加え、このような溝２２を設けることによって固定用樹脂１０のはみ出しを防止するため、固定用樹脂１０が外部接続端子５に付着することがなく、外部接続端子５とマザーボードとの良好な接続性を確保することができる。
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置について、図３を参照して説明する。図３は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。なお、図１と同一部分には、同一符号を付し、その説明を一部省略する。
図３に示すように、半導体装置３１は、上述した第１の実施形態による半導体装置において、配線基板２上の半導体素子用端子パッドと対向するように、配線基板２のマザーボード実装面側に凹部３２が形成され、この凹部３２内に複数のチップコンデンサ４が実装されている。凹部３２は、平面視でほぼ正方形を有し、深さ３０μｍ程度である。
この凹部３２は、コア基板７の両主面上にビルドアップ層８を形成して配線基板２を形成後、マザーボード実装面側のビルドアップ層２〜３層の、凹部３２に対応する部分をルータ（座ぐり）加工して形成される。このようにして設けられた凹部３２内にチップコンデンサ４が実装され、内部配線と電気的に接続される。第１の実施形態と同様にして、ハンダで接合されたチップコンデンサ４と配線基板２との間に固定用樹脂１０を塗布し、加熱、固化する。
以上説明したように、本実施形態に係る半導体装置３１によれば、チップコンデンサ４と配線基板２との機械的及び電気的接続の信頼性向上等の利点に加え、第１の実施形態及び第２の実施形態に比べて、半導体素子３とチップコンデンサ４との配線距離（導通経路）を短くすることにより、かかる導通経路の電気抵抗やインピーダンスを低減して電気的特性を安定させることができる。さらに、チップコンデンサ４を凹部３２内に実装することによって、半導体装置３１を薄型化することができる。
（第４の実施形態）
次に、本発明の第４の実施形態に係る半導体装置について、図４を参照して説明する。
図４は、本発明の第４の実施形態に係る半導体装置の構成を示す断面図である。なお、図１と同一部分には、同一符号を付し、その説明を一部省略する。
図４に示すように、半導体装置４１は、上述した第３の実施形態による半導体装置において、チップコンデンサ４が固定用樹脂１０で封止されている。本実施形態では、凹部３２内にチップコンデンサ４を実装後、スクリーン印刷等によりエポキシ樹脂等の固定用樹脂１０をチップコンデンサ４が被覆される厚さに印刷し、加熱、固化する。
以上説明したように、本実施形態に係る半導体装置４１によれば、チップコンデンサ４と配線基板２との機械的及び電気的接続の信頼性の向上、電気的特性の安定化、半導体装置４１の薄型化などの利点に加え、チップコンデンサ４の動作をより一層確実に発揮することができ、半導体装置４１の不良発生率の低減を図ることができる。さらには、固定用樹脂１０をスクリーン印刷等により塗布することで、配線基板２とチップコンデンサ４とを容易に固定することができる。
本発明は上記した実施形態に限定されるものではなく、チップコンデンサを有する配線基板に半導体素子を実装した各種の半導体装置に適用することができる。そのような半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置を示す断面図である。 本発明の第４の実施形態に係る半導体装置を示す断面図である。
符号の説明
１，２１，３１，４１…半導体装置、２…配線基板、３…半導体素子、４…チップコンデンサ、５…外部接続端子、７…コア基板、８…ビルドアップ層、１０…固定用樹脂、２２…溝、３２…凹部。

Claims (5)

  1. 内部配線を有する配線基板と、
    前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、
    前記配線基板の裏面に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、
    前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、
    前記配線基板と前記チップコンデンサとを固定する固定用樹脂と
    を具備することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記チップコンデンサを取り囲むようにして前記配線基板に凹部が設けられていることを特徴とする半導体装置。
  3. 裏面に凹部が設けられ、且つ内部配線を有する配線基板と、
    前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、
    前記凹部内に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、
    前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、
    前記配線基板と前記凹部内に実装されたチップコンデンサとを固定する固定用樹脂と
    を具備することを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記チップコンデンサが前記固定用樹脂で封止されていることを特徴とする半導体装置。
  5. 前記配線基板は、コア基板と、前記コア基板の表面および裏面の少なくとも一方に配線層及び絶縁層とを交互に積層したビルドアップ層とを有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2005216262A 2005-07-26 2005-07-26 半導体装置 Withdrawn JP2007035870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005216262A JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216262A JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2007035870A true JP2007035870A (ja) 2007-02-08

Family

ID=37794766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216262A Withdrawn JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2007035870A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204699A (ja) * 2011-03-26 2012-10-22 Fujitsu Ltd 回路基板、その製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204699A (ja) * 2011-03-26 2012-10-22 Fujitsu Ltd 回路基板、その製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US8350388B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP2005310946A (ja) 半導体装置
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP5061668B2 (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP2007035870A (ja) 半導体装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP3742732B2 (ja) 実装基板及び実装構造体
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JP2002368038A (ja) フリップチップ実装方法
JP2009278050A (ja) 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007