JP2007035870A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007035870A
JP2007035870A JP2005216262A JP2005216262A JP2007035870A JP 2007035870 A JP2007035870 A JP 2007035870A JP 2005216262 A JP2005216262 A JP 2005216262A JP 2005216262 A JP2005216262 A JP 2005216262A JP 2007035870 A JP2007035870 A JP 2007035870A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
chip capacitor
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005216262A
Other languages
English (en)
Inventor
Eiji Takano
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005216262A priority Critical patent/JP2007035870A/ja
Publication of JP2007035870A publication Critical patent/JP2007035870A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】チップコンデンサと配線基板との機械的接続及び電気的接続の信頼性を向上することができる半導体装置を提供することを目的とする。
【解決手段】半導体装置1は、内部配線を有する配線基板2と、前記配線基板2の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子3と、前記配線基板2の裏面に実装され、且つ前記内部配線を介して前記半導体素子3と電気的に接続されたチップコンデンサ4と、前記配線基板2の裏面に形成され、且つ前記内部配線を介して前記半導体素子3と電気的に接続された外部接続端子5と、前記配線基板2と前記チップコンデンサ4とを固定する固定用樹脂10とを具備する。
【選択図】図1

Description

本発明は、半導体装置に係り、特にチップコンデンサを実装した半導体装置に関する。
近年、半導体集積回路の多機能化や高性能化にともない、半導体装置の小型化が急速に進んでいる。このような小型化を達成するため、チップコンデンサ、チップ状のインダクタ、抵抗等の電子部品を実装したPGA(ピン・グリッド・アレイ)構造、BGA(ボール・グリッド・アレイ)構造が多用されている。このような電子部品を実装したBGA構造として、例えば、セラミック基板等の配線基板表面に半導体素子をフリップチップボンディングによって実装し、配線基板裏面(マザーボード実装面側)にチップコンデンサを実装した構造を有する半導体装置が記載されている(例えば、特許文献1参照)。
特開平9−260537号公報
しかしながら、特許文献1に記載の半導体装置は、その製造工程において、例えば、配線基板のマザーボード実装面側にチップコンデンサを実装した後に、配線基板表面にフリップチップボンディングにより半導体素子を実装しリフロー処理(加熱処理)をした場合、チップコンデンサと配線基板とを接合するハンダが溶融して、チップコンデンサが脱落したり、チップコンデンサと配線基板との電気的接続が不良になるという問題があった。
本発明は、このような課題に対処するためになされたもので、チップコンデンサと配線基板との機械的接続及び電気的接続の信頼性を向上することができる半導体装置を提供することを目的とする。
本発明の一態様に係る半導体装置は、内部配線を有する配線基板と、前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、前記配線基板の裏面に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、前記配線基板と前記チップコンデンサとを固定する固定用樹脂とを具備することを特徴とする。
本発明の他の態様に係る半導体装置は、裏面に凹部が設けられ、且つ内部配線を有する配線基板と、前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、前記凹部内に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、前記配線基板と前記凹部内に実装されたチップコンデンサとを固定する固定用樹脂とを具備することを特徴とする。
本発明の一態様による半導体装置は、配線基板とチップコンデンサとを固定する固定用樹脂を有している。このように配線基板とチップコンデンサとを固定することによって、配線基板とチップコンデンサとの機械的及び電気的接続の不良を抑制することができる。また、本発明の他態様による半導体装置は、配線基板の裏面に凹部を設け、この凹部にチップコンデンサを実装して、前記配線基板と前記チップコンデンサとを固定用樹脂で固定している。このように配線基板とチップコンデンサとを固定することによって、配線基板とチップコンデンサとの機械的及び電気的接続の不良を抑制することができる。これらによって、機械的及び電気的な接続の信頼性の向上を図ることができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、本発明はそれらの実施形態に限定されるものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す断面図である。
図1に示すように、半導体装置1は、いわゆるBGA構造であり、内部配線を有する配線基板2と、この配線基板2の表面に実装された半導体素子3と、配線基板2の裏面(マザーボード実装面側)に実装されたチップコンデンサ4とを備えている。配線基板2のマザーボード実装面側には、外部接続端子5が形成されており、内部配線を介して半導体素子3と電気的に接続されている。半導体素子3と配線基板2との間には、アンダーフィル樹脂6が充填されており、半導体素子3はアンダーフィル樹脂6を介して配線基板2と接続されている。
配線基板2は、コア基板7と、その両主面上に絶縁層と配線層とを交互に積層したビルドアップ層8とを有している。その内部配線は、配線層、配線層間を電気的に接続するビア、コア基板7内に設けられた導体層を有するスルーホール部により形成されている。
配線基板2と半導体素子3とは、配線基板2の半導体素子用端子パッドと半導体素子3の電極端子との間に形成されたバンプ9で電気的及び機械的に接続されている。半導体素子3の電極端子は、配線基板2の内部配線を介してチップコンデンサ4と電気的に接続されている。チップコンデンサ4は、半導体素子3に安定した電圧を供給するためのものであり、外部接続端子5の一部は、チップコンデンサ4と電気的に接続されている。
チップコンデンサ4と配線基板2とは、その間に注入、固化された固定用樹脂10により強固に固定されている。固定用樹脂10は、チップコンデンサ4を配線基板2に確実に固定し、これによりチップコンデンサ4と内部配線との電気的接続を補強するためのものである。固定用樹脂10としては、絶縁性を有し、且つ加熱して容易に固化するエポキシ樹脂等の熱硬化性樹脂が好ましい。
本実施形態に係る半導体装置1は、例えば、以下のようにして作製される。
まず、コア基板7を用意し、その両主面上にビルドアップ層8を積層形成して、配線基板2を作製する。コア基板7としては、例えば、ガラスエポキシ基板、ビスマレイミド−トリアジン(BT)樹脂基板、ポリイミド樹脂基板、フッ素系樹脂基板等の樹脂基板が挙げられる。このような樹脂基板にスルーホールを形成した後、スルーホールの内面を含む樹脂基板の表面に銅メッキ等を施して、所定の配線パターンを形成することによって、スルーホール部を有するコア基板7が作製される。
次に、このコア基板7の両主面上にビルドアップ層8を積層する。ビルドアップ層8は、絶縁層と配線層を順に積層してなり、各層の配線層間をビアで電気的に接続することによって、多層配線構造が形成される。具体的には、セミアディティブ法などのアディティブ法によって、コア基板7の各面に絶縁層を形成した後、例えばレーザ加工で絶縁層にビアホールを形成する。ビアホール内を含む絶縁層の表面に、例えば無電解銅メッキと電解銅メッキとを順に施して、ビアおよび配線層を形成する。このような絶縁層と配線層の形成工程が積層数に応じて複数回繰り返し実施される。なお、ビルドアップ層8は、コア基板7の一方の主面上のみに形成してもよい。また、積層数は特に限定されず、配線数や配線パターン等に応じて適宜選択可能である。
続いて、配線基板2形成時に同時に設けられたチップコンデンサ用の電極パッドに複数のチップコンデンサ4を実装し、ハンダを介して配線基板2の内部配線に電気的に接続する。チップコンデンサ4は、ハンダと接合する部分に電極を有している。なお、配線基板2の該電極パッドは、コア基板7内に設けられたスルーホール部に対応し、且つ配線基板2の半導体素子用端子パッドと対向する位置に形成されている。かかるチップコンデンサ4としては、例えばチタン酸バリウムを主成分とする誘電体層と、Ni層を交互に積層した内部電極とを有するセラミックスコンデンサ等が挙げられる。なお、本実施形態では複数のチップコンデンサを実装するが、実装するチップコンデンサは1つでもよい。
ハンダで接合されたチップコンデンサ4と配線基板2との間にディスペンサでエポキシ樹脂等の固定用樹脂10を注入し、加熱、固化させる。このようにして、配線基板2とチップコンデンサ4との間に固定用樹脂10が形成され、配線基板2とチップコンデンサ4との隙間が塞がれる。
次に、半導体素子用端子パッドを配線基板2に形成する。具体的には、半導体素子実装面側のビルドアップ層8にソルダレジストを塗布し、露光、現像する。これにより、ビルドアップ層8の一番外側にある配線層で、半導体素子用端子パッドとなる部分の表面が露出される。露出した半導体素子用端子パッドにハンダバンプやAuバンプ等のバンプ9を形成して半導体素子3を実装し、リフロー炉に投入してリフロー処理し、加熱、固化させる。
続いて、配線基板2と半導体素子3との間にアンダーフィル樹脂6をディスペンサ等で充填し、半導体素子3を上方から一定の圧力で押し付け、ヒータ等により雰囲気温度を上げてアンダーフィル樹脂6を硬化させ、配線基板2上に半導体素子3を固定する。
次に、配線基板2の裏面にマザーボードに実装するための外部接続端子5をコア基板7内のスルーホール部に対応する位置に形成する。外部接続端子5は金属バンプからなり、この金属バンプを形成する方法としては種々あるが、本実施形態では、スクリーン印刷などによって、低融点合金(バンプ材料)を所定厚さに印刷した後、加熱し、低融点合金の表面張力を利用して、ボール状の金属バンプを形成する。低融点合金としては、例えば、Sn−Ag系、Pb−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系などが挙げられる。以上の工程を経て、半導体装置1が作製される。
以上説明したように、本実施形態に係る半導体装置1によれば、配線基板2とチップコンデンサ4との間にエポキシ樹脂等の固定用樹脂10を充填することにより、配線基板2とチップコンデンサ4との接続を補強し、機械的及び電気的接続の信頼性を向上することが可能になる。
(第2の実施形態)
次に、本発明の第2の実施形態に係る半導体装置について、図2を参照して説明する。
図2は、本発明の第2の実施形態に係る半導体装置の構成を示す断面図である。なお、図1と同一部分には、同一符号を付し、その説明を一部省略する。
図2に示すように、半導体装置21は、上述した第1の実施形態による半導体装置において、配線基板2に実装された複数のチップコンデンサ4を取り囲むようにして、配線基板2裏面に深さ30μm程度の細長い溝22(凹部)が設けられている。この溝22は、コア基板7の両主面上にビルドアップ層8を形成して配線基板2を形成後、複数のチップコンデンサ4が実装される所定位置を取り囲むようにして、マザーボード実装面側のビルドアップ層2〜3層の凹部に対応する部分をルータ(座ぐり)加工して形成される。
このようにして溝22が形成された配線基板2裏面にチップコンデンサ4が実装され、内部配線と電気的に接続される。第1の実施形態と同様にして、ハンダで接合されたチップコンデンサ4と配線基板2との間に固定用樹脂10を充填し、加熱、固化する。なお、固定用樹脂10との密着性を高めるため、溝22の内面にシラン系、チタン系、またはアルミニウム系のカップリング剤を予め塗布してもよい。
以上説明したように、本実施形態に係る半導体装置21によれば、チップコンデンサ4と配線基板2との機械的及び電気的接続の信頼性の向上等の利点に加え、このような溝22を設けることによって固定用樹脂10のはみ出しを防止するため、固定用樹脂10が外部接続端子5に付着することがなく、外部接続端子5とマザーボードとの良好な接続性を確保することができる。
(第3の実施形態)
次に、本発明の第3の実施形態に係る半導体装置について、図3を参照して説明する。図3は、本発明の第3の実施形態に係る半導体装置の構成を示す断面図である。なお、図1と同一部分には、同一符号を付し、その説明を一部省略する。
図3に示すように、半導体装置31は、上述した第1の実施形態による半導体装置において、配線基板2上の半導体素子用端子パッドと対向するように、配線基板2のマザーボード実装面側に凹部32が形成され、この凹部32内に複数のチップコンデンサ4が実装されている。凹部32は、平面視でほぼ正方形を有し、深さ30μm程度である。
この凹部32は、コア基板7の両主面上にビルドアップ層8を形成して配線基板2を形成後、マザーボード実装面側のビルドアップ層2〜3層の、凹部32に対応する部分をルータ(座ぐり)加工して形成される。このようにして設けられた凹部32内にチップコンデンサ4が実装され、内部配線と電気的に接続される。第1の実施形態と同様にして、ハンダで接合されたチップコンデンサ4と配線基板2との間に固定用樹脂10を塗布し、加熱、固化する。
以上説明したように、本実施形態に係る半導体装置31によれば、チップコンデンサ4と配線基板2との機械的及び電気的接続の信頼性向上等の利点に加え、第1の実施形態及び第2の実施形態に比べて、半導体素子3とチップコンデンサ4との配線距離(導通経路)を短くすることにより、かかる導通経路の電気抵抗やインピーダンスを低減して電気的特性を安定させることができる。さらに、チップコンデンサ4を凹部32内に実装することによって、半導体装置31を薄型化することができる。
(第4の実施形態)
次に、本発明の第4の実施形態に係る半導体装置について、図4を参照して説明する。
図4は、本発明の第4の実施形態に係る半導体装置の構成を示す断面図である。なお、図1と同一部分には、同一符号を付し、その説明を一部省略する。
図4に示すように、半導体装置41は、上述した第3の実施形態による半導体装置において、チップコンデンサ4が固定用樹脂10で封止されている。本実施形態では、凹部32内にチップコンデンサ4を実装後、スクリーン印刷等によりエポキシ樹脂等の固定用樹脂10をチップコンデンサ4が被覆される厚さに印刷し、加熱、固化する。
以上説明したように、本実施形態に係る半導体装置41によれば、チップコンデンサ4と配線基板2との機械的及び電気的接続の信頼性の向上、電気的特性の安定化、半導体装置41の薄型化などの利点に加え、チップコンデンサ4の動作をより一層確実に発揮することができ、半導体装置41の不良発生率の低減を図ることができる。さらには、固定用樹脂10をスクリーン印刷等により塗布することで、配線基板2とチップコンデンサ4とを容易に固定することができる。
本発明は上記した実施形態に限定されるものではなく、チップコンデンサを有する配線基板に半導体素子を実装した各種の半導体装置に適用することができる。そのような半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第1の実施形態に係る半導体装置を示す断面図である。 本発明の第2の実施形態に係る半導体装置を示す断面図である。 本発明の第3の実施形態に係る半導体装置を示す断面図である。 本発明の第4の実施形態に係る半導体装置を示す断面図である。
符号の説明
1,21,31,41…半導体装置、2…配線基板、3…半導体素子、4…チップコンデンサ、5…外部接続端子、7…コア基板、8…ビルドアップ層、10…固定用樹脂、22…溝、32…凹部。

Claims (5)

  1. 内部配線を有する配線基板と、
    前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、
    前記配線基板の裏面に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、
    前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、
    前記配線基板と前記チップコンデンサとを固定する固定用樹脂と
    を具備することを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記チップコンデンサを取り囲むようにして前記配線基板に凹部が設けられていることを特徴とする半導体装置。
  3. 裏面に凹部が設けられ、且つ内部配線を有する配線基板と、
    前記配線基板の表面に実装され、且つ前記内部配線と電気的に接続された半導体素子と、
    前記凹部内に実装され、且つ前記内部配線を介して前記半導体素子と電気的に接続されたチップコンデンサと、
    前記配線基板の裏面に形成され、且つ前記内部配線を介して前記半導体素子と電気的に接続された外部接続端子と、
    前記配線基板と前記凹部内に実装されたチップコンデンサとを固定する固定用樹脂と
    を具備することを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記チップコンデンサが前記固定用樹脂で封止されていることを特徴とする半導体装置。
  5. 前記配線基板は、コア基板と、前記コア基板の表面および裏面の少なくとも一方に配線層及び絶縁層とを交互に積層したビルドアップ層とを有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
JP2005216262A 2005-07-26 2005-07-26 半導体装置 Withdrawn JP2007035870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005216262A JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216262A JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2007035870A true JP2007035870A (ja) 2007-02-08

Family

ID=37794766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216262A Withdrawn JP2007035870A (ja) 2005-07-26 2005-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2007035870A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204699A (ja) * 2011-03-26 2012-10-22 Fujitsu Ltd 回路基板、その製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204699A (ja) * 2011-03-26 2012-10-22 Fujitsu Ltd 回路基板、その製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US8350388B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP2005310946A (ja) 半導体装置
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP2007035870A (ja) 半導体装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP3742732B2 (ja) 実装基板及び実装構造体
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JP2002368038A (ja) フリップチップ実装方法
JP2009278050A (ja) 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007