JP5709386B2 - 半導体装置の製造方法及び積層型半導体装置の製造方法 - Google Patents

半導体装置の製造方法及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP5709386B2
JP5709386B2 JP2010034954A JP2010034954A JP5709386B2 JP 5709386 B2 JP5709386 B2 JP 5709386B2 JP 2010034954 A JP2010034954 A JP 2010034954A JP 2010034954 A JP2010034954 A JP 2010034954A JP 5709386 B2 JP5709386 B2 JP 5709386B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
electrode pad
conductive ball
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010034954A
Other languages
English (en)
Other versions
JP2011171578A (ja
Inventor
昌大 河手
昌大 河手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010034954A priority Critical patent/JP5709386B2/ja
Publication of JP2011171578A publication Critical patent/JP2011171578A/ja
Application granted granted Critical
Publication of JP5709386B2 publication Critical patent/JP5709386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、はんだよりも融点の高い導電性ボールを電極端子とする半導体装置の製造方法及び積層型半導体装置の製造方法に関するものである。
モバイル電子機器の小型化及び高機能化により、それらの機器に使用される半導体装置の多端子化及び狭ピッチ化が進んでいる。現在、０．３ｍｍピッチのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌｅｙ）パッケージには直径０．１５ｍｍのはんだボールが使用されている。このＢＧＡパッケージをプリント配線板に実装する際に、部品自重や部品の熱変形によりはんだが潰れ、隣接するはんだ接続部が接触してショートする接続不良が生じることがある。そのため、はんだ溶融時に潰れない球形の銅コアの表面に、はんだをコーティングした銅コアはんだボールが開発されている。ＢＧＡにこれらのボールを外部電極端子として使用すれば、はんだ溶融時に接合部の潰れによる接続不良を気にすることなく実装可能になる。また、銅コアはんだボールは接続端子としてだけでなく、接続後も一定の高さを保つことができるスペーサとしての役割を持つため、３次元実装構造および部品内蔵基板における接続端子兼スペーサとして使用されている。
ＢＧＡの外部電極端子は、プリント配線板の電極上にフラックスを印刷した後に、はんだボールを搭載しリフローを行うことで形成している。はんだボール搭載時に、はんだボール中心と電極中心が多少ずれたとしても、はんだは電極上で表面張力により丸くなろうとするので、はんだボールによって形成された端子中心と電極中心は、ほぼ一致している。しかし、銅コアはんだボールを使用して外部電極端子を形成した場合は、プリント配線板の電極中心と銅ボール中心の位置がずれて外部電極端子が形成される場合がある。そのため、銅ボール表面に形成されるはんだ層の厚みが不均一になり、隣接する外部電極端子間の距離を同じに保つことができない。従って、ＢＧＡの外部電極端子に銅ボールを使用した場合は、はんだボールと比較して均一なピッチを確保することは難しく、狭ピッチ接続になるにつれて外部電極端子形成時に接続不良が発生することがあった。
そこで、銅ボールとはんだの体積比や電極パッドと銅ボールの直径比を最適化して銅ボールの存在位置を電極パッド中心に配置する方法が提案されている（特許文献１参照）。
特開２００６−３４４６２４号公報
しかしながら、上述した銅ボールが電極パッドに位置決めされたプリント配線板は、相手方となる別のプリント配線板にはんだペーストを用いて実装するものである。この別のプリント配線板がない状態で銅ボールを電極パッドの中心位置に位置決めしておいても、再び熱を加えはんだを溶融させてプリント配線板同士を接続する際に、はんだの溶融に伴い、銅ボール位置が電極中心からずれる問題があった。
特に、銅ボールを使用した電極端子は、３次元構造のスペーサ兼接続端子として用いられることが多く、プリント配線板の積層数に応じて複数回はんだを溶融させることが想定されるので、銅ボールの位置が電極中心からずれる可能性が大となる問題があった。
そこで、本発明は、複数回熱を加えはんだを溶融させても、導電性ボールの位置が変わらず、ショートを起こすことがなく狭ピッチ接続可能な半導体装置の製造方法及び積層型半導体装置の製造方法を提供することを目的とするものである。
本発明の半導体装置の製造方法は、はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、前記電極パッド又は前記導電性ボールに、はんだ材及び電気絶縁性の熱硬化性樹脂材を含有するはんだペーストを塗布するペースト塗布工程と、前記導電性ボールを前記電極パッドに搭載する搭載工程と、加熱により前記はんだペーストを溶融して前記導電性ボールと前記電極パッドとをはんだ接合すると共に、前記熱硬化性樹脂材を熱硬化させて、前記はんだの外側に前記導電性ボールを規制する規制部を形成する形成工程と、を備えたことを特徴とする。
また、本発明の半導体装置の製造方法は、はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、前記電極パッドに対応する位置に前記導電性ボールが内接する形状に形成された孔を有する熱硬化性樹脂又はソルダーレジストからなり、前記電極パッドに対する前記導電性ボールの位置ずれを規制する規制部を形成する形成工程と、前記電極パッド又は前記導電性ボールに、はんだ材を含有するはんだペーストを塗布するペースト塗布工程と、前記形成工程で形成した前記孔に前記導電性ボールを嵌め、前記導電性ボールを前記電極パッドに搭載する搭載工程と、加熱により前記はんだペーストを溶融して前記導電性ボールと前記電極パッドとをはんだ接合する接合工程と、を備え、前記形成工程では、前記規制部を、前記導電性ボールが前記孔に嵌め込まれたときに前記孔から突出し、かつ前記導電性ボールの赤道部分が前記孔の側壁に接触する高さに形成することを特徴とする。
また、本発明の半導体装置の製造方法は、はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、前記電極パッドに対応する位置に前記導電性ボールが内接する形状に形成された孔を有する熱硬化性樹脂又はソルダーレジストからなり、前記電極パッドに対する前記導電性ボールの位置ずれを規制する規制部を形成する形成工程と、前記導電性ボールにはんだ材がメッキされたメッキボール又は前記電極パッドに、フラックス材を塗布するフラックス材塗布工程と、前記形成工程で形成した前記孔に前記メッキボールを嵌め、前記メッキボールを前記電極パッドに搭載する搭載工程と、加熱により前記メッキボールのはんだ材を溶融して前記導電性ボールと前記電極パッドとをはんだ接合する接合工程と、を備え、前記形成工程では、前記規制部を、前記メッキボールが前記孔に嵌め込まれたときに前記孔から突出し、かつ前記メッキボールの赤道部分が前記孔の側壁に接触する高さに形成することを特徴とする。
本発明によれば、再度熱を加えてはんだを溶融させたとしても、導電性ボールの位置ずれが規制部で規制されるので、電極パッドに対する導電性ボールの位置ずれが防止される。これにより、隣り合う導電性ボールを一定間隔に保つことができるので、導電性ボール間を狭ピッチにしても、ショートが発生するのを防止することができる。
本発明の第１実施形態に係る半導体装置の概略構成を示す説明図である。 本発明の第１実施形態に係る半導体装置の製造方法の説明図であり、（ａ）は、ペースト塗布工程、（ｂ）は、搭載工程、（ｃ）は、形成工程を示す図である。 本発明の第２実施形態に係る半導体装置の製造方法の説明図であり、（ａ）は、ペースト塗布工程、（ｂ）は、搭載工程、（ｃ）は、接合工程を示す図である。 本発明の第２実施形態に係る半導体装置の製造方法の説明図であり、（ａ）は、樹脂材塗布工程及び熱硬化工程を示す図、（ｂ）は、別の樹脂材塗布工程及び熱硬化工程を示す図である。 本発明の第３実施形態に係る半導体装置の製造方法の説明図であり、（ａ）は、フラックス材塗布工程、（ｂ）は、搭載工程、（ｃ）は、接合工程を示す図である。 本発明の第４実施形態に係る半導体装置の一部分の断面を示す説明図である。 本発明の第５実施形態に係る積層型半導体装置であって、半導体装置を別のプリント配線板に積層する前の状態を示す図である。 本発明の第５実施形態に係る積層型半導体装置の製造方法の説明図であり、（ａ）は、はんだリフロー工程、（ｂ）は、封止工程、（ｃ）は、切断工程を示す図である。 個片化した積層型半導体装置の断面図であり、（ａ）は、フリップチップ接続方式の積層型半導体装置、（ｂ）は、ボンディングワイヤー接続方式の積層型半導体装置、（ｃ）は、電子部品が実装された積層型半導体装置を示す図である。 本発明の第６実施形態に係る積層型半導体装置の概略構成を示す説明図であり、（ａ）は、プリント配線板が３つ用いられた積層型半導体装置、（ｂ）は、プリント配線板が２つ用いられた積層型半導体装置を示す図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す説明図である。図１に示すように、半導体装置１００は、ＢＧＡの半導体パッケージであり、プリント配線板１と、プリント配線板１に実装される半導体素子２と、を備えている。このプリント配線板１は、インターポーザであり、その半導体素子２が搭載される面を表面とすると、プリント配線板１の表面には、ソルダーレジスト層８の開口部によって露出された複数の電極パッド３が形成されている。各電極パッド３には、球形状の導電性ボール４がはんだ５で接合されている。つまり、電極パッド３と導電性ボール４とは、はんだリフロー工程における加熱処理によって、はんだ接合されている。この導電性ボール４は、はんだ材よりも融点の高い金属で形成されている。したがって、導電性ボール４は、はんだ接合する際のはんだリフロー工程において、はんだ材が溶融する温度で加熱されても溶融することはないので、３次元実装構造とする場合に一定の高さに電極パッド同士を保持するスペーサとして機能させることができる。この導電性ボール４を構成する金属としては、銅又は銅合金が好ましく、他の金属よりも電気伝導性および熱伝導性が高く、安価に球形状に加工できる。この導電性ボール４の表面には、例えばＮｉメッキ又はＮｉ−Ａｕメッキが施されている。なお、プリント配線板１の裏面には、電極パッド７が形成され、電極パッド７に不図示のはんだバンプが設けられることで、不図示のマザーボードやインターポーザ等に接合可能となる。
ところで、導電性ボール４を、不図示の別のプリント配線板の電極パッドに接続する際には、不図示のプリント配線板及び半導体装置１００を加熱する必要がある。即ち、半導体装置１００は、導電性ボール４を電極パッド３にはんだ接合する際に、はんだリフロー工程において加熱されているが、導電性ボール４を不図示の別のプリント配線板の電極パッドに接続する際には再び加熱されることとなる。したがって、この加熱処理によりはんだ５が再溶融することとなる。
そこで、本第１実施形態では、半導体装置１００は、再加熱してはんだ５を再溶融させた際に電極パッド３の中心に対する導電性ボール４のプリント配線板１の表面に平行な面方向（横及び奥行方向）の位置ずれを規制する規制部６を備えている。なお、以下「プリント配線板１の表面に平行な面方向」を単に「面方向」と表現する。この規制部６は、導電性ボール４をプリント配線板１に固定する電気絶縁性の熱硬化性樹脂で形成されたフィレット形状の樹脂層である。
以下、図２を参照して半導体装置１００の製造方法について詳細に説明する。なお、図２（ａ）〜（ｃ）は、製造方法の各工程を示している。まず、図２（ａ）に示すように、プリント配線板１の電極パッド３に、はんだペースト９を塗布する（ペースト塗布工程）。はんだペースト９の塗布方法は、ピン転写方式でも印刷方式でも構わない。はんだペースト９は、はんだ材である鉛フリーはんだ粉末（Ｓｎ−３．０％Ａｇ−０．５％Ｃｕ）、フラックス材、熱硬化性樹脂材及び溶剤を含有してなる。つまり、このはんだペースト９は、少なくともはんだ材と熱硬化性樹脂材とを含有しており、熱硬化性樹脂材を加えることにより、酸化膜除去および濡れ性の向上に加え接着効果を持たせてある。熱硬化性樹脂材としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂などから選択するのが好ましい。
次に、図２（ｂ）に示すように、複数個の穴があいた不図示の吸着ヘッドにより導電性ボール４を吸着させた後に、位置合わせを行い、はんだペースト９が供給された電極パッド３上に導電性ボール４を搭載する（搭載工程）。なお、ペースト塗布工程ではんだペースト９を導電性ボール４に塗布し、搭載工程ではんだペースト９が塗布された導電性ボール４を電極パッド３上に搭載してもよい。
次に、図２（ｃ）に示すように、はんだリフロー工程を実施する。即ち、はんだ融点以上の温度となる熱を加え、はんだペースト９を溶融させ、導電性ボール４と電極パッド３とをはんだ５により電気的及び機械的に接合させる。このとき、はんだペースト９には熱硬化性樹脂材が含まれているが、加熱によって内側にはんだ材、外側に熱硬化性樹脂材に分離し、はんだ溶融後に熱硬化性樹脂材の熱硬化が開始する。そして、冷却後、はんだ５の外側にフィレット形状の熱硬化性樹脂からなる樹脂層の規制部６が形成される（形成工程）。これにより、導電性ボール４は、熱硬化性樹脂である規制部６によりプリント配線板１に接着固定される。ここで、熱硬化後の熱硬化性樹脂は、再び加熱されたとしてもはんだ５の融点近傍では溶融しない材質のものである。このような材質のものを規制部６に使用することで、再加熱においても、規制部６はその形状を保つことができる。このように、熱硬化性樹脂材を含有するはんだペースト９を用いることで、導電性ボール４と電極パッド３とを電気的に接続する同時に、導電性ボール４をプリント配線板１に接着固定する効果がある。従って、導電性ボール４は、熱硬化性樹脂である規制部６によってプリント配線板１に接着固定されているので、複数回熱を加えはんだ５を溶融させても、導電性ボール４と電極パッド３との位置関係は変わらない。
ここで、塗布されるはんだペースト９に含有するはんだ材の体積は導電性ボール４の体積の１／４以下であれば、図２（ｃ）に示すように導電性ボール４の半分の高さまでしかはんだ５が濡れ広がらないことがわかっている。したがって、ピン転写量や印刷版厚を変更し、供給するはんだ体積を調整するのが好ましい。
以上の製造方法で製造された半導体装置１００では、不図示の他のプリント配線板の電極パッドに導電性ボール４をはんだ接合する際には、熱を加えてはんだを溶融させる工程を再び行うこととなる。このように再度熱を加えてはんだ５が溶融されたとしても、熱硬化性樹脂からなる規制部６は溶融せず、導電性ボール４は規制部６により電極パッド３の中央からの位置ずれが規制されるので、電極パッド３の中心に対する導電性ボール４の位置ずれが防止される。これにより、隣り合う導電性ボール４，４を一定間隔に保つことができるので、導電性ボール４，４間を狭ピッチとしても、ショートが発生するのを防止することができる。したがって、狭ピッチ接続を実現でき、半導体装置１００の小型化を実現できる。
また、導電性ボール４は、電気絶縁性の熱硬化性樹脂でプリント配線板１に固定されている。従って、導電性ボール４をはんだペーストを用いて別のプリント配線板の電極パッドにはんだ接合するときに、溶融したはんだの表面張力による力が導電性ボール４に発生したとしても、導電性ボール４の面方向の位置ずれを防止できる。また、導電性ボール４がはんだ５及び熱硬化性樹脂の規制部６でプリント配線板１に接着固定されるため、補強効果が生じ、強度及び接続信頼性の高い外部電極端子構造となる。
また、リフロー工程（形成工程）において、導電性ボール４と電極パッド３とのはんだ接合と、熱硬化性樹脂からなる規制部６の形成とを同時に行うことができるので、半導体装置１００の生産性が向上する。
［第２実施形態］
次に、第２実施形態に係る半導体装置について図３及び図４を参照しながら説明する。なお、図３は、製造過程における半導体装置の部分断面図を示しており、図４は、製造された半導体装置の部分断面図を示している。なお、図３及び図４において、上記第１実施形態と同様のものについては、同一符号を付している。本第２実施形態では、上記第１実施形態とは半導体装置の製造方法が異なるものである。以下、半導体装置の製造方法について詳細に説明する。まず、図３（ａ）に示すように、プリント配線板１の電極パッド３に、はんだペースト１０を塗布する（ペースト塗布工程）。はんだペースト１０の塗布方法は、ピン転写方式でも印刷方式でも構わない。はんだペースト１０は、はんだ材である鉛フリーはんだ粉末（Ｓｎ−３．０％Ａｇ−０．５％Ｃｕ）、フラックス材及び溶剤を含有してなる。
次に、図３（ｂ）に示すように、複数個の穴があいた不図示の吸着ヘッドにより導電性ボール４を吸着させた後に、位置合わせを行い、はんだペースト１０が供給された電極パッド３上に導電性ボール４を搭載する（搭載工程）。なお、ペースト塗布工程ではんだペースト１０を導電性ボール４に塗布し、搭載工程ではんだペースト１０が塗布された導電性ボール４を電極パッド３上に搭載してもよい。
次に、図３（ｃ）に示すように、はんだリフロー工程を実施する。即ち、はんだ融点以上の温度となる熱を加え、はんだペースト１０を溶融させ、導電性ボール４と電極パッド３とをはんだ５により電気的及び機械的に接合する（接合工程）。次に、ショートやマイグレーションを防止するために、プリント配線板１上にあるフラックスの残渣をアルコール系の洗浄剤で洗浄し乾燥させる。
次に、導電性ボール４の電極パッド３に接合された部分Ｐ１とは反対側の部分Ｐ２が露出するようにプリント配線板１及び導電性ボール４に電気絶縁性の熱硬化性樹脂材を塗布する（樹脂材塗布工程）。具体的には、図４（ａ）に示すように、導電性ボール４の周囲にフィレット形状の樹脂層からなる規制部６Ａが形成されるように、熱硬化性樹脂材を局所スプレー式又はインクジェット式により塗布する。あるいは、図４（ｂ）に示すように、導電性ボール４に対して一定高さの樹脂層からなる規制部６Ｂが形成されるように、導電性ボール４に対して一定高さ熱硬化性樹脂材をディスペンサーにより塗布する。あるいは、図示は省略するが、プリント配線板１の電極パッド３に対応する箇所を予め刳り貫いた未硬化のフィルム状の熱硬化性樹脂材を、プリント配線板１に位置合わせを行い、貼り合わせてもよい。つまり、樹脂材塗布工程における熱硬化性樹脂材の塗布とは、フィルム状の熱硬化性樹脂材を貼着する場合も含んでいる。この熱硬化性樹脂材としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などから選択するのが好ましい。
次に、熱硬化性樹脂材を熱硬化させることにより、図４（ａ），（ｂ）に示すように、はんだ５を再溶融させた際に電極パッド３に対する導電性ボール４の位置ずれを規制する規制部６Ａ，６Ｂを形成する（熱硬化工程）。この熱硬化性樹脂の樹脂層からなる規制部６Ａ，６Ｂにより、導電性ボール４とプリント配線板１が接着固定される。ここで、熱硬化後の熱硬化性樹脂は、再び加熱されたとしてもはんだ５の融点近傍では溶融しない材質のものである。このような材質のものを規制部６Ａ，６Ｂに使用することで、再加熱においても、規制部６Ａ，６Ｂはその形状を保つことができる。従って、導電性ボール４は、熱硬化性樹脂である規制部６Ａ，６Ｂによってプリント配線板１に接着固定されているので、複数回熱を加えはんだ５を溶融させても、導電性ボール４と電極パッド３との位置関係は変わらない。
ここで、塗布されるはんだペースト１０に含有するはんだ材の体積は導電性ボール４の体積の１／４以下であれば、図３（ｃ）に示すように導電性ボール４の半分の高さまでしかはんだ５が濡れ広がらないことがわかっている。したがって、ピン転写量や印刷版厚を変更し供給するはんだ体積を調整するのが好ましい。
以上の製造方法で製造された半導体装置では、不図示の他のプリント配線板の電極パッドに導電性ボール４をはんだ接合する際には、熱を加えてはんだを溶融させる工程を再び行うこととなる。このように再度熱を加えてはんだ５が溶融されたとしても、熱硬化性樹脂からなる規制部６Ａ，６Ｂは溶融せず、規制部６Ａ，６Ｂで導電性ボール４の位置ずれが規制されるので、電極パッド３の中心に対する導電性ボール４の位置ずれが防止される。これにより、隣り合う導電性ボール４，４を一定間隔に保つことができるので、導電性ボール４，４間を狭ピッチとしても、ショートが発生するのを防止することができる。したがって、狭ピッチ接続を実現でき、半導体装置の小型化を実現できる。
また、導電性ボール４は、電気絶縁性の熱硬化性樹脂でプリント配線板１に固定されている。従って、導電性ボール４の部分Ｐ２をはんだペーストを用いて別のプリント配線板の電極パッドにはんだ接合するときに、溶融したはんだの表面張力による力が導電性ボール４に発生したとしても、導電性ボール４の面方向の位置ずれを防止できる。また、導電性ボール４がはんだ５及び熱硬化性樹脂の規制部６Ａ，６Ｂでプリント配線板１に接着固定されるため、補強効果が生じ、強度及び接続信頼性の高い外部電極端子構造となる。
［第３実施形態］
次に、第３実施形態に係る半導体装置について図５を参照しながら説明する。なお、図５は、製造過程における半導体装置の部分断面図を示している。なお、図５において、上記第１，第２実施形態と同様のものについては、同一符号を付している。本第３実施形態では、上記第１、第２実施形態とは半導体装置の製造方法が異なるものである。本第３実施形態の半導体装置は、導電性ボール４の表面にはんだ材１２がメッキされて形成されたメッキボール１３を用いて製造される。以下、半導体装置の製造方法について詳細に説明する。
まず、図５（ａ）に示すように、プリント配線板１の電極パッド３に、フラックス材１１を塗布する（フラックス材塗布工程）。フラックス材１１の塗布方法は、ピン転写方式でも印刷方式でも構わない。フラックス材１１は、ロジン系または水溶性からなるものを使用する。次に、図５（ｂ）に示すように、不図示の吸着ヘッドにより、メッキボール１３を吸着させた後に、位置合わせを行い、フラックス材１１が供給された電極パッド３上にメッキボール１３を搭載する（搭載工程）。なお、フラックス材塗布工程でフラックス材１１をメッキボール１３に塗布し、搭載工程でフラックス材１１が塗布されたメッキボール１３を電極パッド３上に搭載してもよい。フラックス材１１は、メッキボール１３が電極パッド３上に保持されるのに充分なフラックス量とするのが好ましい。また、メッキボール１３のはんだ材１２は、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ、Ｓｎ−Ｐｂなどから選択するのが好ましい。
次に、図５（ｃ）に示すように、はんだリフロー工程を実施する。即ち、はんだ融点以上の温度となる熱を加えてはんだ材１２を溶融させ、導電性ボール４と電極パッド３とをはんだ５により電気的及び機械的に接合する（接合工程）。次に、ショートやマイグレーションを防止するために、プリント配線板１上にあるフラックスの残渣をアルコール系の洗浄剤で洗浄し乾燥させる。
次に、上記第２実施形態と同様に、樹脂材塗布工程と熱硬化工程とを順次実施する。以下、図４を参照しながら説明する。導電性ボール４の電極パッド３に接合された部分Ｐ１とは反対側の部分Ｐ２が露出するようにプリント配線板１及び導電性ボール４に電気絶縁性の熱硬化性樹脂材を塗布する（樹脂材塗布工程）。具体的には、図４（ａ）に示すように、導電性ボール４の周囲にフィレット形状の樹脂層からなる規制部６Ａが形成されるように、熱硬化性樹脂材を局所スプレー式又はインクジェット式により塗布する。あるいは、図４（ｂ）に示すように、導電性ボール４に対して一定高さの樹脂層からなる規制部６Ｂが形成されるように、導電性ボール４に対して一定高さ熱硬化性樹脂材をディスペンサーにより塗布する。あるいは、図示は省略するが、プリント配線板１の電極パッド３に対応する箇所を予め刳り貫いた未硬化のフィルム状の熱硬化性樹脂材を、プリント配線板１に位置合わせを行い、貼り合わせてもよい。つまり、樹脂材塗布工程における熱硬化性樹脂材の塗布とは、フィルム状の熱硬化性樹脂材を貼着する場合も含んでいる。この熱硬化性樹脂材としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などから選択するのが好ましい。
次に、熱硬化性樹脂材を熱硬化させることにより、図４（ａ），（ｂ）に示すように、はんだ５を再溶融させた際に電極パッド３に対する導電性ボール４の位置ずれを規制する規制部６Ａ，６Ｂを形成する（熱硬化工程）。この熱硬化性樹脂の樹脂層からなる規制部６Ａ，６Ｂにより、導電性ボール４とプリント配線板１が接着固定される。ここで、熱硬化後の熱硬化性樹脂は、再び加熱されたとしてもはんだ５の融点近傍では溶融しない材質のものである。このような材質のものを規制部６Ａ，６Ｂに使用することで、再加熱においても、規制部６Ａ，６Ｂはその形状を保つことができる。従って、導電性ボール４は、熱硬化性樹脂である規制部６Ａ，６Ｂによってプリント配線板１に接着固定されているので、複数回熱を加えはんだ５を溶融させても、導電性ボール４と電極パッド３との位置関係は変わらない。
ここで、はんだ材１２の体積は導電性ボール４の体積の１／４以下であれば、図５（ｃ）に示すように、はんだ５が電極パッド３のほうに濡れ広がり導電性ボール４の半分の高さまでしかフィレットが形成されないことがわかっている。したがって、フィレット形状に合わせてメッキ厚を調整するのが好ましい。
以上の製造方法で製造された半導体装置では、不図示の他のプリント配線板の電極パッドに導電性ボール４をはんだ接合する際には、熱を加えてはんだを溶融させる工程を再び行うこととなる。このように再度熱を加えてはんだ５が溶融されたとしても、熱硬化性樹脂からなる規制部６Ａ，６Ｂは溶融せず、規制部６Ａ，６Ｂで導電性ボール４の位置ずれが規制されるので、電極パッド３の中心に対する導電性ボール４の位置ずれが防止される。これにより、隣り合う導電性ボール４，４を一定間隔に保つことができるので、導電性ボール４，４間を狭ピッチとしても、ショートが発生するのを防止することができる。したがって、狭ピッチ接続を実現でき、半導体装置の小型化を実現できる。
また、導電性ボール４は、電気絶縁性の熱硬化性樹脂でプリント配線板１に固定されている。従って、導電性ボール４の部分Ｐ２をはんだペーストを用いて別のプリント配線板の電極パッドにはんだ接合するときに、溶融したはんだの表面張力による力が導電性ボール４に発生したとしても、導電性ボール４の面方向の位置ずれを防止できる。また、導電性ボール４がはんだ５及び熱硬化性樹脂の規制部６Ａ，６Ｂでプリント配線板１に接着固定されるため、補強効果が生じ、強度及び接続信頼性の高い外部電極端子構造となる。
［第４実施形態］
次に、第４実施形態に係る半導体装置について図６を参照しながら説明する。なお、図６は、半導体装置の一部分の断面を示している。なお、図６において、上記第１〜第３実施形態と同様のものについては、同一符号を付している。本第４実施形態では、上記第１〜第３実施形態とは半導体装置の規制部の構造が異なるものである。つまり、上記第１〜第３実施形態では、規制部６，６Ａ，６Ｂが導電性ボール４とプリント配線板１とを接着固定している場合について説明したが、本第４実施形態では、接着固定しない場合について説明する。
図６に示すように、規制部６Ｃは、プリント配線板１のソルダーレジスト層８上に形成され、電極パッド３に対応する位置に導電性ボール４が内接する形状に形成された孔１４ａを有する電気絶縁性の絶縁部材１４である。この孔１４ａは、絶縁部材１４に形成されている貫通孔であり、導電性ボール４が嵌って電極パッド３に接触するように、電極パッド３を露出させる。この絶縁部材１４は、電気絶縁性の樹脂であり、プリント配線板１の電極パッド３に対応する位置に孔１４ａが形成可能な型又は印刷版を密着させて、熱硬化性樹脂を注入し硬化させることで形成されている。あるいは、図示は省略するが、プリント配線板のソルダーレジスト層を厚く形成し、電極パッドをエッチングにより露出させることで形成してもよい。あるいは、図示は省略するが、プリント配線板１の電極パッド３に対応する箇所を予め刳り貫いた未硬化のフィルム状の熱硬化性樹脂材を、プリント配線板１に位置合わせを行い、貼り合わせて熱硬化させてもよい。
絶縁部材１４の高さ（厚さ）は、導電性ボール４の半径以上かつ直径よりも低いのが好ましい。これにより、導電性ボール４の赤道部分が孔１４ａの側壁に接触することとなり、より効果的に電極パッド３に対する導電性ボール４の位置ずれが防止される。また、絶縁部材１４の孔１４ａの直径は、導電性ボール４の直径と等しいか、またはそれよりも小さい場合であれば、導電性ボール４の位置をより狭い範囲内に規制できる。なお、孔１４ａの直径が導電性ボール４より小さい場合は、導電性ボール４を孔１４ａに圧入して搭載すればよい。
なお、導電性ボール４と電極パッド３とのはんだ接合は、上記第２実施形態又は第３実施形態と同様に行えばよい。これにより、導電性ボール４の搭載後、リフロー工程によりはんだを溶融させ、導電性ボール４と電極パッド３とをはんだにより電気的及び機械的に接合させる。
従って、本第４実施形態では、導電性ボール４は、規制部６Ｃによってプリント配線板１に接着固定されないが、規制部６Ｃにより、プリント配線板１の表面に平行な方向への位置ずれが防止される。また、通常、再度はんだ溶融する場合は、接合相手方のプリント配線板の電極パッドが導電性ボール４に押し付けられている状態であるので、プリント配線板１の表面に垂直な方向へ導電性ボール４が孔１４ａから脱落する可能性は低い。このように、再度はんだを溶融させても、導電性ボール４は面方向への移動範囲が孔１４ａ内に制限されて拘束されており、電極パッド３の中心に対する位置ずれが防止される。
［第５実施形態］
上記第１〜第４実施形態では、半導体装置について説明したが、本第５実施形態では、上記半導体装置に別のプリント配線板が積層された積層型半導体装置について、図７〜図９を参照しながら説明する。なお、図７〜図９において、上記第１〜第４実施形態と同様のものについては、同一符号を付している。
図７には、半導体装置１００を別のプリント配線板に積層する前の状態を示している。本第５実施形態では、半導体装置１００が、第１実施形態と同一の製造方法で製造されたものとして説明するが、上記第２〜第４実施形態のいずれかの製造方法で製造される場合であってもよい。ここで、本第５実施形態では、図１で説明したプリント配線板１を、第１のプリント配線板１とし、図１で説明した電極パッド３を、第１の電極パッド３として説明する。そして、接合相手方である別のプリント配線板を、第２のプリント配線板２１として説明する。この第２のプリント配線板２１には、導電性ボール４に対向する複数の第２の電極パッド２３が形成されている。なお、半導体素子２は、第１のプリント配線板１に実装されているが、第１のプリント配線板１及び第２のプリント配線板２１の少なくとも一方に実装されていればよい。即ち、本第５実施形態では、一方のプリント配線板１に半導体素子２が実装されているが、他方のプリント配線板２１又は両方のプリント配線板１，２１に半導体素子が実装されていてもよい。
本第５実施形態では、規制部６は、第１のプリント配線板１に配置され、導電性ボール４を第１のプリント配線板１に接着固定する電気絶縁性の熱硬化性樹脂のフィレット形状の樹脂層で形成されている。第２のプリント配線板２１の第２の電極パッド２３上には、はんだ材を含有したはんだペースト３０が塗布されており、半導体装置１００を位置合わせした後に、はんだ接合され、積層型半導体装置が製造される。はんだペースト３０の供給方法は、印刷方式でもディップ方式でも構わない。
以下、積層型半導体装置の製造方法について図８を参照しながら具体的に説明する。図８（ａ）に示すように、第２のプリント配線板２１は、シート状のプリント配線板であり、第１のプリント配線板１よりも大面積に形成されて、複数の半導体装置１００を搭載可能としている。各半導体装置１００は、導電性ボール４が第２の電極パッド２３上に載置されるように第２のプリント配線板２１に対して位置合わせされる。そして、はんだリフロー工程における加熱により導電性ボール４と第２の電極パッド２３とがはんだ接合される。この加熱の際に、図７に示すはんだ５も再溶融するが、導電性ボール４は、規制部６によって第１の電極パッド３の中央位置に規制され、導電性ボール４の位置ずれが防止されている。次に、ショートやマイグレーションを防止するために、第２のプリント配線板２１上にあるフラックスの残渣をアルコール系の洗浄剤で洗浄し乾燥させる。
次に、図８（ｂ）に示すように、金型４１，４２間に半導体装置１００が実装された第２のプリント配線板２１を入れ、金型４１により加圧すると共に、封止樹脂２５（図８（ｃ）参照）を注入し硬化させる（封止工程）。なお、封止樹脂２５が第２のプリント配線板２１の上面に回り込むのを防ぐ目的で、樹脂フィルムを金型４１，４２間に挟み込んでも構わない。導電性ボール４はこの金型４１による加圧を受けても潰れないスペーサとして機能し、さらに、はんだ５は規制部６の樹脂により覆われて補強されているので、封止工程で金型４１や樹脂注入による圧力を受けても容易に断線及び破壊することがない。封止樹脂２５は、半導体封止用のモールド樹脂を用いるのが好ましい。
次に、図８（ｃ）に示すように、片面にはんだボール１６を搭載した後に樹脂封止されたシート状の第２のプリント配線板２１が、図中破線に沿って切断して個片化される（切断工程）。これにより、第１のプリント配線板１と第２のプリント配線板２１とが積層された積層型半導体装置が形成される。なお、封止工程を行わない場合は、シート状の第２のプリント配線板２１の電極パッド２３上に半導体装置１００を実装後に切断して個片化すればよい。
図９には、個片化した積層型半導体装置２００Ａ，２００Ｂ，２００Ｃの断面を示す。半導体素子２と第１のプリント配線板１との接続方式は、図９（ａ）に示す積層型半導体装置２００Ａのフリップチップ接続でも、図９（ｂ）に示す積層型半導体装置２００Ｂのワイヤボンディング接続でも構わない。また、図９（ｃ）に示す積層型半導体装置２００Ｃのように、コンデンサ、抵抗、インダクタなどの電子部品２６を実装しても構わない。
［第６実施形態］
次に、本発明の第６実施形態に係る積層型半導体装置について図１０を参照しながら説明する。図１０（ａ）に示す積層型半導体装置５００は、個片化した積層型半導体装置２００Ａ，２００Ｂ又は２００Ｃ（図９）と同一構成の積層型半導体装置ユニット２００と、積層型半導体装置ユニット２００に積層される別の半導体装置３００とを有している。つまり、この半導体装置３００は、上記プリント配線板１，２１とは別のプリント配線板（第３のプリント配線板）３１を有している。このプリント配線板３１上には、半導体素子３２が実装されている。なお、プリント配線板３１にコンデンサ、抵抗、インダクタ、コネクタなどの電子部品を実装しても構わない。本第６実施形態では、プリント配線板２１の電極パッド２４と、別の半導体装置３００のプリント配線板３１の電極パッド３３とがはんだバンプ３４で接合されることで、プリント配線板２１上にプリント配線板３１が積層されている。本第６実施形態でも、はんだバンプ３４で接合する際には、リフロー工程における加熱処理を施すので、規制部６により導電性ボール４の位置ずれが防止される。
なお、本第６実施形態では、第２のプリント配線板２１に別の半導体装置３００が積層されているが、図１０（ｂ）に示すように、第１のプリント配線板１に別の半導体装置３００が積層されて構成される積層型半導体装置６００であってもよい。つまり、積層型半導体装置６００は、別の半導体装置３００の第２のプリント配線板２１が、第１のプリント配線板１に積層されて構成されている。また、別の半導体装置３００が半導体素子であってもよい。この場合、半導体素子が第１のプリント配線板１又は第２のプリント配線板２１に積層されることとなる。また、半導体装置３００が、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ Ｉｍａｇｅ Ｓｅｎｓｏｒ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などの画像センサー半導体装置でもよい。
積層方法に関しては、個片化する前に実装してから個片化することも、個片化後にはんだペーストを転写して積層実装することも可能である。積層実装する面に何も制約がないため、上記のような様々な部品が積層実装可能になる。樹脂封止に関しては、封止部の導電性ボール４の接続ピッチが狭ピッチになり充分な接続強度が得られない場合や、実装時の熱変形を抑えたい場合に有効である。
１ プリント配線板，第１のプリント配線板
２ 半導体素子
３ 電極パッド，第１の電極パッド
４ 導電性ボール
５ はんだ
６，６Ａ，６Ｂ，６Ｃ 規制部
９ はんだペースト
１０ はんだペースト
１１ フラックス材
１２ はんだ材
１３ メッキボール
１４ 絶縁部材
１４ａ 孔
２１ 第２のプリント配線板
２３ 第２の電極パッド
１００ 半導体装置
２００Ａ，２００Ｂ，２００Ｃ，５００，６００ 積層型半導体装置

Claims (7)

  1. はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、
    前記電極パッド又は前記導電性ボールに、はんだ材及び電気絶縁性の熱硬化性樹脂材を含有するはんだペーストを塗布するペースト塗布工程と、
    前記導電性ボールを前記電極パッドに搭載する搭載工程と、
    加熱により前記はんだペーストを溶融して前記導電性ボールと前記電極パッドとをはんだ接合すると共に、前記熱硬化性樹脂材を熱硬化させて、前記はんだの外側に前記導電性ボールを規制する規制部を形成する形成工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記形成工程において、加熱により前記はんだペーストを溶融することにより、前記はんだペーストは、内側のはんだ材と外側の熱硬化性樹脂材とに分離することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、
    前記電極パッドに対応する位置に前記導電性ボールが内接する形状に形成された孔を有する熱硬化性樹脂又はソルダーレジストからなり、前記電極パッドに対する前記導電性ボールの位置ずれを規制する規制部を形成する形成工程と、
    前記電極パッド又は前記導電性ボールに、はんだ材を含有するはんだペーストを塗布するペースト塗布工程と、
    前記形成工程で形成した前記孔に前記導電性ボールを嵌め、前記導電性ボールを前記電極パッドに搭載する搭載工程と、
    加熱により前記はんだペーストを溶融して前記導電性ボールと前記電極パッドとをはんだ接合する接合工程と、を備え、
    前記形成工程では、前記規制部を、前記導電性ボールが前記孔に嵌め込まれたときに前記孔から突出し、かつ前記導電性ボールの赤道部分が前記孔の側壁に接触する高さに形成することを特徴とする半導体装置の製造方法。
  4. はんだ材よりも融点の高い導電性ボールがはんだで接合された電極パッドを有するプリント配線板と、前記プリント配線板に実装された半導体素子と、を備えた半導体装置の製造方法において、
    前記電極パッドに対応する位置に前記導電性ボールが内接する形状に形成された孔を有する熱硬化性樹脂又はソルダーレジストからなり、前記電極パッドに対する前記導電性ボールの位置ずれを規制する規制部を形成する形成工程と、
    前記導電性ボールにはんだ材がメッキされたメッキボール又は前記電極パッドに、フラックス材を塗布するフラックス材塗布工程と、
    前記形成工程で形成した前記孔に前記メッキボールを嵌め、前記メッキボールを前記電極パッドに搭載する搭載工程と、
    加熱により前記メッキボールのはんだ材を溶融して前記導電性ボールと前記電極パッドとをはんだ接合する接合工程と、を備え、
    前記形成工程では、前記規制部を、前記メッキボールが前記孔に嵌め込まれたときに前記孔から突出し、かつ前記メッキボールの赤道部分が前記孔の側壁に接触する高さに形成することを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置の導電性ボールを、別のプリント配線板の電極パッドに、加熱によりはんだで接合するはんだリフロー工程を備えたことを特徴とする積層型半導体装置の製造方法。
  6. 前記別のプリント配線板には、半導体素子が実装されていることを特徴とする請求項５に記載の積層型半導体装置の製造方法。
  7. 前記はんだリフロー工程において前記はんだは再溶融され、前記規制部は、前記再溶融されたはんだの前記電極パッドに対する前記導電性ボールの位置ずれを規制することを特徴とする請求項５または６に記載の積層型半導体装置の製造方法。
JP2010034954A 2010-02-19 2010-02-19 半導体装置の製造方法及び積層型半導体装置の製造方法 Active JP5709386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034954A JP5709386B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法及び積層型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034954A JP5709386B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法及び積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011171578A JP2011171578A (ja) 2011-09-01
JP5709386B2 true JP5709386B2 (ja) 2015-04-30

Family

ID=44685366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034954A Active JP5709386B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法及び積層型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5709386B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727723B (zh) * 2024-02-15 2024-04-26 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118452A (ja) * 1997-06-13 1999-01-12 Iwaki Electron Corp Ltd 回路基板の外部電極およびその製造方法
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP2009049425A (ja) * 2007-03-07 2009-03-05 Shinko Electric Ind Co Ltd 導電性ボール載置装置及び導電性ボールの載置方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2011171578A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
TWI419300B (zh) 內建電子零件之基板及其製造方法
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP5851079B2 (ja) 部品内蔵配線板
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
JP2010278139A (ja) 半導体装置及びその製造方法
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP5061668B2 (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2009111307A (ja) 部品内蔵配線板
JP6083130B2 (ja) 補強板付きフレキシブル配線板
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2018181939A (ja) 半導体部品の実装構造体
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2007311766A (ja) 多層基板とその実装方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150303

R151 Written notification of patent or utility model registration

Ref document number: 5709386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151