JP4661122B2 - 部品実装配線基板および配線基板への部品の実装方法 - Google Patents

部品実装配線基板および配線基板への部品の実装方法 Download PDF

Info

Publication number
JP4661122B2
JP4661122B2 JP2004226348A JP2004226348A JP4661122B2 JP 4661122 B2 JP4661122 B2 JP 4661122B2 JP 2004226348 A JP2004226348 A JP 2004226348A JP 2004226348 A JP2004226348 A JP 2004226348A JP 4661122 B2 JP4661122 B2 JP 4661122B2
Authority
JP
Japan
Prior art keywords
film
wiring board
semiconductor chip
bonding pad
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004226348A
Other languages
English (en)
Other versions
JP2006005322A (ja
Inventor
浅見  博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004226348A priority Critical patent/JP4661122B2/ja
Publication of JP2006005322A publication Critical patent/JP2006005322A/ja
Application granted granted Critical
Publication of JP4661122B2 publication Critical patent/JP4661122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Description

本発明は部品を実装した配線基板および配線基板への部品の実装方法に関するものであり、更に詳しくは、部品が高い信頼性のもとに実装された配線基板、および部品を配線基板へ容易かつ確実に実装し得る方法に関するものである。
従来、半導体チップ(例えばLSI)を配線基板に実装するに際しては、図20と図21とに示すように、半導体チップに金(Au)のスタッドバンプを形成する方法がある。図20−Aに示す半導体チップ101の接合パッド104に金スタッドバンプ105を設けておく。そして、図20−Bに示す配線基板201には、図20−Cに示すように、配線基板201のランド204に半田205を例えばメッキによって塗布し、図20−Dに示すように、半田205にフラックス206を塗布し、続いて図21−Eに示すように、半導体チップ101の金スタッドバンプ105と配線基板201の半田205とを位置合わせし、半田205をリフローさせて半導体チップ101を配線基板201に実装する。この時、フラックス残渣206rが半田205の表面に残るので、図21−Fに示すようにフラックス残渣206rを洗浄した後、 図21−Gに示すように半導体チップ101と配線基板201との間にアンダーフィル301として樹脂を充填する方法が広く採用されている(例えば特許文献1を参照)。この方法においては、金スタッドバンプ105が半導体チップ101と配線基板201との間における所定のギャップを確保することに寄与している。
また、図22と図23とに示すように、半導体チップに高温半田バンプを形成する方法がある。図22−Aに示す半導体チップ101の接合パッド104には後述するようにして高温半田バンプ108を形成しておく。そして、図22−Bに示すインターポーザ基板201には、図22−Cに示すように、ランド204にクリーム半田208を例えば印刷によって塗布しておく。そして、 図23−Dに示すように、半導体チップ101の高温半田バンプ108とインターポーザ基板201の半田208とを位置合わせし、半田208をリフローさせて半導体チップ101をインターポーザ基板201に接合する。この時、半田208に含まれているフラックスの残渣209rが半田208の表面に残る。この残渣209rを洗浄することにより、図23−Eに示すように、半導体チップ101とインターポーザ基板201とが半田208によって接合される。その後、 図23−Fに示すように、半導体チップ101とインターポーザ基板201との間にアンダーフィル301として樹脂を充填する方法である(例えば特許文献2を参照)。この方法においては、半田208のリフロー時に熔融しない高温半田バンプ108が半導体チップ101と配線基板201との間における所定のギャップを確保することに寄与している。
上記における半導体チップ101への高温半田バンプ108の形成を図24と図25によって説明すると、半田成分が半導体チップ101内へ拡散することを防ぐために、図24−Aに示す半導体チップ101に対して、図24−Bに示すように、半導体チップ101の活性面にスパッタリング法によってTi薄膜105を形成し、図24−Cに示すように、スパッタリング法によってCu薄膜106を重ねて形成させる。そして、図24−Dに示すように、Cu薄膜106上に接合パッド104に対応する部分を残して半田レジスト膜107を形成し、図24−Eに示すように、接合パッド104に対応する部分に高温半田108をメッキする。
続いて、図25−Fに示すように、半田レジスト膜107を剥離し、図25−Gに示すように、高温半田108の周囲のTi薄膜105、Cu薄膜106を除去してから高温半田108を含む全面にフラックス109を塗布し、図25−Hに示すように、高温半田108をリフローさせて半球状にした後、その表面に残るフラックス残渣109rを洗浄することにより、図25−Iに示すように、半導体チップ101に高温半田バンプ108が形成される。
そのほか、半導体チップにバンプを設けるのではなく、図26に示すように、配線パターン242の形成された配線基板241に絶縁膜243を形成し、配線パターン242上において絶縁膜243に接続孔246を形成し、その上に形成した銅メッキ膜を選択的にエッチングすることにより、接続孔216部分にバンプ248を形成して、バンプ248を除く部分に層間絶縁膜249を形成するような多層配線基板240を製造する方法が提案されている(特許文献3を参照)。
また、図27に示すように、配線基板241に銀ペーストによって円錐形状のバンプ247を形成しておき、間にフィルム状の異方性導電接着剤110を挟んで、半導体チップ101の外部端子109とインターポーザ基板241のバンプ247とを位置合わせして加熱、加圧することにより、バンプ247が異方性導電接着剤110を貫通して半導体チップ101の外部端子109と当接することによって半導体チップ101を配線基板241に実装する方法も提案されている(特許文献4を参照)。
特開平10−275810号公報 特開平10−284635号公報 特開2002−271026号公報 特開2003−152161号公報
上記、特許文献1の半導体チップの接合パッドに金スタッドバンプを形成する方法は、バンプ形成時における加圧によって接合パッドないしは接合パッドの直下の絶縁膜を損傷することがある。また、特許文献2の半導体チップの接合パッドに高温半田による半田バンプを形成する方法は鉛成分の多い高温半田を使用するので、近年の環境上の問題から望まれている無鉛化に適応し得ないという問題のほか、図25で説明したように半田成分が半導体チップの内部へ拡散することを防ぐために、あらかじめTi薄膜等によるバリヤ薄膜を形成させておく工程を含めて多数の工程が必要であり、コストが高くなると言う問題がある。更には、部品の実装後にフラックス残渣の洗浄を要するが、例えばLSIは大型化していることから完全な洗浄が困難になってきており、フラックス残渣が残留している怖れがあり、部品実装配線基板を長期に使用する場合の信頼性に不安が残る。
また、特許文献3のCuメッキ膜を選択的にエッチングして配線基板に接続用のバンプを形成する方法は、バンプの高さに若干のバラツキを生じるが、バンプが硬いので半導体チップの接合パッドと圧接する時にバンプ高さのバラツキを完全に吸収させることに困難がある。また、特許文献4の配線基板にAgペーストによる円錐形状のバンプを形成して半導体チップを接続する方法は、バンプの底面の直径が100μm以上と大になり配線間隔が大になることから半導体装置の高密度化には向かない。
本発明は上述の問題に鑑みてなされ、コストを要する部品へのバンプの形成に代えて配線基板にバンプを形成し、部品を半田で接合して実装するに際してはフラックス洗浄を不要として操作を簡略化させることができ、バンプを含む接合部に機械的または熱的な要因による応力がかかっても部品側や配線基板側には影響が及び難い部品実装配線基板および配線基板への部品の実装方法を提供することを課題とする。
上記の課題の解決手段を説明すれば次に示す如くである。
本発明の部品実装配線基板は、外層絶縁樹脂膜に設けられた接続孔を介して内部の配線回路と接続されて前記外層絶縁樹脂膜上に形成されている円錐台形状の銅核と該銅核の回りに形成された球殻状の半田とからなるバンプを備えた配線基板と、接合パッドまたは電極端子が設けられた面に前記接合パッドまたは前記電極端子を覆ってフラックス機能を有する熱硬化性樹脂がタック性のあるペースト状態の膜として塗布されている部品とが、前記接合パッドまたは前記電極端子と、 前記バンプとの位置を合わせ、前記半田をリフローさせて実装されているものである。
このような部品実装配線基板は、部品と配線基板とを接合する接合部の内部に銅核を有していることから接合部の機械的強度を大にし、かつ銅核の存在は部品と配線基板との間に一定のギャップを確保することに寄与する。また、半田は球殻状とされることにより、円錐台形状の銅核の頂面上に充分な量の半田を確保することができる。そして、接合時に半田の回りに垂れ下がる熱硬化性樹脂がフラックス機能を有することから接合時にフラックス残渣の洗浄が不要である。更には、バンプを配線基板に形成していることからバンプの形成が容易であり、半導体チップにバンプを形成する場合と比較して部品実装配線基板のコストを格段に軽減させる。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップは、前記半導体チップの接合パッドの露出部分と前記接合パッドの周縁部で重なっているパッシベ−ション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて形成された導電性膜と、前記導電性膜に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなる凸形状パッドが形成されており、前記凸形状パッドの表面レベルは前記接合パッドの周縁部で重なっている前記パッシベ−ション膜の面と同等または前記パッシベ−ション膜の面よりも突出され、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積は前記接合パッドの露出部分の面積より大とされており、更に前記凸形状パッドを覆って前記半導体チップの前記接合パッド側の面に前記フラックス機能を有する熱硬化性樹脂膜がペースト状態で塗布されているものである。
このような部品実装配線基板は、半導体チップに形成されている凸形状パッドの表面レベルが接合パッドの周縁部に重なっているパッシベ−ション膜の面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされていることから、接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ密接させる。また凸形状パッドを覆って半導体チップの接合面に塗布されたフラックス機能を有する熱硬化性樹脂膜は、リフロー時に半田の回りに垂れ下がって半田に形成される酸化膜を除去するがフラックス残渣の洗浄を必要とせず、完全硬化されることにより接合部の補強材となる。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップは、前記導電性膜を形成させる前に、前記接合パッド側の面に真空下の薄膜形成法によるチタン薄膜が形成され重ねて銅薄膜が形成されているものである。
このような部品実装配線基板は、半導体チップ側における接合パッドと導電性膜との間の導通抵抗が低い。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップは、前記導電性膜を形成させる前に、前記接合パッド側の面にプライマーとして二酸化マンガン膜が形成されているものである。
このような部品実装配線基板は半導体チップ側における接合パッドと導電性膜との間の接着強度が大である。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップは、前記導電性膜を形成させる前に、前記接合パッドの面に前記チタン薄膜と前記銅薄膜が形成され、更に前記銅薄膜上に前記二酸化マンガン膜が重ねて形成されているものである。
このような部品実装配線基板は、半導体チップ側における接合パッドと二酸化マンガン膜との間の導通抵抗が低く、かつ銅薄膜と導電性膜と間は接着性が優れている。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップの前記接合パッド側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、前記銅薄膜上における前記接合パッドの露出部分と前記接合パッドの周縁部で重なっているパッシベ−ション膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、前記メッキレジスト膜を除去して露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなる凸形状パッドが形成されており、前記凸形状パッドの表面レベルは前記接合パッドの周縁部で重なっている前記パッシベ−ション膜の面と同等または前記パッシベ−ション膜の面よりも突出し、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積は前記接合パッドの露出部分の面積より大であり、更に前記凸形状パッドを覆って前記半導体チップの前記接合パッド側の面に前記フラックス機能を有する熱硬化性樹脂膜がペースト状態で塗布されているものである。
このような部品実装配線基板は、半導体チップに形成されている凸形状パッドの表面レベルが接合パッドの周縁部で重なっているパッシベ−ションの面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされていることから、接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ密接させる。また凸形状パッドを覆って半導体チップの接合パッド側の面に塗布されたフラックス機能を有する熱硬化性樹脂膜は、リフロー時に半田の回り垂れ下がって半田に形成される酸化膜を除去するがフラックス残渣の洗浄を必要とせず、完全硬化されることにより接合部の補強材となる。そして、凸形状パッドはCuメッキ膜を主体にしてを形成されているので、その製造に既存の技術および設備の利用が可能であり、AgまたはCu銅の超微粒子を分散させたペーストからの塗膜で形成された凸形状パッドと比較し低コストである。また、メッキレジスト膜を除去してCuメッキ膜の全面に無電解メッキ法による(Ni/Au)メッキ膜が形成されているので耐食性に優れている。また、無電解メッキしているので(Ti/Cu)薄膜の除去が不完全な場合、残留している(Ti/Cu)薄膜にも(Ni/Au)メッキ膜が形成され、残留(Ti/Cu)薄膜の確認が容易である。
本発明の部品実装配線基板は、前記部品が半導体チップである場合に、前記半導体チップの前記接合パッド側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、前記銅薄膜上における前記接合パッドの露出部分と前記接合パッドの周縁部で重なっているパッシベ−ション膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に形成された電解ニッケルメッキ膜および重ねて形成された電解金メッキ膜と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜が除去されて露出された前記銅メッキ膜の側面および前記チタン薄膜と前記銅薄膜の端面を備えた凸形状パッドが形成されており、前記凸形状パッドの表面レベルは前記接合パッドの周縁部で重なっている前記パッシベ−ション膜の面と同等または前記パッシベ−ション膜の面よりも突出し、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積は前記接合パッドの露出部分の面積より大であり、更に前記凸形状パッドを覆って前記半導体チップの前記接合パッド側の面に前記フラックス機能を有する熱硬化性樹脂膜がペースト状態で塗布されているものである。
このような部品実装配線基板は、半導体チップに形成されている凸形状パッドの表面レベルが接合パッドの周縁部に重なっているパッシベ−ションの面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされていることから、接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ密接させる。また凸形状パッドを覆って半導体チップの接合パッド側の面に塗布されたフラックス機能を有する熱硬化性樹脂膜は、リフロー時に半田の回りに垂れ下がって半田に形成される酸化膜を除去するがフラックス残渣の洗浄を必要とせず、完全硬化されることにより接合部の補強材となる。そして、凸形状パッドはCuメッキ膜を主体にしてを形成されているので、その製造に既存の技術および設備の利用が可能であり、AgまたはCu銅の超微粒子を分散させたペーストからの塗膜で形成された凸形状パッドと比較し低コストである。ただ、メッキレジスト膜を除去することなくCuメッキ膜の上面のみに電解(Ni/Au)メッキ膜が形成されているので、(Ni/Au)メッキ膜が全面に形成されているものと比較して製造プロセスは簡易であるが凸形状パッドの耐食性はやや劣る。
本発明の部品実装配線基板は、前記配線基板が、前記外層絶縁樹脂膜に穿設された接続孔を介して前記配線基板の配線回路に接続され前記外層絶縁樹脂膜上に形成されている銅メッキ膜を選択的にエッチングして前記接続孔の直上に形成された円錐台形状の前記銅核と、前記銅核に塗布されリフローされて該銅核を包むように球殻状化された前記半田とからなる前記バンプを備えているものである。
このような部品実装配線基板は、配線基板側に形成されたバンプが内部に銅核を有していることにより、部品を配線基板と接合して形成される柱状の接合部は機械的強度が大であり、かつ銅核の存在によって部品と配線基板との間に一定のギャップを確保することができる。更に円錐台形状とされた銅核に塗布された半田はリフローされて球殻状となることから、銅核の頂面上には接合に充分な量の半田が保持される。
本発明の部品実装配線基板は、前記配線基板の円錐台形状とされた前記銅核の底面の径が該銅核の接続されている前記配線基板のランドの径より大とされているものである。
このような部品実装配線基板は、内部に銅核を有する接合部に力がかかる場合に、円錐台形状の銅核の広い底面によって面積当たりの力を軽減させることから、銅核の底面に部分的に接しているランドにかかる力を小さくする。
本発明の部品実装配線基板は、前記配線基板の円錐台形状とされた前記銅核の頂面の径が前記部品の前記接合パッドまたは前記電極端子の径より小とされているものである。
このような部品実装配線基板は、内部に銅核を有する接合部に力がかかる場合に、銅核の頂面より広い面積の接合パッドまたは電極端子によって面積当たり力が軽減されることから、接合パッドまたは電極端子の直下に接して存在する配線や絶縁膜にかかる力を小さくする。
本発明の部品実装配線基板は、ペースト状態で塗付されている前記フラックス機能を有する熱硬化性樹脂膜が前記半田のリフロー時に粘度低下して垂れ下がり、その垂れ下りの下端を前記バンプ内の前記銅核の頂面より低い位置として完全硬化されているものである。
このような部品実装配線基板は、フラックス機能を有する熱硬化性樹脂膜の垂れ下がりが接合部の補強材となり、接合部内の銅核と相俟って接合部の強度を増大させる。
本発明の部品実装配線基板は、前記部品と前記配線基板と間に形成される接合部が前記フラックス機能を有する熱硬化性樹脂膜の垂れ下がりの下端位置部分を小径とし、前記接合パッドまたは前記電極端子側と前記銅核の底面側との両端部を大径として、中間部が細く縊れた柱状とされているものである。
このような部品実装配線基板は、結合部を変形させるような応力がかかっても、細く縊れた中間部が変形することによって応力が緩和され、応力がそのまま部品側および配線基板側へ及ぶことはない。
本発明の部品実装配線基板は、前記部品と前記配線基板との間に、アンダーフィル用熱硬化性樹脂を充填する場合において、前記フラックス機能を有する熱硬化性樹脂Fの完全硬化後の弾性率E(F)と前記アンダーフィル用樹脂Uの完全硬化後の弾性率E(U)と、前記配線基板の外層絶縁用樹脂Jの完全硬化後の弾性率E(J)との間に、次の関係があるように、
E(F)> E(U)、および E(F)> E(J)
各樹脂が選定されているものである。
このような部品実装配線基板は、機械的な応力が加わった時に、部品側の変形量は小さくて済む。
本発明の部品実装配線基板は、前記部品と前記配線基板との間に、 アンダーフィル用熱硬化性樹脂を充填する場合において、前記フラックス機能を有する熱硬化性樹脂Fの完全硬化後の熱膨張係数α(F)と、前記アンダーフィル用樹脂Uの完全硬化後の熱膨張係数α(U)と、前記配線基板の外層絶縁膜用樹脂Jの完全硬化後の熱膨張係数α(J)との間に、次の関係があるように、
α(F)< α(U)、および α(F)< α(J)
各樹脂が選定されているものである。
このような部品実装配線基板は、温度上昇した時に、部品側の熱膨張による変形量は小さい。
本発明の配線基板への部品実装方法は、配線基板の配線回路を覆う外層絶縁樹脂膜上に前記配線回路と接続された円錐台形状の銅核を形成し、次いで該銅核の外周に半田を塗布しリフローさせて前記銅核を包むように球殻状化させてバンプを形成する工程と、 実装されるべき部品の接合パッドまたは電極端子が設けられている面に前記接合パッドまたは電極端子を覆ってフラックス機能を有する熱硬化性樹脂をペースト状態の膜として塗布する工程と、前記バンプと、前記接合パッドまたは前記電極端子とを位置合わせし、前記半田をリフローさせて前記バンプと、前記接合パッドまたは前記電極端子とを接合させると共に、ペースト状態で塗布されている前記フラックス機能を有する熱硬化性樹脂膜を前記半田の回りに垂れ下がらせ、その垂れ下りの下端を前記バンプ内の前記銅核の頂面より低い位置として完全硬化させる工程とからなる方法である。
このような配線基板への部品実装方法は、部品と配線基板とを接合する接合部の内部に銅核を有していることから接合部の機械的強度を大にし、かつ銅核の存在は部品と配線基板との間に一定のギャップを確保することに寄与する。また、半田は球殻状とされることにより、円錐台形状の銅核の頂面上に充分な量の半田を確保することができる。そして、接合時に半田の回りに垂れ下がる熱硬化性樹脂がフラックス機能を有することから接合時にフラックス残渣の洗浄が不要である。更には、バンプを配線基板に形成させていることからバンプの形成が容易であり、半導体チップにバンプを形成させる場合と比較して部品実装配線基板のコストを格段に軽減させる。
本発明の配線基板への部品実装方法は、前記配線基板における前記バンプの形成が、前記外層絶縁樹脂膜にレーザ加工またはフォトリソグラフィを適用して前記配線回路に達する接続孔を開け、前記接続孔内を含めて前記外層絶縁樹脂膜の全面に銅メッキ膜を形成する工程と、前記銅メッキ膜面の前記接続孔の上方となる部分に円形マスクを設けて前記円錐台形状の銅核が残るように前記銅メッキ膜を選択的にエッチングする工程と、前記銅核に半田を塗布しリフローさせて前記銅核を包むように球殻状化させる工程とからなる方法である。
このような配線基板への部品実装方法は、内部に銅核を有するバンプが形成されることにより、部品と配線基板との接合部の機械的強度を大にし、かつ部品と配線基板との間に一定のギャップを確保させる。更には、銅核の外周に塗布される半田はリフローされて球殻状とされることにより、円錐台形状の銅核の頂面上に充分な量の半田を確保することができる。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記半導体チップの接合パッドの露出部分と前記接合パッドの周縁部に重なっているパッシベ−ション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて導電性膜を形成する工程と、前記導電性膜に対し吸着型パラジウム触媒を塗布して無電解ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなる処理加工を施して凸形状パッドを形成し、前記凸形状パッドの表面レベルを前記接合パッドの周縁部に重なっている前記パッシベーション膜の面と同等または前記パッシベ−ション膜の面よりも突出させ、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積を前記接合パッドの露出部分の面積より大としたものを使用する方法である。
このような配線基板への部品実装方法は、半導体チップに形成された凸形状 パッドの表面レベルが接合パッドの周縁部で重なっているパッシベーション膜の面のレベルと同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされていることから、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせて密接させる。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記導電性膜を形成させる前に、前記半導体チップの前記接合パッドの露出部分に真空下の薄膜形成法によるチタン薄膜が形成され重ねて銅薄膜が形成されているものを使用する方法である。
このような配線基板への部品実装方法は、チタン薄膜および銅薄膜が接合パッドと導電性膜との間の導通抵抗を低下させる。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記導電性膜を形成させる前に、前記半導体チップの前記接合パッドの露出部分にプライマーとして二酸化マンガン膜が形成されているものを使用する方法である。
このような配線基板への部品実装方法は、二酸化マンガン膜が接合パッドと導電性膜との接着性を向上させる。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記導電性膜を形成させる前に、前記半導体チップの前記接合パッドの露出部分に前記チタン薄膜と前記銅薄膜が形成され、更に前記銅薄膜に前記二酸化マンガン膜が重ねて形成されているものを使用する方法である。
このような配線基板への部品実装方法は、チタン薄膜および銅薄膜が接合パッドと二酸化マンガン膜との間の導通抵抗を低くし、二酸化マンガン膜が銅薄膜と導電性膜との接着性を向上させる。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記半導体チップの前記接合パッド側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、前記銅薄膜上における前記接合パッドの露出部分と前記接合パッドの周縁部で重なっている前記パッシベーション膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程と、露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に吸着型パラジウム触媒を塗布して無電解ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなる処理加工を施して凸形状パッドを形成し、前記凸形状パッドの表面レベルが前記接合パッドの周縁部に重なっている前記パッシベーション膜の面と同等または前記パッシベ−ション膜の面よりも突出し、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積が前記接合パッドの露出部分の面積より大であるものを使用する方法である。
このような配線基板への部品実装方法は、半導体チップに形成されている凸形状パッドの表面レベルを接合パッドの周縁部に重なっているパッシベ−ション膜の面のレベルと同等またはパッシベ−ション膜の面よりも突出し、凸形状パッドの面積も大であるから、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ密接させる。そして、銅メッキ膜を主体にして凸形状パッドを形成させているので、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。また、メッキレジスト膜を除去して銅メッキ膜の全面に無電解(Ni/Au)メッキ膜が形成されているので凸形状パッドは耐食性に優れている。また、無電解(Ni/Au)メッキ膜を形成させていることにより、メッキレジスト膜の下のTi薄膜とCu薄膜の除去の確認が容易である。
本発明の配線基板への部品実装方法は、前記部品が半導体チップである場合に、前記半導体チップとして、前記半導体チップの前記接合パッド側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、前記銅薄膜上における前記接合パッドの露出部分と前記接合パッドの周縁部で重なっている前記パッシベーション膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に電解ニッケルメッキ膜を形成し重ねて電解金メッキ膜を形成する工程と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程とからなる処理加工を施して凸形状パッドを形成し、前記凸形状パッドの表面レベルが前記接合パッドの周縁部で重なっている前記パッシベーション膜の面と同等または前記パッシベ−ション膜の面よりも突出し、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積が前記接合パッドの露出部分の面積より大であるものを使用する方法である。
このような配線基板への部品実装方法は、半導体チップに形成されている凸形状パッドの表面レベルを接合パッドの周縁部で重なっているパッシベ−ション膜の面のレベルと同等またはパッシベ−ション膜の面よりも突出させ、凸形状パッドの面積も大としていることから、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ密接させる。そして、Cuメッキ膜を主体にして凸形状パッドを形成させているので、その製造に既存の技術および設備の利用が可能であり、AgまたはCuの超微粒子を分散させたペーストからの塗膜で形成された凸形状パッドと比較し低コストである。ただ、メッキレジスト膜を除去することなくCuメッキ膜の上面のみに電解(Ni/Au)メッキ膜を形成させているので、(Ni/Au)メッキ膜が全面に形成されているものと比較して製造プロセスは簡易であるが凸形状パッドは耐食性においてやや劣る。
本発明の部品実装配線基板によれば、実装によって形成される柱状の接合部は内部に銅核を有しているので、部品は配線基板に所定のギャップで実装され、かつ機械的強度が大であり衝撃を受けても損傷され難い。また、部品の接合面にペースト状に塗布されているフラックス機能を有する熱硬化性樹脂膜は、部品の実装時に半田の回り垂れ下がって半田の酸化膜を除去するが、フラックス残渣の洗浄が不要であり製造操作を簡略化させ、大型の半導体チップを接合する場合における洗浄不良の怖れを無用とする。なお、配線基板に形成するバンプの半田はフラック残渣の洗浄を要するが、構成要素の間隔が大きい配線基板についての洗浄であるために困難さはない。そして、ペースト状のフラックス機能を有する熱硬化性樹脂は接合時に半田の回りに垂れ下がって完全硬化されることから接合部の補強材として作用し、接合部内の銅核と相俟って接合部の強度を向上させる。
本発明の部品実装配線基板によれば、半導体チップに形成されている凸形状パッドの表面のレベルが接合パッドの周縁部に重なっているパッシベーション膜の面のレベルと同等またはパッシベ−ション膜の面よりも突出され面積も拡大されているので、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ均等に密接させることから半田による接合箇所の導通抵抗を低くする。また、凸形状パッドを覆って半導体チップの接合面に塗布されたフラックス機能を有する熱硬化性樹脂膜はフラックス残渣の洗浄は必要としないことから、完全なフラックス洗浄が困難である大型半導体チップの実装操作を容易化させるほか、半導体チップの接合時に垂れ下がったフラックス機能を有する熱硬化性樹脂膜は完全硬化されて接合部の補強材となる。
本発明の部品実装配線基板によれば、部品が半導体チップである場合に、導電性膜を形成させる前に、半導体チップの接合パッドの面に真空下の薄膜形成法によるチタン薄膜と銅薄膜が形成されているので、半導体チップ側において接合パッドと導電性膜との間の導通抵抗が低い部品実装配線基板を与える。
本発明の部品実装配線基板によれば、部品が半導体チップである場合に、導電性膜を形成させる前に、半導体チップの接合パッドの面にプライマーとしての二酸化マンガン膜が形成されているので、半導体チップ側において接合パッドと導電性膜との間の接着性に優れた部品実装配線基板を与える。
本発明の部品実装配線基板によれば、部品が半導体チップである場合に、導電性膜を形成させる前に、半導体チップの接合パッドの面に真空下の薄膜形成法によるチタン薄膜と銅薄膜が形成され、 更に銅薄膜上に二酸化マンガン膜が重ねて形成されているので、半導体チップ側において接合パッドと二酸化マンガン膜との間はチタン薄膜と銅薄膜の存在によって導通抵抗が低く、銅薄膜と導電性膜との間は二酸化マンガン膜の存在によって接着性に優れた部品実装配線基板を与える。
本発明の部品実装配線基板によれば、半導体チップに形成されている凸形状パッドの表面レベルが接合パッドの周縁部で重なっているパッシベーション膜の面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされているので、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ均等に密接させることから導通抵抗を低くする。また、凸形状パッドを覆って半導体チップの接合面に塗布されたフラックス機能を有する熱硬化性樹脂膜はフラックス残渣の洗浄は必要としないことから、完全なフラックス洗浄が困難である大型半導体チップの実装操作を容易化させるほか、半導体チップの接合時に垂れ下がったフラックス機能を有する熱硬化性樹脂膜は完全硬化されて接合部の補強材となる。そして、凸形状パッドはCuメッキ膜を主体に形成されているので、その製造に既存の技術および設備の利用が可能であり、AgまたはCu銅の超微粒子を分散させたペーストからの塗膜で形成される凸形状パッドと比較し低コストである。またメッキレジスト膜を除去してCuメッキ膜の全面に無電解メッキ法による(Ni/Au)メッキ膜が形成されているので凸形状パッドは耐食性に優れている。更には、無電解メッキしているので(Ti/Cu)薄膜の除去が不完全な場合、残留している(Ti/Cu)薄膜にも(Ni/Au)メッキ膜が形成されるので、残留している(Ti/Cu)薄膜の確認が容易である。
本発明の部品実装配線基板によれば、半導体チップに形成されている凸形状パッドの表面レベルが接合パッドの周縁部で重なっているパッシベーション膜の面のレベルと同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされているので、配線基板との接合時にリフローされる半田を接合パッドの面に容易に濡れ上がらせ均等に密接させることから半田による接合箇所の導通抵抗を低くする。また、凸形状パッドを覆って半導体チップの接合面に塗布されたフラックス機能を有する熱硬化性樹脂膜はフラックス残渣の洗浄は必要としないことから完全なフラックス洗浄が困難である大型半導体チップの実装操作を容易化させるほか、半導体チップの接合時に垂れ下がったフラックス機能を有する熱硬化性樹脂膜は完全硬化されて接合部の補強材となる。そして、凸形状パッドはCuメッキ膜を主体に形成されているので、既存の技術および設備の利用が可能であり、AgまたはCu銅の超微粒子を分散させたペーストからの塗膜で形成される凸形状パッドと比較し低コストである。ただ、この場合の凸形状パッドはメッキレジスト膜を除去することなくCuメッキ膜の上面のみに電解(Ni/Au)メッキ膜を形成させているので、(Ni/Au)メッキ膜が全面に形成されているものと比較して製造プロセスは簡易化されるが耐食性にやや劣る。
本発明の部品実装配線基板によれば、配線基板のバンプが内部に銅核を有しているので、部品を配線基板と接合して形成される柱状の接合部は機械的強度が大であり、かつ銅核の存在によって部品と配線基板との間に一定のギャップを確保することができる。更に円錐台形状とされた銅核に塗布された半田はリフローされて球殻状となることから、銅核の頂面上には接合に充分な量の半田が保持され、接合時に半田量の不足を招かない。
本発明の部品実装配線基板によれば、配線基板の電極端子の径が銅核の底面の径より小とされているので、内部に銅核を有する接合部に力がかかる場合に、銅核の底面に部分的に接している電極端子にかかる力は小さく、電極端子における損傷の発生は格段に抑制される。
本発明の部品実装配線基板によれば、部品の接合パッドまたは電極端子の径が銅核の頂面の径より大とされているので、内部に銅核を有する接合部に力がかかる場合に、部品の接合パッドまたは電極端子の直下に存在する絶縁膜や配線にかかる力は小さく、当該絶縁膜や配線における損傷の発生は格段に抑制される。
本発明の部品実装配線基板によれば、半田の回りへ垂れ下がるフラックス機能を有する熱硬化性樹脂膜の下端が銅核の頂面より下方に位置した状態で完全硬化されていることにより接合部の補強材となり、銅核と相俟って、部品と配線基板との接合部の機械的強度を増大させ、部品実装配線基板が外力を受けて生ずる損傷を抑制する。
本発明の部品実装配線基板によれば、部品と配線基板との間の接合部がフラックス機能を有する熱硬化性樹脂の垂れ下りの下端位置部分を小径部とし、接合パッドまたは電極端子側と銅核の底面側との両端側を大径部として、中間部が細く縊れた柱形状とされているので、結合部を変形させるような応力がかかっても、縊れた小径部が変形して応力を緩和させ、応力がそのまま部品側および配線基板側へ及ばないことから、部品または配線基板の配線や絶縁膜に損傷を与えない。
本発明の部品実装配線基板によれば、部品と配線基板との間のアンダーフィルに熱硬化性樹脂を充填する場合において、フラックス機能を有する熱硬化性樹脂Fの完全硬化後の弾性率E(F)と、アンダーフィル用樹脂Uの完全硬化後の弾性率E(U)と、配線基板の外層絶縁膜用樹脂Jの完全硬化後の弾性率E(J)との間に、
E(F)> E(U)、および E(F)> E(J)
の関係を持たせているので、部品実装配線基板に機械的な応力が加わっても部品側の変形量は小さく、部品の配線や絶縁膜に損傷を発生させない。
本発明の部品実装配線基板によれば、部品と配線基板との間のアンダーフィルに熱硬化性樹脂を充填する場合において、フラックス機能を有する熱硬化性樹脂Fの完全硬化後の熱膨張係数α(F)と、アンダーフィル用樹脂Uの完全硬化後の熱膨張係数α(U)と、配線基板の外層絶縁膜用樹脂Jの完全硬化後の熱膨張係数α(J)との間に、
α(F)< α(U)、および α(F)< α(J)
の関係を持たせているので、部品実装配線基板が温度上昇しても、その部品側の熱膨張量は小さく、部品の配線や絶縁膜に損傷を発生させない。
本発明の配線基板への部品実装方法によれば、部品は接合パッドまたは電極端子を介して接合部と接合され、配線基板は円錐台形状の銅核の面積の大きい底面を介して接合部と接合されるので、部品と配線基板との相対的な位置をずらせるような機械的または熱的な要因による力を受けても、部品または配線基板にかかる単位面積当りの力は小さく、部品および配線基板の配線または絶縁膜は損傷を受けず、このことは部品が特に高価なものである場合に極めて有効である。また、フラックス機能を有する熱硬化性樹脂は半田の酸化膜を還元させるが、フラックス残渣の洗浄を必要とせず部品実装の操作を簡略化させるほか、完全硬化後は接合部の補強材として作用し、バンプ内の銅核と相俟って接合部の強度不足に基づくトラブルを発生させない。
本発明の配線基板への部品実装方法によれば、バンプが内部に銅核を有していることにより部品と配線基板との接合部の機械的強度が大となり、かつ円錐台形状の銅核の外周に塗布される半田はリフローされて球殻状とされ、銅核の頂面上には充分な量の半田が確保されるので、部品の接合パッドまたは電極端子と接合させるに十分な量の半田が確保される。
本発明の配線基板への部品実装方法によれば、部品が半導体チップである場合に、半導体チップに形成される凸形状パッドの表面レベルは接合パッドの周縁部で重なっているパッシベ−ション膜の面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされているので、配線基板との接合時にリフローされる配線基板側の半田は接合パッドの面に容易に濡れ上がって密接することから、半導体チップと配線基板とは低抵抗で接合される。また、半導体チップの接合パッドにおける導電性膜の表面に形成した無電解ニッケルメッキ膜および無電解金メッキ膜は導電性膜が腐蝕されることを防ぐので、凸形状パッドの腐蝕によって半導体チップと配線基板との接合部の導通抵抗が高くなること回避させる。
本発明の配線基板への部品実装方法によれば、部品が半導体チップである場合に、半導体チップの接合パッドの露出部分にあらかじめ真空下の薄膜形成法によるチタン薄膜および銅薄膜を形成させてから導電性膜を形成させたものを使用するので、接合パッドと導電性膜との間の導通抵抗が低い半導体チップを配線基板に実装することができる。
本発明の配線基板への部品実装方法によれば、部品が半導体チップである場合に、半導体チップの接合パッドの露出部分にあらかじめ二酸化マンガン膜を形成させてから導電性膜を形成させたものを使用するので、接合パッドと導電性膜との間の接着性に優れた半導体チップを配線基板に実装することができる。
本発明の配線基板への部品実装方法によれば、部品が半導体チップである場合に、半導体チップの接合パッドの露出部分にあらかじめチタン薄膜と銅薄膜を形成させ、更に銅薄膜上に重ねてプライマーとしての二酸化マンガン膜を形成させてから導電性膜を形成させたものを使用するので、接合パッドと二酸化マンガン膜との間はチタン薄膜および銅薄膜の存在によって導通抵抗が低く、銅薄膜と導電性膜との間は二酸化マンガン膜の存在によって接着性に優れた半導体チップを配線基板に実装することが可能である。
本発明の配線基板への部品実装方法によれば、 部品が半導体チップである場合に、凸形状パッドが主としてCuメッキ膜からなり、その表面レベルが接合パッドの周縁部で重なっているパッシベ−ション膜の面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされている半導体チップを使用するので、配線基板との接合時にリフローされる配線基板側の半田は接合パッドの面に容易に濡れ上がって密接し、半導体チップと配線基板とは低抵抗で接合される。また凸形状パッドがCuメッキ膜を主体として形成されているので、その製造に既存の技術および設備の利用が可能であり、AgまたはCuの超微粒子を分散させたペーストからの塗膜で形成される凸形状パッドと比較し低コストである。そして全面に形成された無電解(Ni/Au)メッキ膜は凸形状パッドに完全な耐食性を付与し信頼性を高める。
本発明の配線基板への部品実装方法によれば、 部品が半導体チップである場合に、凸形状パッドが主としてCuメッキ膜からなり、その表面レベルが接合パッドの周縁部で重なっているパッシベ−ション膜の面と同等またはパッシベ−ション膜の面よりも突出され、凸形状パッドの面積も大とされている半導体チップを使用するので、配線基板との接合時にリフローされる配線基板側の半田は接合パッドの面に容易に濡れ上がって密接し、半導体チップと配線基板とは低抵抗で接合される。また凸形状パッドがCuメッキ膜を主体として形成されているので既存の技術および設備の利用が可能であり、AgまたはCuの超微粒子を分散させたペーストからの塗膜で形成される凸形状パッドと比較し低コストである。ただ、メッキレジスト膜を除去することなくCuメッキ膜の上面のみに電解(Ni/Au)メッキ膜を形成させているので、(Ni/Au)メッキ膜が全面に形成されているものと比較して、製造プロセスは簡易化させるが凸形状パッドの耐食性においてやや劣る。
本発明に係る部品実装配線基板は、上述したように、外層絶縁樹脂膜に設けられた接続孔を介して内部の配線回路と接続されて外層絶縁樹脂膜上に形成されている円錐台形状の銅核と該銅核の回りに形成された球殻状の半田とからなるバンプを備えた配線基板と、接合パッドまたは電極端子が設けられた面に接合パッドまたは電極端子を覆ってフラックス機能を有する熱硬化性樹脂がタック性のあるペースト状態の膜として塗布されている部品とが、接合パッドまたは電極端子と バンプとの位置を合わせ、半田をリフローさせて実装されているものである。 なお、ここに言う配線基板とはインターポーザ基板やマザーボードを含み、内部に配線回路が形成されている熱硬化性樹脂主体の配線基板を指す。

配線基板のバンプは銅核とその銅核を覆う球殻状の半田とからなるが、そのバンプは次のようにして形成する。例えばガラス繊維布にエポキシ樹脂を充填した配線基板の一面に貼り合せた銅箔を選択的にエッチングして所定のパターンの配線回路を形成し、その表面に外層絶縁樹脂膜、例えばエポキシ樹脂による外層絶縁樹脂膜を形成する。銅箔は胴メッキ膜であってもよい。この時、外層絶縁樹脂膜に使用する樹脂Jは、後述するように、その弾性率E(J)または熱膨張係数α(J)が一定の範囲にあるものを選択することが望まれる。そして、外層絶縁樹脂膜のバンプを形成すべき箇所にレーザ加工またはフォトリソグラフィを適用して配線回路に達する接続孔を穿設する。そして、接続孔を含めて外層絶縁樹脂膜の全面に銅メッキを施す。銅メッキ膜の厚さは次に形成させる銅核の高さによって決められる。
続いて銅メッキ膜をエッチングしてバンプの銅核を作成するが、銅核を作るべき位置に円形マスク(エッチング・レジスト膜)を設け、塩化第2鉄水溶液または塩化第2銅水溶液をスプレーして銅メッキ膜をエッチングする。このエッチングはマスク以外の部分では下方の外層絶縁樹脂膜が露出されるまで行う。エッチング時には、エッチングされた部分からマスクの下方にもエッチング液が回り込んでサイドエッチングと生じ、エッチングの終了時には、円形マスクの直下には円形マスクの径より小さい径の頂面を有する円錐台形の銅核が形成される。この時、形成される銅核の円錐台形の頂面の径はバンプが接合されるべき部品の接合パッドまたは電極端子の径より小とし、円錐台形の底面の径は配線基板の配線回路の線幅よりも大とすることが望ましい。所定の大きさの銅核が形成された後は円形マスクを除去しエッチング液の残渣を洗浄する。上記はエッチング液をスプレーする方法であるが、配線基板の背面側を保護しておいてエッチング液に浸漬する方法としてもよい。勿論これら以外の方法、例えば銅メッキ膜をプラズマによってエッチングして銅核を形成してもよい。
更に続いて、銅核の外周にフラックスが含まれているクリーム半田を塗布する。クリーム半田の塗布には、ディッピング、転写、印刷、その他の一般的な方法を採用し得る。塗布量は、塗布した半田をリフローさせた時に、半田が銅殻を覆って球殻が形成される量であることが望ましい。塗布した後は、上述したように、リフローさせて半田を球殻状にする。こうすることにより、円錐形状とした銅核の頂面上には接合に充分な量の半田が残る。そしてリフローさせた半田の表面側にはフラックス残渣が残るので、常法に従ってフラックス残渣を洗浄する。
[部品の接合パッドまたは電極端子の処理加工]
部品が半導体チップである場合には、半導体チップの接合パッドは、その周縁部で重なっているパッシベーション膜によって形成される凹所の底面となっているので、配線基板との接合時に半田が接合パッドに完全には濡れ難くなっており、また完全に濡れ得たとしても、半導体チップと配線基板との接合面積は小さいので充分な接合強度は得られない。従って、凹所となっている接合パッドの露出部および接合パッドの周縁部で重なっているパッシベーション膜に対して、銀または銅の超微粒子を分散させたペーストを印刷、転写、噴射、その他の方法によって適用して導電性膜とするか、または銅メッキ膜を形成させるような処理加工を施して、形成される凸形状パッドの表面レベルを接合パッドの周縁部で重なっているパッシベーション膜の面と同等、またはパッシベーション膜の面よりも突出させると共に、その表面の面積も拡大させることを要する。
上記の銀または銅の超微粒子を分散させたペーストとは、その一例を挙げれば、導電性が大きい銀または銅の粒子径が5〜10nmである超微粒子を、バインダーとなる合成樹脂(例えばエポキシ樹脂)と硬化剤とを有機溶剤に溶解させた溶液中に分散させてペースト状としたものである(例えば特開2002−324966号公報を参照。)。このような銀または銅の超微粒子を分散させたペーストを適用し、加熱して有機溶剤を蒸発、飛散させると共に合成樹脂を硬化させる。
なお、銀または銅の超微粒子を分散させたペーストによって導電性膜を形成させる前に、半導体チップの接合パッドの面にあらかじめスパッタリング法のような真空下の薄膜形成法によってチタン薄膜および銅薄膜を形成させておいてもよい。そのことにより接合パッドと導電性膜との導通抵抗を一層低くすることができる。そのほか、半導体チップの接合パッドと導電性膜との接着性を高めるために、接合パッドの面にあらかじめプライマーとして酸化金属である二酸化マンガン(MnO2)の焼結膜を形成させておいてもよい。MnO2の焼結膜はMnO2の微粉末を有機溶媒に分散させたペースト状の分散液を適用し、有機溶媒を蒸発させると共に酸化金属の微粉末を焼結させることによって形成される。そして、接合パッド面に形成された酸化金属の焼結膜はその上へ導電性膜を形成させた時に、接合パッドと導電性膜と間で中間の熱膨張係数を有する膜になるものと思考される。更には、接合パッドの露出部分にあらかじめ上記のチタン薄膜および銅薄膜を形成させ、その銅薄膜の上へ二酸化マンガン膜を形成させた半導体チップに導電性膜を形成させるようにしてもよい。
また形成された導電性膜の酸化を防止するべく、導電性膜の面に吸着型パラジウム(Pd)触媒を塗布して無電解ニッケルメッキを施し、続いて無電解金メッキを施す。半導体チップの接合パッドは一般にはアルミニウム(Al)であり、パラジウム触媒によって溶損するので、無電解ニッケルメッキ、無電解金メッキを施す場合には、あらかじめAlを亜鉛(Zn)で置換しておくことを要するが、本発明においては、銀または銅の超微粒子を分散させたペーストによる導電性膜が存在するので、Zn置換を行わずともAlの接合パッドが溶損することはない。
上記は導電性膜によって凸形状パッドとする場合であるが、銅メッキ膜によって凸形状パッドとすることもできる。銅メッキ膜を形成させる場合には、接合パッドを含む半導体チップの接合面の全体に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成し、その上へ接合パッドが底面となっている凹所、および凹所の外周部分を開口させたメッキレジスト膜を形成して銅メッキする。所定の厚さの銅メッキ膜が得られると、メッキレジスト膜を除去し、その下のチタン薄膜および銅薄膜を除去する。形成された銅メッキ膜の全面に耐食性付与のためにニッケルメッキ膜を形成し重ねて金メッキ膜を形成させる。この銅メッキ膜を形成させる方法は、銀または銅の超微粉末を使用して導電性膜を形成させる方法と比較して、従来の技術を組み合わせて対処することができるというメリットがある。そのほか、メッキレジスト膜を除去する前の銅メッキ膜の上面にニッケルメッキ膜と金メッキ膜を形成させることもできる。
[部品へのフラックス機能を有する熱硬化性樹脂の塗布]
部品が半導体チップである場合には上記の処理加工された接合パッドを覆うように、また部品が受動部品のような部品である場合には、その電極端子を直接に覆うように部品の一面にフラックス機能を有する熱硬化性樹脂Fをペースト状に塗布する。フラックス機能を有する熱硬化性樹脂Fとは、その一例を挙げれば液状のビスフェノール系エポキシ樹脂に硬化剤の作用とフラックスの作用とを有するジヒドロキシ安息香酸とフェノールフタリン、および硬化促進剤を添加したものである(例えば特開2003−105054号公報を参照。)。このような樹脂組成物をタック性のあるペースト状に塗布する。なおフラックス機能を有する熱硬化性樹脂Fにおいても、例えばシリカの球状粉末を添加して、完全硬化後の弾性率E(F)または熱膨張係数α(F)が一定の範囲にあるものを選択することが望まれる。フラックス機能を有する熱硬化性樹脂である限りにおいて、上記のエポキシ樹脂以外のものを使用してもよいことは言うまでもない。
[配線基板への部品の実装]
上述のフラックス機能を有する熱硬化性樹脂Fをペースト状に塗布した部品の接合パッドまたは電極端子を配線基板のバンプに位置合わして、部品に塗布したフラックス機能を有する熱硬化性樹脂Fの膜を配線基板のバンプを当接させて例えば200℃の温度に加熱することにより、フラックス機能を有する熱硬化性樹脂Fは粘度を低下させるので、部品は自重のみで沈んで接合パッドを配線基板のバンプと接触させる。同時にバンプの半田はリフローされ、半田が部品の接合パッドまたは電極端子へ濡れ上がって接合される。すなわちフラックス機能を有する熱硬化性樹脂Fは接合パッドに対する半田の濡れを阻害しない。そして、部品側の粘度低下したフラックス機能を有する熱硬化性樹脂Fは半田の回りに垂れ下ることにより半田表面の酸化膜を還元して除去しフラックス機能を失活する。従ってフラックス材を使用した場合のようなフラックス残渣の洗浄を必要としない。そして、上記熱硬化性樹脂の垂れ下りの下端がバンプ内部の円錐台形状の銅核の頂面と底面との中間位置となった時点において温度を一段低下させて垂れ下りを停止させると共に半田を固化させ、 上記の熱硬化性樹脂を完全硬化させることにより、配線基板への部品の実装が完了する。
上記のような操作によって、接合部の上部の銅核が存在しない部分は、半田が回りを熱硬化性樹脂で補強された状態となる。また、銅核を円錐台形状としていることもあって、接合部は上記熱硬化性樹脂の垂れ下がりの下端部において径が小で、部品側および配線基板側の両端部は径が大であり、中間部が細く縊れた柱状となって形成される。 従って、部品と配線基板との接合部に応力がかかった場合には径の細い中間部が変形することによって応力を緩和させ、部品側または配線基側が応力によって損傷されることを抑制することになる。
部品を配線基板に実装した後は、特に部品が半導体チップである場合には、半導体チップと配線基板との間にアンダーフィルとして樹脂を充填する。この場合にもアンダーフィル用樹脂Uは完全硬化後の弾性率E(U)または熱膨張係数α(U)が一定の範囲にあるものを選択することが望まれる。すなわち、部品に塗布されるフラックス機能を有する熱硬化性樹脂Fの完全硬化後の弾性率E(F)、アンダーフィル用樹脂Uの完全硬化後の弾性率E(U)、配線基板の外層絶縁樹脂膜用樹脂Jの完全硬化後の弾性率E(J)の間において、
E(F)> E(U)、および E(F)> E(J)
の条件、またはフラックス機能を有する熱硬化性樹脂Fの完全硬化後の熱膨張係数α(F)、アンダーフィル用樹脂Uの完全硬化後の熱膨張係数α(U)、配線基板の外層絶縁膜用樹脂Jの完全硬化後の熱膨張係数α(J)の間において、
α(F)< α (U)、および α(F)< α(J)
の条件を満たすものであることを要する。
すなわち、各樹脂の弾性率Eの間に上記のような関係を持たせておくことにより、部品実装配線基板に機械的な応力が加わった時、部品側の変形量が最も小であり、部品が損傷されることを防ぐことができ、部品が高価格である場合にメリットが大きい。また、各樹脂の熱膨張係数αの間に上記のような関係を持たせておくことにより、部品実装配線基板が温度上昇した時、部品側の熱膨張が最も小さく、部品が損傷されることを防ぐことができ、同様に部品が高価格である場合にメリットが大きい。上記においては、フラックス機能を有する熱硬化性樹脂F樹脂、アンダーフィル用樹脂U、および配線基板の外層絶縁樹脂膜の樹脂Jとして熱硬化性のエポキシ樹脂を使用する場合を説明したが、エポキシ樹脂以外のフェノール樹脂、ウレタン樹脂、シリコーン樹脂、その他の公知の熱硬化性樹脂を使用することができることは言うまでもない。
なお、実施例1から実施例8までは、半導体チップにおける処理加工を示す。図1、図2は、半導体チップ(LSI)の接合パッドの面のレベルを、接合パッドの周縁部で重なっているパッシベ−ション膜の面と同等、またはパッシベ−ション膜の面よりも突出させると共に接合パッドの面積も大にする処理加工のプロセスをステップ的に示す図である。 すなわち、図1−Aに示すように、半導体チップ11の接合パッド14の周縁部にはパッシベーション膜13が重なって形成されており、接合パッド14の露出部分(有効部分)14eの面は接合パッド14の周縁部で重なっているパッシベーション膜13の面より低いレベルにある。この例においては、接合パッド14は200μmピッチで配置されている。なお、図1、図2における寸法は実際の寸法と比例関係には示されていない。以降の図においても同様である。
図1−AはAlの接合パッド14とパッシベ−ション膜13を備えた半導体チップ11を示すが、図1−Bは接合パッド14の露出部分14eと、接合パッド14の周縁部で重なっているパッシベ−ション膜13とに銀(Ag)の超微粒子が分散されているペーストを印刷法によってウエット膜厚7〜10μmに適用し、加熱し硬化させて形成された膜厚3〜5μmの導電性膜15を示す。そして、導電性膜15の表面には、耐食性付与のために、図示せずとも吸着型パラジウム触媒を塗布して、図1−Cに示すように無電解ニッケル(Ni)メッキ膜16を形成させた状態を示す。続いて図2−Dは、重ねて無電解金(Au)メッキ膜17を形成させて凸形状パッド18aとした状態を示す。
このように接合パッド14の露出部分14eおよび接合パッド14の周縁部で重なっているパッシベーション膜13の上に形成された凸形状パッド18aの表面レベルは接合パッド14の周縁部で重なっているパッシベ−ション膜13の面よりも突出され、また凸形状パッド18aの表面積は接合パッド14の露出部分14eの面積よりも拡大され、配線基板との接合が容易な形状とされる。そして図2−Eは、凸形状パッド18aを覆って半導体チップ11の接合側の全面にフラックス機能を有するエポキシ樹脂Fをタック性のあるペースト状態に塗布して、厚さ20μmのフラックス機能を有する熱硬化性樹脂膜(以降において、フラックス樹脂膜と略称することがある)19を形成させた。なお、フラックス機能を有するエポキシ樹脂Fの完全硬化の状態における弾性率E(F)または熱膨張係数α(F)は、後述する配線基板21の外層絶縁樹脂膜23に使用するエポキシ樹脂J、アンダーフィルに使用するエポキシ樹脂Uとの関係において設定することを要する。
上記においては、半導体チップ11の接合パッド14に直接に導電性膜15を形成させて凸形状パッド18aとする場合を説明したが、接合パッド14の面にあらかじめ真空下の薄膜形成法によって金属薄膜を形成しておき、接合パッド14と後に形成される導電性膜15との間の導通抵抗を低下させるようにしておいてもよい。図3−Aは実施例1の図1−Aと同様な半導体チップ11であるが、図3−Bに示すように、半導体チップ11の接合パッド14側の全面にスパッタリング法によってチタン(Ti)薄膜61を形成し、 続いて図3−Cに示すように、Ti薄膜61に重ねてCu薄膜62を形成しておいてから、図3−Dに示すように、Cu薄膜62における接合パッド14の露出部分14eおよび接合パッド14の周縁部で重なっているパッシベ−ション膜13に対応する部分にAgの超微粒子が分散されたペーストを適用し、加熱し硬化させて導電性膜15を形成させる。
次に図4−Eに示すように、導電性膜15の下のTi薄膜61、Cu薄膜62は残し、導電性膜15の外側のTi薄膜61、Cu薄膜62を除去してから、図示せずとも導電性膜15の全面およびTi薄膜61、Cu薄膜62の端面に吸着型パラジウム触媒を塗布して、図4−Fに示すように、無電解Niメッキ膜16を形成し、その上へ図4−Gに示すように、重ねて無電解Auメッキ膜17を形成して凸形状パッド18bとした状態を示す。 続いて、図示を省略するが実施例1の図2−Eと同様、凸形状パッド18bを含む半導体チップ11の接合側の全面にペースト状のフラックス樹脂膜19が形成される。
そのほか、接合パッド14の面にあらかじめプライマー63としてMnO2 膜を形成しておき、接合パッド14と後に形成される導電性膜15との接着性を向上させるようにしてもよい。図5−Aは実施例1の図1−Aと同様な半導体チップ11であるが、図5−Bに示すように、接合パッド14の露出部分14eにMnO2 膜63を形成してから、図5−Cに示すように、接合パッド14の露出部分14eおよび接合パッド14の周縁部で重なっているパッシベ−ション膜13の上に、Agの超微粒子が分散されたペーストを適用して導電性膜15を形成させる。その後、図示せずとも導電性膜15の全面に吸着型パラジウム触媒を塗布して、図6−Dに示すように無電解Niメッキ膜16を形成し、図6−Eに示すように、重ねて無電解Auメッキ膜17を形成して凸形状パッド18cとした状態を示す。続いて、図示を省略するが実施例1の図2−Eと同様、凸形状パッド18cを含む半導体チップ11の接合側の全面にペースト状のフラックス樹脂膜19が形成される。
更には、接合パッド14の面にあらかじめ実施例2の導通抵抗を低下させる金属薄膜と実施例3のプライマーであるMnO2 膜の両者を形成させるようにしてもよい。図7−Aは実施例2の図3−Cと同様な半導体チップ11であり、半導体チップ11の接合パッド14側の全面にスパッタリング法によってTi薄膜61が形成され、重ねてCu薄膜62が形成された状態を示すが、図7−BはCu薄膜62の接合パッド14の露出部分14eにMnO2 の微粉末を有機溶媒に分散させたペースト状の分散液を適用し、加熱し、焼結させMnO2 膜を形成してプライマー63とした状態を示す。そして図7−Cは、接合パッド14の露出部分14eおよび接合パッド14の周縁部で重なっているパッシベ−ション膜13に対応する部分の上にAgの超微粒子が分散されたペーストを適用して導電性膜15を形成させた状態を示す。
続いて図8−Dに示すように、導電性膜15の下のTi薄膜61、Cu薄膜62は残し、導電性膜15の外側のTi薄膜61、Cu薄膜62を除去してから、図示せずとも導電性膜15の全面およびTi薄膜61、Cu薄膜62の端面に吸着型パラジウム触媒を塗布して、図84−Eに示すように、無電解Niメッキ膜16を形成し、図8−Fに示すように、重ねて無電解Auメッキ膜17を形成して凸形状パッド18dとした状態を示す。 続いて図示を省略するが、実施例1の図2−Eと同様、凸形状パッド18dを含む半導体チップ11の接合側の全面にペースト状のフラックス樹脂膜19が形成される。
なお、実施例1から実施例4までは、接合パッド14の露出部分14eと接合パッド14の周縁部で重なっているパッシベ−ション膜13とにAgの超微粒子が分散されているペーストを印刷法によって適用して導電性膜15を形成させるものであるが、実施例5は導電性膜15の形成に代えてCuメッキ膜を形成させる場合を示す。図9−Aは実施例1の図1−Aと同様な半導体チップ11であり、図9−Bに示すように、半導体チップ11の接合パッド14側の全面にスパッタリング法によってTi薄膜61を形成し、 続いて図9−Cに示すように、Ti薄膜61に重ねてCu薄膜62を形成する。そして図9−Dに示すように、 接合パッド14の露出部分14eと接合パッド14の周縁部で重なっているパッシベ−ション膜13とに対応する部分を開口部64hとして残し、それ以外の部分にメッキレジスト膜64を形成して、図10−Eに示すように、開口部64hにCuメッキ膜65を形成させる。
続いて、図10−Fに示すように、メッキレジスト膜64を除去し、続いてメッキレジスト膜64の下のTi薄膜61、Cu薄膜62を除去する。その後、図示せずともCuメッキ膜65の全面、およびTi薄膜61、Cu薄膜62の端面に吸着型パラジウム触媒を塗布して、図10−Gに示すように、無電解Niメッキ膜16を形成し、更に図10−Hに示すように、重ねて無電解Auメッキ膜17を形成して凸形状パッド18eとした状態を示す。続いて図示を省略するが、実施例1の図2−Eと同様、凸形状パッド18eを含む半導体チップ11の接合パッド14側の全面にペースト状のフラックス樹脂膜19が形成される。なお実施例5においては、メッキレジスト膜64の下のTi薄膜61、Cu薄膜62を除去した後に吸着型パラジウム触媒を塗布するので、それらの除去が不完全な場合には、残っているTi薄膜61、Cu薄膜62にも吸着型パラジウム触媒が付着し、無電解Niメッキ膜16、無電解Auメッキ膜17が形成されることから、除去が完全かどうかを容易にチェックすることができる。
実施例5では、メッキレジスト膜64を除去してから、Cuメッキ膜65に耐食性付与のための無電解Niメッキ膜57、無電解Auメッキ膜58を形成させたが、メッキレジスト膜64を除去する前のCuメッキ膜65に電解Niメッキ膜16’、電解Auメッキ膜17’を形成することも可能である。すなわち、図11−Aは実施例5の図9−Dの再掲であり、メッキレジスト膜64が形成された状態である。そして図11−Bは、メッキレジスト膜64の開口部64hに電解メッキ法によってCuメッキ膜65を形成した状態、更に図11−Cは、メッキレジスト膜64を残した状態で、Cuメッキ膜65に電解Niメッキ膜16’を形成した状態、続いて図12−Dは無電解Niメッキ膜16’に重ねて無電解Auメッキ膜17’を形成させた状態を示す。
そして図12−Eは図12−Dの状態からメッキレジスト膜65を除去した状態、図12−Eはメッキレジスト膜65の下に存在していたチタン薄膜61と銅薄膜62を除去して凸形状パッド18fとした状態を示す。
実施例7はインターポーザ基板にバンプを形成する例を示す。すなわち、図13−Aはガラス繊維布・エポキシ樹脂からなるインターポーザ基板21の片面に貼り合わされた銅箔を選択的にエッチングして配線22と接合ランド24を所定のパターンに形成した状態を示す。接合ランド24の径は100μmである。図13−Bは配線22および接合ランド24を覆ってエポキシ樹脂Jを塗布して厚さ35μmの外層絶縁樹脂膜23を形成した状態を示す。図13−Cは外層絶縁樹脂膜23にレーザ加工して接合ランド24に達する深さの接続孔20を穿設した状態を示す。接続孔20の底面の径は50μmである。そして、図13−Dは接続孔20の内部を含めて外層絶縁樹脂膜23上に銅の無電解メッキを行い、続いて銅の電解メッキを施して厚さ50μmの銅メッキ膜25を形成させた状態を示す。
次いで、銅メッキ膜25の表面における接合ランド24の上方となる部分に図示せずとも円形マスクを設けて、円形マスクの下方を除き、それ以外の部分では外層絶縁樹脂膜23が露出するまで銅メッキ膜25をエッチングして除去する。この時、円形マスクの下方においてはサイドエッチングを生じるが、エッチング時間は銅メッキ膜25の表面に近いほど長いから、円形マスクの直下に近いほどサイドエッチングの度合いも大になる。その結果、図14−Eに示すように、円形マスクの下方、すなわち接続孔20上には円錐台形状の銅核26が残る。なお、図14−Eに示す銅核26の外周面には、耐食性付与のために常法に従って無電解Niメッキ膜と無電解Au膜とからなる(Ni/Au)メッキ膜26pを形成させた状態である。
続いて図14−Fに示すように、上記の銅核26にクリーム半田27を印刷し、リフローさせて銅核26を覆うように球殻状とした。クリーム半田27の表面には含まれていたフラックスの残渣29rが残るが、このフラックス残渣29rを洗浄することにより、図14−Gに示すように、(Ni/Au)メッキ膜26pを有する円錐台形状の銅核26と、その周囲を覆う球殻状の半田27とからなるバンプ28を備えたインターポーザ基板21が得られる。
実施例8は実施例7の図14−Gに示したバンプ28を有するインターポーザ基板21に対して、実施例1の図2−Eに示した半導体チップ11を接合する場合を図15、図16に示す。なお、図15と図16においては、図2−Eに示した半導体チップ11は上下を逆にして示されている。すなわち、図15−Aに示すように、半導体チップ11の処理加工された接合パッド18がインターポーザ基板21のバンプ28に位置合わせされ、図15−Bに示すように、フラックス樹脂膜19がバンプ28の半田27上に半導体チップ11の自重のみで当接され加熱される。なお、この時の荷重は、半導体チップ11の接合パッド18が二次元に配置されている場合であっても、1個のバンプ28当り0.5g以下でも充分であった。
上記の加熱によって、ペースト状のフラックス樹脂膜19は粘度低下し、半田27はリフローされる。すなわち、半田27は濡れ上がって接合パッド18と接合され、ペースト状のフラックス樹脂膜19は半田27の回りに垂れ下がって、半田27の表面の酸化膜を還元除去する。しかし、フラックス残渣としては残らないので、通常のフラックスを使用する場合におけるようなフラックス残渣の洗浄操作は不要であり、インターポーザ基板21への半導体チップ11の実装時における操作が簡略化される。
図16−Cは、フラックス樹脂膜19の垂れ下がりの下端が銅核26の頂面より下方となった時点で温度を一段下げて垂れ下がりを停止させ、その温度に維持してフラックス樹脂膜19を完全硬化させることにより、半導体チップ11とインターポーザ基板21との接合部30が柱状に形成された状態を示す。図16−Cに見られるように、柱状の接合部30は、上記フラックス樹脂膜19の垂れ下がりの下端が存在する中間部分において小径となり、半導体チップ11側は処理加工された接合パッド18部分において大径となり、インターポーザ基板21側は円錐台形状の銅核26の底面部分において大径となっているので、接合部30に応力がかかるような場合には、中間部が変形して応力を緩和させ、半導体チップ11およびインターポーザ基板21に応力がそのまま伝わることが防がれる。従って、特に半導体チップ11内において、接合パッド18の直下の配線や絶縁膜が損傷されることを防ぐことができる。
なお、図16−Cを拡大して示す図17を参照して、半導体チップ11からのフラックス樹脂膜19の垂れ下りの下端はインターポーザ基板21の外層絶縁樹脂膜23の表面から30μmの高さ位置にあった。また、インターポーザ基板21の外層絶縁樹脂膜23の表面から銅核26の頂面までの高さは50μmであり、半導体チップ11のパッシベ−ション膜13の表面から銅核26の頂面までの距離は20μmであったので、半導体チップ11とインターポーザ基板21とのギャップとして70μmが確保されていることになる。このギャップの確保にはバンプ28内に存在する銅核26が寄与している。従来はこのギャップを確保するために、図23に示したように、鉛が主成分である高温半田バンプ108を使用しており、そのことが半田を無鉛化し得ない原因となっているが、本願発明のように銅核26を内部に有する半田27を使用することにより、高温半田を使用する必要がなくなるので、環境問題にも対処することができる。
図16へ戻り、半導体チップ11をインターポーザ基板21に実装する場合には、図16−Dに示すように、半導体チップ11とインターポーザ基板21との間に樹脂を充填してアンダーフィル31とされる。この実施例ではアンダーフィル31としてエポキシ樹脂Uを使用した。そして全体としては、半導体チップ11にフラックス樹脂膜19として塗布したフラックス機能を有するエポキシ樹脂Fの完全硬化後の弾性率E(F)は5GPa、アンダーフィル用エポキシ樹脂Uの弾性率E(U)は2.5GPa、インターポーザ基板21の外層絶縁樹脂膜23に使用したエポキシ樹脂Jの弾性率E(J)は1.2GPaとした。
なお、図16−Dに示すように、柱状の接合部30において、半田27の細くなっている部分27sが銅核26の底面と頂面との間にくるので、半田の細い部分は銅核26の存在によって機械的強度が大になる。これに対して、図21−Fに示した半導体チップ101の接合パッド104に金スタッドバンプ105を設けてインターポーザ基板201と接合する場合には、接合パッド104と半田205との界面に半田の細い部分が形成され、図23−Fに示した半導体チップ101の接合パッド104に高温半田バンプ108を設け、クリーム半田208でインターポーザ基板201と接合する場合には、接合パッド104と半田208との界面に半田の細い部分が形成されるので、何れの場合も接合部の強度は本実施例の接合部30と比較して劣ったものとなる。
以上、本発明の部品実装配線基板および配線基板への部品の実装方法を実施例によって説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば本実施例においては、インターポーザ基板21に半導体チップ11を装着する場合を説明したが、配線基板にチップ状部品や半導体パッケージを取り付ける場合にも本願発明はそのまま適用することが可能である。
また本実施例においては、銅核26と半田27とからなるバンプ28を備えたインターポーザ基板21に半導体チップ11を装着する場合を説明したが、図18−Aに示すように、銅核126と半田127からなり、ピッチ0.7mmで形成されたバンプ128を有する配線基板121に、両端面が0.5mm角、長さが1.0mmサイズの1005部品51、例えばチップ抵抗やチップコンデンサを実装することも可能である。このような場合、ランド124の径が200μm、2個のランド124の外側と外側との間隔が0.9mmの配線基板121を使用することができる。なお、実装する1005部品51の一側面にはフラックス樹脂59を塗布しておくことが望まれる。このような1005部品51を従来の配線基板に実装する場合には、図18−Bに示すように、2個のランド224の外側と外側との間隔が1.5mmである配線基板221を使用して半田225で実装することが必要であり、本願発明の配線基板を使用することによって配線基板のサイズを大幅に低減することができる。
また図19−Aに示すように、インターポーザ基板21に半導体チップ11がフェイスダウンに搭載され樹脂12で封止された0.5mmピッチパッケージ52は、銅核46と半田47からなりピッチ0.3mmで形成されたバンプ48を有するマザーボード41に実装することが可能である。ちなみに、このマザーボード41におけるランド44の径は100μmであり、配線42の幅は70μmである。なお、実装する0.5mmピッチパッケージ52におけるインターポーザ基板21の接合面にはフラックス樹脂膜19を形成させておくことが望まれる。
従来、この0.5mmピッチパッケージ52は、図19−Bに示すように、配線242の幅は70μmであるが、接合ランド244の径300μm、接合ランド244のピッチが0.5mm、接合ランド244の間隔が200μmのマザーボード241を使用するので、面積の大きいインターポーザ基板121を必要とするが、本発明のインターポーザ基板21とマザーボード41を使用することにより、面積の小さいインターポーザ基板21を採用することができ、そのメリットは極めて大である。
図2と共に、Ag超微粒子を分散させたペーストからの導電性膜によって半導体チップの接合パッドとその外周部に処理加工して凸形状パッドを形成して、その表面レベルを周縁部で重なっているパッシベ−ション膜の面より突出させ、面積を大にするプロセスをステップ的に示す図である。 図1と共に、半導体チップに凸形状パッドを形成する処理加工のプロセスをステップ的に示す図である。 図4と共に、実施例2による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図3と共に、実施例2による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図6と共に、実施例3による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図5と共に、実施例3によるによる凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図8と共に、実施例4による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図7と共に、実施例4による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図10と共に、実施例5による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図9と共に、実施例5による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図12と共に、実施例6による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図11と共に、実施例6による凸形状パッドを備えた半導体チップの製造方法をステップ的に示す図である。 図14と共に、インターポーザ基板にバンプを形成するプロセスを示す図である。 図13と共に、インターポーザ基板にバンプを形成するプロセスを示す図である。 図16と共に、インターポーザ基板に半導体チップを実装するプロセスをステップ的に示す図である。 図15と共に、インターポーザ基板に半導体チップを実装するプロセスをステップ的に示す図である。 図16−Cの拡大図である。 配線基板に1005部品を実装した場合を示し、従来の場合と比較する図である。 配線基板に半導体パッケージを実装した場合を示し、従来の場合と比較する図である。 図21と共に、金スタッドバンプを備えた半導体チップを配線基板に実装するプロセスをステップ的に示す図である。 図20と共に、金スタッドバンプを備えた半導体チップを配線基板に実装するプロセスをステップ的に示す図である。 図23と共に、高温半田バンプを備えた半導体チップを配線基板に実装するプロセスをステップ的に示す図である。 図22と共に、高温半田バンプを備えた半導体チップを配線基板に実装するプロセスをステップ的に示す図である。 図25と共に、半導体チップに高温半田バンプを形成するプロセスをステップ的に示す図である。 図24と共に、半導体チップに高温半田バンプを形成するプロセスをステップ的に示す図である。 銅メッキ膜をエッチングしてバンプを形成する従来例を示す図である。 配線基板にバンプを形成する従来例を示す図である。
符号の説明
11 半導体チップ 、 13 パッシベ−ション膜、 14 接合パッド、
15 導電性膜、 18 処理加工された接合パッド、
19 フラックス樹脂膜、 20 接続孔、 21 配線基板、
22 配線、 23 外層絶縁樹脂膜、 24 ランド、
25 銅メッキ膜、 26 銅核、 27 半田、 24 ランド、
28 バンプ、 30 接合部、 31 アンダーフィル、
63 二酸化マンガン膜(プライマー)

Claims (4)

  1. 外層絶縁樹脂膜に設けられた接続孔を介して内部の配線回路と接続されており前記外層絶縁樹脂膜上に形成されている円錐台形状の銅核と該銅核の回りに形成された球殻状の半田とからなるバンプを備えた配線基板と、接合パッドが設けられた面の前記接合パッドの露出部分に形成されたプライマーとしての二酸化マンガン膜と前記接合パッドの周縁部で重なっているパッシベーション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて形成された導電性膜と前記導電性膜に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなる凸形状パッドが形成されており前記凸形状パッドの表面レベルは前記接合パッドの周縁部で重なっている前記パッシベーション膜の面と同等または前記パッシベーション膜の面よりも突出され、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積は前記接合パッドの露出部分の面積より大とされており、更に前記凸形状パッドを覆って前記半導体チップの前記接合パッド側の面に前記フラックス機能を有する熱硬化性樹脂膜がタック性のあるペースト状態で塗布されている半導体チップとが、前記接合パッドと、前記バンプとの位置を合わせ、前記半田をリフローさせて実装されている
    部品実装配線基板。
  2. 請求項1に記載の部品実装配線基板であって、
    前記半導体チップは、前記導電性膜を形成させる前に、前記接合パッド側の面にチタン薄膜と銅薄膜とが形成され、更に前記銅薄膜上に二酸化マンガン膜が重ねて形成されている
    部品実装配線基板。
  3. 配線基板の配線回路を覆う外層絶縁樹脂膜上に前記配線回路と接続された円錐台形状の銅核を形成し、次いで該銅核の外周に半田を塗布しリフローさせて前記銅核を包むように球殻状化させてバンプを形成する工程と、
    半導体チップの接合パッドの露出部分に形成されたプライマーとしての二酸化マンガン膜と前記接合パッドの周縁部に重なっているパッシベーション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて導電性膜を形成する工程と、前記導電性膜に対し吸着型パラジウム触媒を塗布して無電ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなる処理加工を施して凸形状パッドを形成し、前記凸形状パッドの表面レベルを前記接合パッドの周縁部で重なっている前記パッシベーション膜の面と同等または前記パッシベーション膜の面よりも突出させ、かつ前記半導体チップの主平面への前記凸形状のパッドの投影面積を前記接合パッドの露出部分の面積より大とした部品の前記接合パッドが設けられている面に前記接合パッドを覆ってフラックス機能を有する熱硬化性樹脂をペースト状の膜として塗布する工程と、
    前記バンプと、前記接合パッドとを位置合わせし、前記半田をリフローさせて前記バンプと、前記接合パッドとを接合させると共に、ペースト状態で塗布されている前記フラックス機能を有する熱硬化性樹脂膜を前記半田の回りに垂れ下がらせ、前記垂れ下がりの下端を前記バンプ内の前記銅核の頂面より低い位置として完全硬化させる工程とからなる
    配線基板への部品の実装方法。
  4. 請求項3に記載の部品実装配線基板であって、
    前記半導体チップとして、前記導電性膜を形成させる前に、前記半導体チップの前記接合パッドの露出部分にチタン薄膜と銅薄膜が形成され、更に前記銅薄膜に前記二酸化マンガン薄膜が重ねて形成されているものを使用する
    配線基板への部品実装方法。
JP2004226348A 2004-05-18 2004-08-03 部品実装配線基板および配線基板への部品の実装方法 Expired - Fee Related JP4661122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004226348A JP4661122B2 (ja) 2004-05-18 2004-08-03 部品実装配線基板および配線基板への部品の実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004147897 2004-05-18
JP2004226348A JP4661122B2 (ja) 2004-05-18 2004-08-03 部品実装配線基板および配線基板への部品の実装方法

Publications (2)

Publication Number Publication Date
JP2006005322A JP2006005322A (ja) 2006-01-05
JP4661122B2 true JP4661122B2 (ja) 2011-03-30

Family

ID=35773399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004226348A Expired - Fee Related JP4661122B2 (ja) 2004-05-18 2004-08-03 部品実装配線基板および配線基板への部品の実装方法

Country Status (1)

Country Link
JP (1) JP4661122B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844735B2 (ja) * 2006-08-11 2011-12-28 セイコーエプソン株式会社 半導体装置の製造方法
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP5070868B2 (ja) * 2007-02-07 2012-11-14 株式会社デンソー 半導体チップの実装方法
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP5433543B2 (ja) * 2010-09-27 2014-03-05 ローム株式会社 半導体装置
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP7391692B2 (ja) 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR102446924B1 (ko) * 2020-04-07 2022-09-26 주식회사 네패스 반도체 패키지
CN115868015A (zh) * 2020-07-27 2023-03-28 索尼半导体解决方案公司 电子设备
CN112702848B (zh) * 2021-03-24 2021-05-28 成都市克莱微波科技有限公司 一种高频柔性微波印制电路板的清洗方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264541A (ja) * 1995-03-23 1996-10-11 Citizen Watch Co Ltd 半導体装置
JPH1050765A (ja) * 1996-08-01 1998-02-20 Nec Corp 半導体素子の実装方法および半導体装置
JPH10321671A (ja) * 1997-05-22 1998-12-04 Matsushita Electric Ind Co Ltd バンプ付きチップの実装構造および実装方法
JP2000164623A (ja) * 1998-11-30 2000-06-16 Sharp Corp 半導体装置
JP2002329808A (ja) * 2001-05-01 2002-11-15 Alps Electric Co Ltd 電子回路基板
JP2003100809A (ja) * 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法
JP2003158153A (ja) * 2001-11-22 2003-05-30 Sumitomo Bakelite Co Ltd フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477949A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264541A (ja) * 1995-03-23 1996-10-11 Citizen Watch Co Ltd 半導体装置
JPH1050765A (ja) * 1996-08-01 1998-02-20 Nec Corp 半導体素子の実装方法および半導体装置
JPH10321671A (ja) * 1997-05-22 1998-12-04 Matsushita Electric Ind Co Ltd バンプ付きチップの実装構造および実装方法
JP2000164623A (ja) * 1998-11-30 2000-06-16 Sharp Corp 半導体装置
JP2002329808A (ja) * 2001-05-01 2002-11-15 Alps Electric Co Ltd 電子回路基板
JP2003100809A (ja) * 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法
JP2003158153A (ja) * 2001-11-22 2003-05-30 Sumitomo Bakelite Co Ltd フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置

Also Published As

Publication number Publication date
JP2006005322A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP4305430B2 (ja) 部品実装方法および部品実装体
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
TWI549204B (zh) Manufacturing method of semiconductor device
TWI646875B (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
US20140159235A1 (en) Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP2006279062A (ja) 半導体素子および半導体装置
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US9132494B2 (en) Wiring board and method for manufacturing the same
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2013055272A (ja) 半導体装置
JP4051570B2 (ja) 半導体装置の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
JP2012124427A (ja) 電子部品の製造方法および半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP4525148B2 (ja) 半導体装置およびその製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees